JPH05134261A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH05134261A
JPH05134261A JP29589691A JP29589691A JPH05134261A JP H05134261 A JPH05134261 A JP H05134261A JP 29589691 A JP29589691 A JP 29589691A JP 29589691 A JP29589691 A JP 29589691A JP H05134261 A JPH05134261 A JP H05134261A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
insulating film
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29589691A
Other languages
Japanese (ja)
Other versions
JP3119912B2 (en
Inventor
Isao Fukui
功 福井
Hirokazu Morimoto
浩和 森本
Mitsuyuki Takahashi
光之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP29589691A priority Critical patent/JP3119912B2/en
Publication of JPH05134261A publication Critical patent/JPH05134261A/en
Application granted granted Critical
Publication of JP3119912B2 publication Critical patent/JP3119912B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide the liquid crystal display device of an active matrix type which does not generate the disconnection of signal lines and shorted line defects by the influence from the outside, such as sticking of foreign matter, and has high reliability. CONSTITUTION:Plural pieces of gate lines 13 and data lines 18 are respectively disposed so as to intersect with each other via insulating films 15 on an insulating substrate 12. The parts of the gate lines 13 disposed nearer the liquid crystal 19 side than the insulating films 15, which part correspond to the sealing materials 25 of a 1st substrate 11 and a 2nd substrate 21 or the parts outer than these parts are formed of the same material to the same layer as the layer of the gate lines 13 disposed nearer the insulating substrate 12 side than the insulating films 15. The ends 31 of the gate lines, etc., are protected by the sufficiently secure insulating films 15. The disconnection of signal lines by corrosive foreign matter, the generation of the shorting by the conductive foreign matter intruding into the sealing material, etc., which are external factors are prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、スイッチ素子として薄
膜トランジスタを用いたアクティブマトリクス型の液晶
表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device using thin film transistors as switch elements.

【0002】[0002]

【従来の技術】液晶表示装置は、テレビジョンやグラフ
ィックディスプレイ等に広く用いられるようになってお
り、これらテレビジョンやグラフィックディスプレイ等
に適する大容量で高精細のアクティブマトリクス型液晶
表示装置の開発および実用化が盛んになっている。そし
て、この種の液晶表示装置では、クロストークのない高
コントラストの表示が行なえるように、各画素を駆動制
御する半導体スイッチとして、透過型の表示が可能で大
面積化も容易な薄膜トランジスタ(TFT)が多く用い
られている。
2. Description of the Related Art Liquid crystal display devices have come to be widely used in televisions, graphic displays and the like. The development and development of large-capacity, high-definition active matrix type liquid crystal display devices suitable for these televisions and graphic displays, etc. Practical use is becoming popular. In addition, in this type of liquid crystal display device, a thin film transistor (TFT) that can perform transmissive display and is easy to increase in area is used as a semiconductor switch that drives and controls each pixel so that high-contrast display without crosstalk can be performed. ) Is often used.

【0003】この薄膜トランジスタのアレイを用いた従
来のアクティブマトリクス型液晶表示装置の構造を図
4、図5および図6を参照して説明する。ここで、図5
はこのアクティブマトリクス型液晶表示装置の周縁部の
断面図であり、また、図4は図5で示した第1の基板11
の平面図であり、さらに、図6はアクティブマトリクス
型液晶表示装置の等価回路を示している。なお、図5で
示した断面形状は、図4における線A−Aに沿った部分
である。
The structure of a conventional active matrix type liquid crystal display device using this thin film transistor array will be described with reference to FIGS. 4, 5 and 6. Here, FIG.
4 is a cross-sectional view of the peripheral portion of this active matrix type liquid crystal display device, and FIG. 4 is the first substrate 11 shown in FIG.
FIG. 6 is a plan view of FIG. 6, and FIG. 6 shows an equivalent circuit of the active matrix type liquid crystal display device. The cross-sectional shape shown in FIG. 5 is a portion along line AA in FIG.

【0004】まず、図4および図5を参照して具体的構
成を説明する。図5において、第1の基板11は、ガラス
等の透明な絶縁基板12上に、複数のゲート線13およびこ
のゲート線13と一体に形成された電界効果トランジスタ
である薄膜トランジスタ14のゲート電極14G を形成した
ものである。そして、これらゲート線13およびゲート電
極14G の全体を覆うように絶縁膜15が形成されている。
First, a specific configuration will be described with reference to FIGS. 4 and 5. In FIG. 5, a first substrate 11 has a plurality of gate lines 13 and a gate electrode 14G of a thin film transistor 14 which is a field effect transistor integrally formed with the gate lines 13 on a transparent insulating substrate 12 such as glass. It was formed. An insulating film 15 is formed so as to cover the gate line 13 and the gate electrode 14G entirely.

【0005】また、絶縁膜15上の所定位置、すなわちゲ
ート電極14Gの上方となる位置に、例えばアモルファス
シリコンによる半導体層16が形成されている。さらに、
絶縁膜15には透明な画素電極17が形成されている。また
さらに、絶縁膜15上には複数のデータ線18が、複数のゲ
ート線13と交差する位置関係で配設されている。これら
データ線18は例えばアルミニウムからなり、半導体層16
の上面の一部と接合しているドレイン電極14D が一体に
形成されている。半導体層16の上面には、ドレイン電極
14D と対向するように、ソース電極14S が形成されてい
る。このソース電極14S も例えばアルミニウムからな
り、絶縁膜15の上面を経て他端部は画素電極17と接続し
ている。
A semiconductor layer 16 made of, for example, amorphous silicon is formed at a predetermined position on the insulating film 15, that is, at a position above the gate electrode 14G. further,
A transparent pixel electrode 17 is formed on the insulating film 15. Furthermore, a plurality of data lines 18 are arranged on the insulating film 15 in a positional relationship intersecting with the plurality of gate lines 13. These data lines 18 are made of aluminum, for example, and the semiconductor layer 16
The drain electrode 14D joined to a part of the upper surface of the is integrally formed. A drain electrode is formed on the upper surface of the semiconductor layer 16.
A source electrode 14S is formed so as to face 14D. The source electrode 14S is also made of, for example, aluminum, and the other end is connected to the pixel electrode 17 via the upper surface of the insulating film 15.

【0006】さらに、各データ線18の終端部には、図4
で示すように、断線検査用のパッド18a が、また、給電
側の端部にはOLB(Outer Lead Bonding)用のパ
ッド18b が、交互の配置関係となるように形成されてい
る。なお、第1の基板11の図示しない反対側はパッド18
a ,18b の関係が上記と反対になる。
Further, at the end of each data line 18, the data shown in FIG.
As shown in FIG. 5, pads 18a for inspecting disconnection and pads 18b for OLB (Outer Lead Bonding) are formed in an end portion on the power feeding side in an alternating arrangement relationship. Note that the pad 18 is provided on the opposite side (not shown) of the first substrate 11.
The relationship between a and 18b is the opposite of the above.

【0007】これら各素子を配設した絶縁基板12の、液
晶19と対向する部分には液晶配向膜20が形成されてい
る。
A liquid crystal alignment film 20 is formed on a portion of the insulating substrate 12 on which these elements are arranged, which faces the liquid crystal 19.

【0008】このようにして構成された第1の基板11に
は、絶縁膜15を介して互いに交差するように配設された
それぞれ複数のゲート線13およびデータ線18と、これら
各ゲート線13およびデータ線18の各交点部分に配設され
た、ゲート電極14G 、ドレイン電極14D 、ソース電極14
S および半導体層16からなる薄膜トランジスタ14と、ソ
ース電極14S に接続された画素電極17と、液晶配向膜20
とがそれぞれ構成されている。
On the first substrate 11 thus constructed, a plurality of gate lines 13 and data lines 18 are arranged so as to intersect each other with an insulating film 15 interposed therebetween, and the respective gate lines 13 are provided. And a gate electrode 14G, a drain electrode 14D, and a source electrode 14 which are arranged at respective intersections of the data line 18 and the data line 18.
A thin film transistor 14 composed of S and the semiconductor layer 16, a pixel electrode 17 connected to the source electrode 14S, and a liquid crystal alignment film 20.
And are configured respectively.

【0009】また、第1の基板11に対して第2の基板21
が対向配置されるが、この第2の基板21は、図5で示す
ように、ガラス等による透明な絶縁基板22上に透明な対
向電極23および液晶配向膜24を順次形成したものであ
る。この第2の基板21は、第1の基板11に対して、6μ
m程度の間隙を保つように、周辺部をシールするシール
材25により一体に支持される。そして、間隙内には液晶
19が封入され、挟持されている。
In addition, the second substrate 21 with respect to the first substrate 11
The second substrate 21 is formed by sequentially forming a transparent counter electrode 23 and a liquid crystal alignment film 24 on a transparent insulating substrate 22 made of glass or the like, as shown in FIG. This second substrate 21 is 6 μm thicker than the first substrate 11.
It is integrally supported by a sealing material 25 that seals the peripheral portion so as to maintain a gap of about m. And the liquid crystal in the gap
19 are enclosed and sandwiched.

【0010】なお、第1の基板11は、第2の基板21より
面積が大きいため、図示の線Bより外側の部分は外部に
露出している。
Since the area of the first substrate 11 is larger than that of the second substrate 21, the portion outside the line B shown in the drawing is exposed to the outside.

【0011】次に、図6の等価回路によりアクティブマ
トリクス型液晶表示装置の全体構成を概略説明する。こ
の種の液晶表示装置では、絶縁基板12上にそれぞれ複数
本の信号線であるゲート線13およびデータ線18を、絶縁
膜15を介して互いに交差するように配設し、これら各ゲ
ート線13およびデータ線18の各交点部分に、薄膜トラン
ジスタ14をそれぞれ設けている。そして、ゲート電極14
G を行毎にゲート線13に接続し、また、ドレイン電極14
D を列毎にデータ線18に接続している。さらに、ソース
電極14S は対応する画素電極17に接続している。
Next, the overall structure of the active matrix type liquid crystal display device will be outlined with reference to the equivalent circuit of FIG. In this type of liquid crystal display device, a plurality of signal lines, that is, a gate line 13 and a data line 18, are arranged on an insulating substrate 12 so as to intersect each other with an insulating film 15 interposed therebetween. A thin film transistor 14 is provided at each intersection of the data line 18 and the data line 18. And the gate electrode 14
G is connected row by row to gate line 13 and drain electrode 14
D is connected to the data line 18 column by column. Further, the source electrode 14S is connected to the corresponding pixel electrode 17.

【0012】そして、液晶表示装置は、ゲート線13がア
ドレス信号により順次走査駆動され、薄膜トランジスタ
14は行毎に順次導通状態になる。また、このゲート線13
の走査に同期して、データ線18には選択された数列に対
して並列に画素信号が供給される。このため、信号電圧
は行毎に順次透明な画素電極17に導かれ、対向電極23と
の間に挟持された液晶19を励起し、画像信号となって画
像表示がなされる。
In the liquid crystal display device, the gate line 13 is sequentially scanned and driven by the address signal, and the thin film transistor
14 sequentially becomes conductive for each row. Also, this gate line 13
Pixel signals are supplied to the data lines 18 in parallel to the selected several lines in synchronization with the scanning of. Therefore, the signal voltage is sequentially guided to the transparent pixel electrode 17 for each row, excites the liquid crystal 19 sandwiched between the pixel electrode 17 and the counter electrode 23, and becomes an image signal for image display.

【0013】このようなアクティブマトリクス型液晶表
示器では、デバイスの信頼性に関して次のような問題点
がある。
In such an active matrix type liquid crystal display device, there are the following problems regarding the reliability of the device.

【0014】図4において、データ線18の給電側のC部
と、終端部の検査用パッド18a とが隣接する部分は、第
2の基板21の端辺Bより外側に位置しているため、外部
環境にさらされる。このため、この隣接部分Dに跨がる
形で異物が付着し、しかもこれがデータ線18の材料を浸
蝕する性質を持つ微量の例えば塩素などの元素を含有す
る場合は、デバイスを駆動させると、電蝕によりデータ
線18の材料が腐食し断線してしまう。
In FIG. 4, the portion where the power supply side C portion of the data line 18 and the inspection pad 18a at the end portion are adjacent to each other is located outside the end side B of the second substrate 21. Exposed to the external environment. Therefore, when a foreign substance adheres across the adjacent portion D and contains a trace amount of an element such as chlorine having the property of corroding the material of the data line 18, when the device is driven, Due to the electrolytic corrosion, the material of the data line 18 is corroded and broken.

【0015】上記現象は、第1の基板11として表面に保
護膜を有するものを用いても、保護膜のピンホールやク
ラックを通して同様に発生する。
The above phenomenon similarly occurs through the pinholes and cracks of the protective film even when the first substrate 11 having the protective film on its surface is used.

【0016】特に隣接するデータ線18が、互いに交番す
る電位状態になる駆動方法を採用した場合は、電触現象
はかなり速い速度で進行し、デバイスにとって致命的な
線欠陥を発生する原因となる。
In particular, when the driving method in which the adjacent data lines 18 are in an alternating potential state with each other is adopted, the electrocatalytic phenomenon progresses at a considerably high speed, which causes a line defect fatal to the device. ..

【0017】また、図5で示したシール材25内に導電性
の異物が混入していたり、或いはシール工程中に、導電
性異物が付着した場合等では、シール工程での圧着時に
この異物が、第1の基板11のデータ線18と第2の基板21
の対向電極23との間を短絡してしまうことがある。第1
の基板11および第2の基板21として表面に窒化シリコン
(SiN)等による保護膜を設けたものを使用しても、
圧着時に導電性異物がこの保護膜を突き破ってしまうの
で、短絡が生じてしまう。そして、この短絡が生じる
と、いわゆるショート線欠陥、すなわち、画質的には線
状の欠陥が生じてしまう。
Further, in the case where a conductive foreign substance is mixed in the sealing material 25 shown in FIG. 5 or a conductive foreign substance is adhered during the sealing process, the foreign substance is removed during the pressure bonding in the sealing process. , The data line 18 of the first substrate 11 and the second substrate 21
There may be a short circuit with the counter electrode 23 of. First
Even if the substrate 11 and the second substrate 21 are provided with a protective film of silicon nitride (SiN) or the like on their surfaces,
The conductive foreign matter penetrates through this protective film during pressure bonding, resulting in a short circuit. When this short circuit occurs, a so-called short line defect, that is, a linear defect in image quality will occur.

【0018】[0018]

【発明が解決しようとする課題】このように、第1の基
板11の絶縁膜15上に形成される信号線13は、外部からの
影響を受け易く、隣接部に付着した異物により断線が生
じたり、シール部分での導電性異物によりショート線欠
陥を生じる等の問題点がある。
As described above, the signal line 13 formed on the insulating film 15 of the first substrate 11 is easily affected by the outside, and the foreign matter attached to the adjacent portion causes a disconnection. In addition, there is a problem that a short-circuit line defect occurs due to the conductive foreign matter in the seal portion.

【0019】本発明の目的は、異物付着のような外部か
らの影響による信号線の断線やショート線欠陥を生じる
ことのない、信頼性の高いアクティブマトリクス型の液
晶表示装置を提供することにある。
It is an object of the present invention to provide a highly reliable active matrix type liquid crystal display device which does not cause signal line disconnection or short line defect due to external influences such as foreign matter adhesion. ..

【0020】[0020]

【課題を解決するための手段】本発明は、透明な絶縁基
板上にアドレス信号入力配線とデータ信号入力配線とか
らなる信号線群を絶縁膜を介して互いに交差するように
配設し、これら各信号線の各交点部分に、ゲート電極が
前記いずれか一方の信号線と一体に形成され、ドレイン
電極が前記いずれか他方の信号線と一体に形成され、ソ
ース電極が画素電極に接続された薄膜トランジスタをそ
れぞれ設けた第1の基板と、この第1の基板に対向する
一面に対向電極を形成した第2の基板とを、周辺部をシ
ール材によりシールした状態で間隙を保って配置し、前
記間隙内に液晶を封入した液晶表示装置において、前記
信号線群の端部は、前記絶縁膜より前記液晶側に配設さ
れた前記信号線のうち、いずれか一方の前記シール材に
対応する部分又は前記シール部を含んだ前記液晶挟持部
より外側の部分を、前記絶縁膜より前記絶縁基板側に配
設された前記信号線のうちいずれか他方と同一層に同一
材料で形成したものである。
According to the present invention, a signal line group consisting of an address signal input wiring and a data signal input wiring is arranged on a transparent insulating substrate so as to cross each other with an insulating film interposed therebetween. At each intersection of each signal line, a gate electrode is integrally formed with one of the signal lines, a drain electrode is integrally formed with the other signal line, and a source electrode is connected to the pixel electrode. A first substrate provided with each thin film transistor and a second substrate having a counter electrode formed on one surface facing the first substrate are arranged with a gap therebetween while sealing the peripheral portion with a sealing material, In a liquid crystal display device in which liquid crystal is sealed in the gap, an end portion of the signal line group corresponds to any one of the sealing members of the signal lines arranged on the liquid crystal side of the insulating film. Part or The outer portion than the liquid crystal holding portions including the serial seal portion, wherein is obtained by forming the same material in the same layer as the other one of the signal lines wherein disposed on the insulating substrate side of the insulating film.

【0021】[0021]

【作用】本発明では、アドレス信号入力配線とデータ信
号入力配線とからなる信号線群のうち、絶縁膜より液晶
側に配設されたいずれか一方の信号線のシール材に対応
する部分又はシール部を含んだ液晶挟持部より外側の部
分を、絶縁膜より絶縁基板側に配設されたいずれか他方
の信号線と同一層に同一材料で形成したので、この部分
の信号線は強固な絶縁膜により保護され、外部からの異
物付着等による影響を受けることはなく、断線やショー
ト線欠陥が生じることもない。
In the present invention, of the signal line group consisting of the address signal input wiring and the data signal input wiring, a portion corresponding to the sealing material of one of the signal lines arranged on the liquid crystal side of the insulating film or the seal. Since the part outside the liquid crystal sandwiching part including the part is formed of the same material in the same layer as one of the other signal lines arranged on the insulating substrate side of the insulating film, the signal line in this part has strong insulation. It is protected by the film, is not affected by foreign substances adhering from the outside, and is free from disconnection or short-circuit defects.

【0022】[0022]

【実施例】以下、本発明の液晶表示装置の一実施例を図
面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the liquid crystal display device of the present invention will be described below with reference to the drawings.

【0023】なお、液晶表示装置としての等価回路は図
6で示した従来の構成と同じであり、また、具体的な構
造も、図4乃至図6で示した従来構造例と類似点が多い
ので、対応する部分には同一符号を付し、その構造は製
造工程と関連させて説明する。
The equivalent circuit of the liquid crystal display device is the same as the conventional structure shown in FIG. 6, and the specific structure has many similarities to the conventional structure examples shown in FIGS. 4 to 6. Therefore, corresponding parts are designated by the same reference numerals, and the structure thereof will be described in relation to the manufacturing process.

【0024】図2は第1の基板の構造を示す平面図であ
り、図1は液晶表示装置の断面図で、(a)は図2のA
−Aに沿う部分の断面形状を示し、(b)は図2のE−
Eに沿う部分の断面形状を示している。
FIG. 2 is a plan view showing the structure of the first substrate, FIG. 1 is a sectional view of the liquid crystal display device, and FIG.
2B shows a sectional shape of a portion along line A, and FIG.
The cross-sectional shape of the portion along E is shown.

【0025】図2および図1において、第1の基板11に
従来と同様に、ガラス等による透明な絶縁基板12上にモ
リブデン(Mo )をスパッタリングにより厚さ150n
mで堆積したのち、ゲート線13およびこのゲート線13と
一体のゲート電極14G をパターン形成する。
2 and 1, molybdenum (Mo) is sputtered on the first substrate 11 on the transparent insulating substrate 12 made of glass or the like to have a thickness of 150 n as in the conventional case.
Then, the gate line 13 and the gate electrode 14G integral with the gate line 13 are patterned.

【0026】このとき、ゲート線13と絶縁膜15を介して
交差するデータ線18の一部、すなわち、図1で示す第2
の基板21とのシール部内側から外側に延出するデータ線
端部31も、ゲート線13やゲート電極14G と共に信号線と
してのデータ線18の本数分、パターン形成しておく。こ
れら信号線端部としてのデータ線端部31は各データ線18
の終端部および給電側の端部となるものであり、データ
線18の終端部には、図2で示すように、断線検査用の検
査用のパッド31a を、また、給電側の端部にはOLB
(Outer Lead Bonding)用のパッド31b をそれぞれ
形成しておく。
At this time, a part of the data line 18 that intersects with the gate line 13 through the insulating film 15, that is, the second line shown in FIG.
The data line end portions 31 extending from the inside to the outside of the seal portion with the substrate 21 are also patterned in the same number as the data lines 18 as the signal lines together with the gate lines 13 and the gate electrodes 14G. The data line ends 31 as the signal line ends are the data lines 18
2 and the end on the power supply side. The end of the data line 18 has an inspection pad 31a for disconnection inspection as shown in FIG. 2 and the end on the power supply side. Is OLB
The pads 31b for (Outer Lead Bonding) are formed in advance.

【0027】次に、これらの上面を覆うように、例えば
酸化シリコン(SiO)からなる絶縁膜15をプラズマ
CVD法により厚さ330nmで堆積し、検査用のパッ
ド31a およびOLB用のパッド31b の部分のみが外部に
露出するようにスルーホール31c ,31d を形成する。
Next, an insulating film 15 made of, for example, silicon oxide (SiO x ) is deposited with a thickness of 330 nm by plasma CVD so as to cover these upper surfaces, and the inspection pad 31a and the OLB pad 31b are formed. Through holes 31c and 31d are formed so that only the portions are exposed to the outside.

【0028】次に、絶縁膜15上の所定位置、すなわち、
ゲート電極14G の上方となる位置に半導体層16を形成す
べく、例えばアモルファスシリコンをプラズマCVD法
により厚さ300nmで堆積し図示形状にパターン形成
する。また、絶縁膜15の、図6で示した各交点近くに相
当する位置には、それぞれ透明な画素電極17を形成すべ
く、例えばITO(Indium Tin Oxicide)をスパッ
タリング法により厚さ150nmに堆積し、図2で示す
形状にパターン形成する。
Next, at a predetermined position on the insulating film 15, that is,
In order to form the semiconductor layer 16 above the gate electrode 14G, for example, amorphous silicon is deposited by plasma CVD to a thickness of 300 nm and patterned into the shape shown. Further, for example, ITO (Indium Tin Oxicide) is deposited to a thickness of 150 nm by sputtering on the insulating film 15 at positions corresponding to the respective intersections shown in FIG. 6 in order to form transparent pixel electrodes 17, respectively. , A pattern is formed in the shape shown in FIG.

【0029】次に、各データ線端部31の内端部に対応す
る絶縁膜15にコンタクトホール32をそれぞれ形成し、各
データ線端部31の内端部上面を露出させる。この後、絶
縁膜15上には、複数のデータ線18を、複数のゲート線13
と交差するように配設する。これらデータ線18は、例え
ばアルミニウムからなり、半導体層16の上面の一部と接
合しているドレイン電極14D と一体に形成される。ま
た、このとき、半導体層16の上面には、ドレイン電極14
D と対向するように、ソース電極14S も形成する。この
ソース電極14S も例えばアルミニウムからなり、絶縁膜
15の上面を経て他端部は画素電極17に接続する。
Next, contact holes 32 are formed in the insulating film 15 corresponding to the inner ends of the respective data line ends 31 to expose the upper surfaces of the inner ends of the respective data line ends 31. After that, a plurality of data lines 18 and a plurality of gate lines 13 are formed on the insulating film 15.
It is installed so as to intersect with. These data lines 18 are made of aluminum, for example, and are formed integrally with the drain electrode 14D that is joined to a part of the upper surface of the semiconductor layer 16. At this time, the drain electrode 14 is formed on the upper surface of the semiconductor layer 16.
The source electrode 14S is also formed so as to face D. The source electrode 14S is also made of, for example, aluminum and has an insulating film.
The other end is connected to the pixel electrode 17 via the upper surface of 15.

【0030】ここで、各データ線18の端部は、それぞれ
データ線端部31の内端部上と重なるように設定されてお
り、図1で示すように、コンタクトホール32を介して対
応するデータ線端部31とそれぞれ接続する。
Here, the end of each data line 18 is set so as to overlap the inner end of the data line end 31, and as shown in FIG. 1, it corresponds through the contact hole 32. Connected to the data line ends 31 respectively.

【0031】次に、上述のように各素子を配置した絶縁
基板12上の、液晶19と対向する領域に、ポリイミドから
なる液晶配向膜20を塗布形成する。
Next, a liquid crystal alignment film 20 made of polyimide is formed by coating on a region facing the liquid crystal 19 on the insulating substrate 12 on which each element is arranged as described above.

【0032】このようにして構成された第1の基板11に
は、従来と同様に、絶縁膜15を介して互いに交差するよ
うに配設されたそれぞれ複数のゲート線13およびデータ
線18と、これら各ゲート線13およびデータ線18の各交点
部分に配設された、ゲート電極14G 、ドレイン電極14D
、ソース電極14S および半導体層16からなる薄膜トラ
ンジスタ14と、ソース電極14S に接続された画素電極17
と、液晶配向膜20とがそれぞれ設けられるが、この内複
数のデータ線18の各端部31は、ゲート線13と同一層に、
同一材料で形成されており、充分に強固なゲート絶縁膜
15により覆われた状態にある。
On the first substrate 11 thus constructed, a plurality of gate lines 13 and a plurality of data lines 18, which are arranged so as to intersect each other with an insulating film 15 interposed therebetween, as in the conventional case, The gate electrode 14G and the drain electrode 14D are provided at the intersections of the gate lines 13 and the data lines 18, respectively.
, The thin film transistor 14 including the source electrode 14S and the semiconductor layer 16, and the pixel electrode 17 connected to the source electrode 14S.
, And a liquid crystal alignment film 20, respectively, each of the end portions 31 of the plurality of data lines 18 in the same layer as the gate line 13,
Sufficiently strong gate insulating film made of the same material
It is covered by 15.

【0033】第2の基板21は従来と同じもので、ガラス
等による透明な絶縁基板22上に、厚さ100nmのIT
Oによる透明な対向電極23および液晶配向膜24が順次形
成されている。そして、この第2の基板21は、第1の基
板11に対して6μm程度の間隙を保つように、周辺部を
シールするシール材25により一体に支持され、間隙内に
は液晶19が封入され、挟持されている。
The second substrate 21 is the same as the conventional one, and a 100 nm thick IT is formed on a transparent insulating substrate 22 made of glass or the like.
A transparent counter electrode 23 and a liquid crystal alignment film 24 made of O are sequentially formed. Then, the second substrate 21 is integrally supported by a sealing material 25 that seals the peripheral portion so as to maintain a gap of about 6 μm with respect to the first substrate 11, and the liquid crystal 19 is enclosed in the gap. , Sandwiched.

【0034】上記構成において、ゲート線13およびデー
タ線18の端部は、それぞれ外部からの信号を受けるべく
外部に導出されるが、ゲート線13はもともと充分に強固
な絶縁膜15内に配設されていて問題はない。データ線18
については、外部に導出されるデータ線端部31が絶縁膜
15内に配設されることになるので問題は生じない。すな
わち、第2の基板21の外辺より外側で、図2で示すよう
に、外部環境にさらされている検査用パッド31a と給電
側のデータ線端部31との隣接部分Eに跨がる形で異物が
付着し、しかもこれがデータ線18の材料を浸蝕する性質
を持つ微量の元素を含有していても、OLB用のパッド
31b を除く給電側のデータ線端部31のほとんどが絶縁膜
15内に閉じ込められているので、従来のようにデータ線
18に電蝕が生じることはなく、したがって断線も生じな
い。
In the above structure, the ends of the gate line 13 and the data line 18 are led to the outside so as to receive signals from the outside, but the gate line 13 is originally arranged in a sufficiently strong insulating film 15. It has been done and there is no problem. Data line 18
For the data line end 31 that is led to the outside,
Since it will be installed in 15, there will be no problem. That is, outside the outer edge of the second substrate 21, as shown in FIG. 2, it straddles the adjacent portion E between the inspection pad 31a exposed to the external environment and the power supply side data line end 31. Pad for OLB even if foreign matter adheres in the form of a trace element and has a property of corroding the material of the data line 18
Most of the data line end 31 on the power supply side except for 31b is an insulating film
Since it is confined within 15, the data line
There is no galvanic corrosion on 18 and therefore no disconnection.

【0035】また、シール材25内に導電性の異物が混入
していたり、或いは、シール工程中に、導電性異物が付
着し、シール工程で圧着力が加わっても、第1の基板11
のデータ線18のデータ線端部31が充分に強固な絶縁膜15
によって覆われているため、導電性異物がこの絶縁膜15
を突き破ることはない。したがって、第2の基板21の対
向電極23との間が短絡されず、この短絡による、いわゆ
るショート線欠陥、すなわち、線状の欠陥の発生を防止
することができる。
Further, even if a conductive foreign substance is mixed in the sealing material 25, or if a conductive foreign substance is adhered during the sealing process and pressure is applied in the sealing process, the first substrate 11
The data line end 31 of the data line 18 of the
Conductive foreign matter is covered by this insulating film 15
There is no breakthrough. Therefore, a short circuit is not made between the counter electrode 23 of the second substrate 21 and a so-called short-circuit line defect, that is, a linear defect due to this short circuit can be prevented.

【0036】なお、外部にさらされた部分での異物の付
着がほとんとなく、シール部での短絡のみが問題となる
場合は、図3で示すように、シール材25に対応する部分
のみを絶縁膜15内に配設するようにしてもよい。すなわ
ち、データ線端部31は、シール材25の内側から外側に達
する部分のみを、図示しないゲート線13を形成する際
に、同一層に、同一材料でパターン形成する。また、こ
れらを覆う絶縁膜15には、データ線端部31のシール材25
に対する内側端部および外側端部と対応する部分にそれ
ぞれコンタクトホール32a ,32b を設ける。そして、絶
縁膜15上へのデータ線18の形成に当たっては、アルミニ
ウムによるデータ線18を、内側コンタクトホール32a 上
に達するまで形成すると共にシール材25の外側において
は、外側コンタクトホール32b 上から外方に伸びるよう
に形成する。その結果、データ線18は、データ線端部31
を介して外部に導出され、さらに、外部において検査用
パッド18a に接続する。
If there is almost no adhesion of foreign matter at the exposed portion and only the short circuit at the seal portion poses a problem, only the portion corresponding to the sealing material 25 is removed as shown in FIG. It may be arranged in the insulating film 15. That is, the data line end portion 31 is formed by patterning only the portion reaching from the inside to the outside of the sealing material 25 in the same layer and with the same material when forming the gate line 13 not shown. In addition, the insulating film 15 covering them has a sealing material 25 at the end 31 of the data line.
The contact holes 32a and 32b are provided at the portions corresponding to the inner end portion and the outer end portion, respectively. When forming the data line 18 on the insulating film 15, the data line 18 made of aluminum is formed until it reaches the inner contact hole 32a, and on the outside of the sealing material 25, from the outer contact hole 32b to the outer side. Form so as to extend to. As a result, the data line 18 has a data line end 31.
It is led to the outside through the and is further connected to the inspection pad 18a outside.

【0037】このように構成したことにより、データ線
18はシール部において充分に強固な絶縁膜15により覆わ
れ保護されるので、シール材25内に導電性の異物が混入
していたり、或いはシール工程中に、導電性異物が付着
し、シール工程で圧着力が加わっても、導電性異物がこ
の絶縁膜15を突き破ってしまうことはなく、第2の基板
21の対向電極23との間が短絡されることはない。
With this configuration, the data line
Since 18 is covered and protected by a sufficiently strong insulating film 15 in the seal portion, conductive foreign matter is mixed in the seal material 25, or conductive foreign matter adheres during the sealing step, and the sealing step Even if a pressing force is applied to the conductive film, the conductive foreign matter does not break through the insulating film 15.
There is no short circuit between the counter electrode 21 and the counter electrode 23.

【0038】なお、図3の例では、第1の基板11の表面
はSiNの保護膜36により覆われており、一層データ線
18等に対する保護機能が向上する。
In the example of FIG. 3, the surface of the first substrate 11 is covered with the SiN protective film 36, and the data line
The protection function for 18 mag is improved.

【0039】[0039]

【発明の効果】以上のように本発明によれば、絶縁基板
上に絶縁膜を介して互いに交差するように配設したそれ
ぞれ複数本の信号線のうち、絶縁膜より液晶側に配設さ
れた信号線の、少なくともシール材に対応する部分を、
絶縁膜より絶縁基板側に配設された信号線と同一層に同
一材料で形成したので、充分に強固な絶縁膜により保護
することができる。したがって、外部要因である腐食性
異物による信号線の断線やシール材に混入した導電性異
物による短絡の発生等を防止することができる。すなわ
ち、製造工程を変更することなく、歩留まりが向上し、
液晶表示装置としての信頼性を高めることができる。
As described above, according to the present invention, among a plurality of signal lines arranged on an insulating substrate so as to intersect each other with an insulating film interposed therebetween, the signal lines are arranged closer to the liquid crystal than the insulating film. At least the part of the signal line that corresponds to the sealing material,
Since it is formed of the same material in the same layer as the signal line arranged on the insulating substrate side of the insulating film, it can be protected by a sufficiently strong insulating film. Therefore, it is possible to prevent disconnection of the signal line due to corrosive foreign substances, which is an external factor, and occurrence of a short circuit due to conductive foreign substances mixed in the sealing material. That is, the yield is improved without changing the manufacturing process,
The reliability as a liquid crystal display device can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a) 本発明の液晶表示装置の一実施例の図
2に示すA−A断面図である。(b) 本発明の液晶表
示装置の一実施例の図2に示すE−E断面図である。
FIG. 1A is a cross-sectional view taken along the line AA shown in FIG. 2 of an embodiment of the liquid crystal display device of the present invention. (B) It is an EE sectional view shown in FIG. 2 of an embodiment of the liquid crystal display device of the present invention.

【図2】同上部分平面図である。FIG. 2 is a partial plan view of the same.

【図3】同上他の実施例を示す断面図である。FIG. 3 is a sectional view showing another embodiment of the same.

【図4】従来の液晶表示装置を示す部分平面図である。FIG. 4 is a partial plan view showing a conventional liquid crystal display device.

【図5】図4のA−A断面図である。5 is a cross-sectional view taken along the line AA of FIG.

【図6】一般的な液晶表示装置の等価回路図である。FIG. 6 is an equivalent circuit diagram of a general liquid crystal display device.

【符号の説明】[Explanation of symbols]

11 第1の基板 12 絶縁基板 13 信号線としてのゲート線 14 薄膜トランジスタ 14D ドレイン電極 14G ゲート電極 14S ソース電極 15 絶縁膜 17 画素電極 18 信号線 19 液晶 21 第2の基板 23 対向電極 25 シール材 31 信号線端部 11 First substrate 12 Insulating substrate 13 Gate line as signal line 14 Thin film transistor 14D Drain electrode 14G Gate electrode 14S Source electrode 15 Insulating film 17 Pixel electrode 18 Signal line 19 Liquid crystal 21 Second substrate 23 Counter electrode 25 Sealing material 31 Signal Line end

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 透明な絶縁基板上にアドレス信号入力配
線とデータ信号入力配線とからなる信号線群を絶縁膜を
介して互いに交差するように配設し、これら各信号線の
各交点部分に、ゲート電極が前記いずれか一方の信号線
と一体に形成され、ドレイン電極が前記いずれか他方の
信号線と一体に形成され、ソース電極が画素電極に接続
された薄膜トランジスタをそれぞれ設けた第1の基板
と、この第1の基板に対向する一面に対向電極を形成し
た第2の基板とを、周辺部をシール材によりシールした
状態で間隙を保って配置し、前記間隙内に液晶を封入し
た液晶表示装置において、 前記信号線群の端部は、前記絶縁膜より前記液晶側に配
設された前記信号線のうち、いずれか一方の前記シール
材に対応する部分又は前記シール部を含んだ前記液晶挟
持部より外側の部分を、前記絶縁膜より前記絶縁基板側
に配設された前記信号線のうちいずれか他方と同一層に
同一材料で形成したことを特徴とする液晶表示装置。
1. A signal line group consisting of an address signal input line and a data signal input line is arranged on a transparent insulating substrate so as to cross each other through an insulating film, and at each intersection of these signal lines. , A gate electrode is integrally formed with one of the signal lines, a drain electrode is integrally formed with the other signal line, and a source electrode is provided with a thin film transistor connected to the pixel electrode. A substrate and a second substrate having a counter electrode formed on one surface facing the first substrate are arranged with a gap kept in a state where a peripheral portion is sealed with a sealing material, and a liquid crystal is sealed in the gap. In the liquid crystal display device, an end portion of the signal line group includes a portion corresponding to one of the seal members or the seal portion among the signal lines arranged on the liquid crystal side of the insulating film. The above The liquid crystal display device characterized by the outer portion than Akirakyo lifting unit, formed by the same material in the same layer as the other one of the disposed in the insulating substrate side of the insulating film was the signal line.
JP29589691A 1991-11-12 1991-11-12 Liquid crystal display Expired - Fee Related JP3119912B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29589691A JP3119912B2 (en) 1991-11-12 1991-11-12 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29589691A JP3119912B2 (en) 1991-11-12 1991-11-12 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH05134261A true JPH05134261A (en) 1993-05-28
JP3119912B2 JP3119912B2 (en) 2000-12-25

Family

ID=17826559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29589691A Expired - Fee Related JP3119912B2 (en) 1991-11-12 1991-11-12 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3119912B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887034A (en) * 1994-09-16 1996-04-02 Toshiba Corp Liquid crystal display and its production
US6061105A (en) * 1998-04-16 2000-05-09 International Business Machines Corporation LCD with via connections connecting the data line to a conducting line both before and beyond the sealing material
JP2008065096A (en) * 2006-09-08 2008-03-21 Hitachi Displays Ltd Liquid crystal display device
JP2009229969A (en) * 2008-03-25 2009-10-08 Epson Imaging Devices Corp Liquid crystal panel
CN111653686A (en) * 2020-06-18 2020-09-11 京东方科技集团股份有限公司 Display panel, preparation method thereof and display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887034A (en) * 1994-09-16 1996-04-02 Toshiba Corp Liquid crystal display and its production
US6061105A (en) * 1998-04-16 2000-05-09 International Business Machines Corporation LCD with via connections connecting the data line to a conducting line both before and beyond the sealing material
JP2008065096A (en) * 2006-09-08 2008-03-21 Hitachi Displays Ltd Liquid crystal display device
JP2009229969A (en) * 2008-03-25 2009-10-08 Epson Imaging Devices Corp Liquid crystal panel
CN111653686A (en) * 2020-06-18 2020-09-11 京东方科技集团股份有限公司 Display panel, preparation method thereof and display device

Also Published As

Publication number Publication date
JP3119912B2 (en) 2000-12-25

Similar Documents

Publication Publication Date Title
KR100374435B1 (en) Liquid crystal display device and method of manufacturing the same
GB2439823A (en) Visual inspection of sealant after bonding LCD substrates
KR100315208B1 (en) Liquid Crystal Display Device and Method of Fabricating the Same
JP2008003337A (en) Panel substrate, display device and manufacturing method thereof
KR100652049B1 (en) Liquid crystal display device
KR100298239B1 (en) Array substrate of display device, lcd comprising an array substrate, and method of manufacturing an array substrate
JPH06186588A (en) Liquid crystal display device
JPH11149087A (en) Liquid crystal display device
JPH05134261A (en) Liquid crystal display device
JP2965979B2 (en) Wiring substrate, array substrate of display device, liquid crystal display device provided with array substrate, and method of manufacturing wiring substrate and array substrate
JP2000147538A (en) Flat display device
KR101102020B1 (en) Liquid Crystal Display Panel And Method For Fabricating Thereof
JP4202571B2 (en) Liquid crystal display device and manufacturing method thereof
KR101366862B1 (en) A liquid crystal display display and method of fabricating thereof
JP3333301B2 (en) Liquid crystal display
JPH09113562A (en) Inspecting method for liquid crystal matrix display panel
JPH086069A (en) Active matrix substrate, liquid crystal display device formed by using the same and its production
CN110233154B (en) Element substrate
KR100993458B1 (en) Liquid Crystal Display Device And Fabricating Method Thereof
KR101030530B1 (en) liquid crystal display device and method for manufacturing the same
KR100778847B1 (en) Thin Film Array Substrate And Method For Fabricating The Same
KR100724747B1 (en) Method of Fabricating Liquid Crystal Display Device
KR100855500B1 (en) Liquid crystal display panel and fabricating method thereof
JPH05134264A (en) Active matrix type liquid crystal display element
KR20050060958A (en) Liquid crystal display device and manufacturing and testing method thereof

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081013

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081013

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees