JP2000147538A - Flat display device - Google Patents

Flat display device

Info

Publication number
JP2000147538A
JP2000147538A JP32216298A JP32216298A JP2000147538A JP 2000147538 A JP2000147538 A JP 2000147538A JP 32216298 A JP32216298 A JP 32216298A JP 32216298 A JP32216298 A JP 32216298A JP 2000147538 A JP2000147538 A JP 2000147538A
Authority
JP
Japan
Prior art keywords
signal line
scanning line
electrode
matrix array
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32216298A
Other languages
Japanese (ja)
Inventor
Sunao Ejiri
尻 直 江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32216298A priority Critical patent/JP2000147538A/en
Publication of JP2000147538A publication Critical patent/JP2000147538A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a flat display device easy to specify a defective portion. SOLUTION: This device is a liquid crystal display device provided with a matrix array substrate 2 having a TFT 16, a scanning line 12, a signal line 14 and a pixel electrode 17 connected to the TFT 16, a scanning line drive circuit 13 applying a scan signal to the scanning line 12, a signal line drive circuit 15 applying a video signal to the signal line 14, a conductive pad 28 for applying potential to a counter substrate 3 and electrode wiring 27 applying the potential to the conductive pad 28, a counter substrate 3 having a counter electrode 7 and a light shield layer 6, which is oppositely arranged on the matrix array substrate 2, and a liquid crystal composition sealed/held between the matrix array substrate 2 and the counter substrate 3. In such a case, patterns 21, 22 are provided on the electrode wiring 27, and owing to a function as an address displaying mark of the signal line 14 and the scanning line 12 as well as a function as observing window of coating state of a seal member 32, identification of defective portions is facilitated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は平面表示装置に関
し、例えばアクティブマトリクス型液晶表示装置に好適
なものにする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device, for example, suitable for an active matrix type liquid crystal display device.

【0002】[0002]

【従来の技術】近年、小型軽量で低消費電力を志向し
て、液晶表示装置に代表される平面表示装置の開発が進
められている。なかでも、アクティブマトリクス型液晶
表示装置は高精細な画像表示が可能であり、幅広く用い
られるに至っている。
2. Description of the Related Art In recent years, flat display devices typified by liquid crystal display devices have been developed with a view to miniaturization and light weight and low power consumption. Among them, active matrix type liquid crystal display devices are capable of displaying high-definition images and have been widely used.

【0003】従来のアクティブマトリクス型液晶表示装
置の構成について、図5〜図8を用いて説明する。図5
に示されたように、マトリクスアレイ基板2aにおける
透明な絶縁基板4上に、複数の信号線12が平行に配線
され、これと直交するように複数の走査線14が平行に
配線されている。信号線12と走査線14との間は、図
示されていない絶縁膜によって電気的に絶縁されてい
る。
A configuration of a conventional active matrix type liquid crystal display device will be described with reference to FIGS. FIG.
As shown in FIG. 2, a plurality of signal lines 12 are arranged in parallel on a transparent insulating substrate 4 in the matrix array substrate 2a, and a plurality of scanning lines 14 are arranged in parallel so as to be orthogonal to the plurality of signal lines. The signal lines 12 and the scanning lines 14 are electrically insulated by an insulating film (not shown).

【0004】さらに絶縁基板4上に、各々の信号線12
に映像信号を印加するため、信号線12の一端が接続さ
れた信号線駆動回路13と、各走査線14に走査信号を
印加するために、走査線14の一端が接続された走査線
駆動回路15とが配置され、信号線12と走査線14と
の各々の交差点近傍にスイッチング素子としての薄膜ト
ランジスタ(以下、TFTという)16を介して画素電
極17が配置されている。TFT16のゲートが対応す
る走査線14に接続され、ドレインが対応する信号線1
2に接続され、ソースが対応する画素電極17に接続さ
れている。尚、画素電極17は、ITO(Indium Tin O
xide)膜等から成る透明電極で構成されている。
Further, on the insulating substrate 4, each signal line 12
A signal line driving circuit 13 to which one end of a signal line 12 is connected to apply a video signal to a scanning line, and a scanning line driving circuit to which one end of a scanning line 14 is connected to apply a scanning signal to each scanning line 14. A pixel electrode 17 is arranged near a cross point of each of the signal line 12 and the scanning line 14 via a thin film transistor (hereinafter, referred to as a TFT) 16 as a switching element. The gate of the TFT 16 is connected to the corresponding scanning line 14, and the drain is connected to the corresponding signal line 1.
2 and the source is connected to the corresponding pixel electrode 17. The pixel electrode 17 is made of ITO (Indium Tin O
xide) It is composed of a transparent electrode made of a film or the like.

【0005】また、絶縁基板4上において、画素電極1
7が設けられた画像表示領域の周辺部には、後述する対
向基板に電位を供給するための導電パッド28及び電極
配線27aが設けられている。なお、これらの導電パッ
ド28及び電極配線27aは、例えばMo−W合金やA
l−Nd合金等の信号線あるいは走査線材料で形成され
ている。
On the insulating substrate 4, the pixel electrode 1
A conductive pad 28 and an electrode wiring 27a for supplying a potential to a counter substrate, which will be described later, are provided in a peripheral portion of the image display area provided with 7. The conductive pad 28 and the electrode wiring 27a are made of, for example, Mo-W alloy or A
It is formed of a signal line or a scanning line material such as an l-Nd alloy.

【0006】また、絶縁基板4上にはそれぞれの信号線
12及び走査線14のアドレスを示すマーク21aが形
成されている。このマーク21aは、一般に信号線12
又は走査線14を形成する際に、同じ工程で金属膜にパ
ターニングを行うことで形成している。液晶表示装置等
では、表示不良が生じた場合の故障解析を行う際に、マ
トリクスアレイ基板2aにおける走査線14及び信号線
12のアドレスを特定する必要がある。そこで、このよ
うなアドレス表示用のマーク21aを形成している。
[0006] Marks 21 a indicating addresses of the signal lines 12 and the scanning lines 14 are formed on the insulating substrate 4. This mark 21a is generally
Alternatively, when the scanning lines 14 are formed, they are formed by patterning a metal film in the same step. In a liquid crystal display device or the like, it is necessary to specify the addresses of the scanning lines 14 and the signal lines 12 on the matrix array substrate 2a when performing a failure analysis when a display failure occurs. Therefore, the mark 21a for address display is formed.

【0007】対向基板3は、図6に示されるような構成
を備えている。透明な絶縁基板5の表面上に、金属材料
あるいは有機材料から成る遮光層6が形成され、その表
面上に液晶組成物に電位を印加するための透明電極材料
から成る対向電極7が配設されている。遮光層6は、画
像表示領域以外の領域、あるいは各々の画素間の光漏れ
を防ぐことで表示鮮鋭度を向上させるために設けられる
もので、例えばクロムと酸化クロムとの金属積層構造や
有機材料から成る膜で形成されている。対向電極7はI
TO膜等から成り、画像表示領域内に一様に配設され、
この領域内は全て等電位となる。また、透明電極7の下
層に図示されていないカラーフィルタが配置されている
ことで、多色表示が可能である。
The counter substrate 3 has a configuration as shown in FIG. A light-shielding layer 6 made of a metal material or an organic material is formed on a surface of a transparent insulating substrate 5, and a counter electrode 7 made of a transparent electrode material for applying a potential to a liquid crystal composition is provided on the surface. ing. The light-shielding layer 6 is provided in order to improve display sharpness by preventing light leakage between regions other than the image display region or between pixels. For example, a metal laminated structure of chromium and chromium oxide or an organic material It is formed of a film composed of The counter electrode 7 is I
It is made of a TO film or the like and is uniformly arranged in the image display area.
The entire area becomes equipotential. In addition, since a color filter (not shown) is arranged below the transparent electrode 7, multi-color display is possible.

【0008】また、絶縁基板5における周辺部の表面上
には、マトリクスアレイ基板2aから電位を受け取るた
めの対向導電パッド29が設けられている。対向導電パ
ッド29は対向電極7と同ー工程で、例えばITO膜に
より一体的に形成される。
Further, on the surface of the peripheral portion of the insulating substrate 5, opposing conductive pads 29 for receiving a potential from the matrix array substrate 2a are provided. The opposing conductive pad 29 is formed integrally with, for example, an ITO film in the same step as the opposing electrode 7.

【0009】そして、図5に示されたマトリクスアレイ
基板2aの周辺部上に、シール部材32が塗布され、対
向基板3と貼り合わせられる。対向基板3に与えられる
電位は、外部からマトリクスアレイ基板2a上の電極配
線27aに印加され導電パッド28に送られる。図7に
示されるように、導電パッド28上に形成された銀ペ一
スト34を介して、対向基板3上の導電パッド29に電
位が印加され、対向電極7に電位が供給される。
Then, a sealing member 32 is applied on the periphery of the matrix array substrate 2a shown in FIG. The potential applied to the counter substrate 3 is externally applied to the electrode wiring 27a on the matrix array substrate 2a and sent to the conductive pad 28. As shown in FIG. 7, a potential is applied to the conductive pad 29 on the counter substrate 3 via the silver paste 34 formed on the conductive pad 28, and the potential is supplied to the counter electrode 7.

【0010】[0010]

【発明が解決しようとする課題】ところで、近年ではパ
ーソナルコンピュータ等においてその外形寸法に比し大
きな表示領域を確保するため、平面表示装置に対して狭
額縁化、即ち有効表示領域に対する周辺の額縁領域を小
さくすることが要求されている。また、駆動回路一体型
の液晶表示装置では、図8に示されるように、マトリク
スアレイ基板2a上の周辺領域の額縁部に駆動回路部1
5が存在するので、電極配線27aを配設することが可
能な領域が狭く限定されている。このため、シール部材
32と電極配線27aとが重なる部分が生じないように
することが難しくなってきている。しかし、シール部材
32と電極配線27aとが重なると、電極配線27aの
存在によりシール部材32の塗布状態を両基板の貼り合
わせ後にマトリクスアレイ基板2a側から確認すること
ができない。
In recent years, in order to secure a display area larger than the external dimensions of a personal computer or the like, recently, a frame is narrowed with respect to a flat display device, that is, a peripheral frame area with respect to an effective display area. Is required to be smaller. Further, in a liquid crystal display device integrated with a driving circuit, as shown in FIG. 8, the driving circuit unit 1 is provided in a frame portion of a peripheral area on the matrix array substrate 2a.
5, the area where the electrode wiring 27a can be arranged is narrowly limited. For this reason, it is becoming difficult to prevent a portion where the sealing member 32 and the electrode wiring 27a overlap. However, if the seal member 32 and the electrode wiring 27a overlap, the application state of the seal member 32 cannot be confirmed from the matrix array substrate 2a side after the two substrates are bonded due to the presence of the electrode wiring 27a.

【0011】電極配線27aを細線化してシール部材3
2が確認できるようにすることも考えられる。しかし、
電極配線27aを細線化するとこの配線抵抗が増加し、
対向電極7の電位が一定にならないおそれがある。よっ
て、電極配線27aを細線化することは困難であった。
The sealing member 3 is formed by thinning the electrode wiring 27a.
2 can be confirmed. But,
When the electrode wiring 27a is thinned, the wiring resistance increases,
The potential of the counter electrode 7 may not be constant. Therefore, it has been difficult to reduce the thickness of the electrode wiring 27a.

【0012】一方、対向基板3には、上述のように画像
表示領域以外から光漏れが生じないようにするべく遮光
層6が形成されている。このため、対向基板3側からも
シール部材32の状態を確認することは不可能である。
On the other hand, the light-shielding layer 6 is formed on the counter substrate 3 so as to prevent light leakage from the area other than the image display area as described above. For this reason, it is impossible to confirm the state of the seal member 32 also from the counter substrate 3 side.

【0013】このように、マトリクスアレイ基板2a側
からも対向基板3側からもシール部材32の塗布状態を
確認することが不可能となると、マトリクスアレイ基板
2aと対向基板3とを貼り合わせた後に、シール部材3
2の塗布状態を観察することができないことになる。シ
ール部材32の塗布幅が規格よりも細かったり、シール
部材32に穴が存在するような場合には、この部分から
不純物が液晶組成物に侵入し、表示不良を引き起こすお
それがあるという問題があった。
As described above, when it becomes impossible to confirm the application state of the seal member 32 from both the matrix array substrate 2a side and the counter substrate 3 side, after the matrix array substrate 2a and the counter substrate 3 are bonded together, , Seal member 3
No. 2 cannot be observed. If the application width of the seal member 32 is smaller than the standard or if there is a hole in the seal member 32, there is a problem that impurities may enter the liquid crystal composition from this portion and cause display defects. Was.

【0014】また、駆動回路ー体型の液晶表示装置で
は、上述したように周辺の額縁部に駆動回路部15が存
在するため、走査線14及び信号線12にアドレス表示
用マーク21aをパターニングする領域を確保すること
が困難であった。アドレス表示用マーク21aを形成す
ることができないと、故障箇所の特定が困難であり、故
障解析の時間が増加してコストの増大を招くことにな
る。
In the drive circuit-body type liquid crystal display device, since the drive circuit section 15 exists in the peripheral frame portion as described above, the area for patterning the address display marks 21a on the scanning lines 14 and the signal lines 12 is provided. Was difficult to secure. If the address display mark 21a cannot be formed, it is difficult to specify the failure location, and the time for failure analysis increases, resulting in an increase in cost.

【0015】本発明は上記事情に鑑みてなされたもので
あり、故障箇所の特定が容易であり表示不良の発生を防
止することができると共に、コスト低減に寄与し得る平
面表示装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and provides a flat panel display device which can easily identify a failed portion, can prevent occurrence of display defects, and can contribute to cost reduction. With the goal.

【0016】[0016]

【課題を解決するための手段】本発明による平面表示装
置は、それぞれ交差するように配設された走査線及び信
号線と、前記走査線と前記信号線との交差部に配置され
た画素電極と、前記画素電極が配置された表示領域以外
の周辺部に配設された配線とを有するマトリクスアレイ
基板と、前記対向電極と遮光層とを有し、前記マトリク
スアレイ基板とシール部材を介して対向配置された対向
基板と、前記マトリクスアレイ基板と前記対向基板との
間に挟持された光変調層とを備え、前記配線が、前記シ
ール部材を観察するための窓、あるいは前記走査線及び
/又は前記信号線のアドレスを識別するマークの少なく
ともいずれか一方として機能するパターンを有すること
を特徴としている。
A flat display device according to the present invention comprises a scanning line and a signal line arranged to cross each other, and a pixel electrode disposed at an intersection of the scanning line and the signal line. And a matrix array substrate having wiring arranged in a peripheral portion other than the display area where the pixel electrodes are arranged, and the counter electrode and a light-shielding layer, with the matrix array substrate and a sealing member interposed therebetween. An opposing substrate disposed in opposition, and a light modulation layer sandwiched between the matrix array substrate and the opposing substrate, wherein the wiring is a window for observing the seal member, or the scanning line and / or the scanning line. Alternatively, the semiconductor device has a pattern that functions as at least one of marks for identifying the address of the signal line.

【0017】また本発明の平面表示装置は、それぞれ交
差するように配設された走査線及び信号線と、前記走査
線と前記信号線との交差部に配置された画素電極と、対
応する前記走査線、前記信号線及び前記画素電極に接続
されたスイッチング素子と、前記画素電極が配置された
表示領域の周辺部に配置され前記走査線に走査信号を印
加する走査線駆動回路と、前記周辺部に配置され前記信
号線に映像信号を印加する信号線駆動回路と、対向基板
の対向電極に電位を印加するための電極配線とを有する
マトリクスアレイ基板と、前記電極配線と電気的に接続
された前記対向電極と、遮光層とを有し、前記マトリク
スアレイ基板とシール部材を介して対向配置された前記
対向基板と、前記マトリクスアレイ基板と前記対向基板
との間に挟持された光変調層とを備え、前記電極配線
が、前記シール部材を観察するための窓、あるいは前記
走査線及び/又は前記信号線のアドレスを識別するマー
クの少なくともいずれか一方として機能するパターンを
有することを特徴とする。
The flat display device according to the present invention may further comprise a scanning line and a signal line arranged to cross each other, and a pixel electrode disposed at an intersection of the scanning line and the signal line. A switching element connected to a scanning line, the signal line, and the pixel electrode; a scanning line driving circuit arranged at a peripheral portion of a display area where the pixel electrode is arranged, and applying a scanning signal to the scanning line; A signal line driving circuit disposed in the unit for applying a video signal to the signal line; a matrix array substrate having an electrode line for applying a potential to a counter electrode of the counter substrate; and a matrix array substrate electrically connected to the electrode line. The opposing electrode, and a light-shielding layer, the opposing substrate being opposed to the matrix array substrate via a sealing member, and being sandwiched between the matrix array substrate and the opposing substrate. A light modulation layer, and the electrode wiring has a pattern that functions as at least one of a window for observing the seal member and a mark for identifying an address of the scanning line and / or the signal line. It is characterized by.

【0018】配線又は電極配線に形成されたパターン
が、シール部材の観察用窓として機能する場合は、この
窓を介してシール部材の塗布状態を観察することにより
シール不良の検出が可能である。また、パターンが走査
線及び/又は信号線のアドレスを識別するマークとして
機能する場合は、故障箇所の特定がより容易になる。
When the pattern formed on the wiring or the electrode wiring functions as a window for observing the seal member, it is possible to detect a defective seal by observing the application state of the seal member through this window. Further, when the pattern functions as a mark for identifying the address of the scanning line and / or the signal line, it is easier to specify the failure location.

【0019】ここで電極配線は、走査線又は信号線の少
なくともいずれか一方と同ー材料により形成されていて
もよい。
Here, the electrode wiring may be formed of the same material as at least one of the scanning line and the signal line.

【0020】電極配線が走査線又は信号線と同一材料か
ら形成されるので、工程の増加が防止され製造性が向上
し、コスト低減に寄与することができる。
Since the electrode wiring is formed of the same material as the scanning line or the signal line, an increase in the number of steps is prevented, the productivity is improved, and the cost can be reduced.

【0021】電極配線は、金属膜と透明導電膜とを含む
多層構造を有するものであることが望ましい。
Preferably, the electrode wiring has a multilayer structure including a metal film and a transparent conductive film.

【0022】電極配線が多層構造を有することにより、
パターンが存在しても配線抵抗の増加が防止され、表示
不良のない高品位な装置が提供される。
Since the electrode wiring has a multilayer structure,
Even if a pattern is present, an increase in wiring resistance is prevented, and a high-quality device free from display defects is provided.

【0023】透明導電膜は、画素電極と同一材料により
形成されていてもよい。
The transparent conductive film may be formed of the same material as the pixel electrode.

【0024】透明導電膜が画素電極と同一材料から形成
されることにより、工程が増加せず製造性が向上し、コ
ストが低減される。
Since the transparent conductive film is formed of the same material as the pixel electrode, the number of steps is not increased, the productivity is improved, and the cost is reduced.

【0025】[0025]

【発明の実施の形態】以下、本発明のー実施の形態につ
いて図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0026】本発明の第1の実施の形態による平面表示
装置は、アクティブマトリクス型液晶表示装置であっ
て、図1に示されたようなマトリクスアレイ基板2と、
図6に示された対向基板3と、これらの基板間に挟持さ
れる液晶組成物とを備えている。
The flat panel display according to the first embodiment of the present invention is an active matrix type liquid crystal display, and comprises a matrix array substrate 2 as shown in FIG.
It comprises the opposing substrate 3 shown in FIG. 6 and a liquid crystal composition sandwiched between these substrates.

【0027】対向基板3は従来の装置と同様な構成を有
し、透明な絶縁基板5上に遮光層6が形成され、その上
に液晶組成物に電位を印加するための対向電極7が配設
されている。
The opposing substrate 3 has the same structure as that of the conventional device. A light-shielding layer 6 is formed on a transparent insulating substrate 5 and an opposing electrode 7 for applying a potential to the liquid crystal composition is disposed thereon. Has been established.

【0028】遮光層6は、画像表示領域以外の領域、あ
るいは画素間の光漏れを防いで表示鮮鋭度を向上させる
ために設けられており、例えばクロムと酸化クロムの金
属材料を積層したものや、有機材料から形成されてい
る。対向電極7は、例えばITO膜等の透明電極で形成
されている。この対向電極7は、画像表示領域内が全て
略等電位となるように、この表示領域内に一様に配設さ
れている。また、対向電極7の下層には、多色表示が可
能となるように図示されていない色材によりカラーフィ
ルタが設けられている。
The light-shielding layer 6 is provided to improve display sharpness by preventing light leakage between regions other than the image display region or between pixels. For example, the light-shielding layer 6 is formed by laminating a metal material of chromium and chromium oxide. , Formed from organic materials. The counter electrode 7 is formed of a transparent electrode such as an ITO film. The counter electrodes 7 are uniformly arranged in the image display area so that the entire area of the image display area has substantially the same potential. In addition, a color filter made of a color material (not shown) is provided below the counter electrode 7 so as to enable multicolor display.

【0029】マトリクスアレイ基板2は、図1に示され
たように透明な絶縁基板4上に複数の信号線12が平行
に配設され、これらの信号線12とほぼ直角に交差する
ように複数の走査線14が平行に配設されている。各々
の信号線12と走査線14とは、図示されていない絶縁
膜によって電気的に絶縁されている。
As shown in FIG. 1, the matrix array substrate 2 has a plurality of signal lines 12 disposed in parallel on a transparent insulating substrate 4 and a plurality of signal lines 12 intersecting the signal lines 12 at a substantially right angle. Are arranged in parallel. Each signal line 12 and scanning line 14 are electrically insulated by an insulating film (not shown).

【0030】信号線12の一端には、信号線12に映像
信号を印加するための信号線駆動回路13が電気的に接
続されており、走査線14の一端には走査線14に走査
信号を印加する走査線駆動回路15が電気的に接続され
ている。
A signal line driving circuit 13 for applying a video signal to the signal line 12 is electrically connected to one end of the signal line 12, and a scanning signal is applied to the scanning line 14 at one end of the scanning line 14. The scanning line driving circuit 15 to be applied is electrically connected.

【0031】信号線12と走査線14との各交差点毎
に、TFT16及び画素電極17が設けられている。T
FT16のゲートが対応する走査線14に接続され、ド
レインが対応する信号線12に接続され、ソースが画素
電極17に接続されている。尚、画素電極17は例えば
ITO膜のような透明電極で形成されている。
A TFT 16 and a pixel electrode 17 are provided at each intersection between the signal line 12 and the scanning line 14. T
The gate of the FT 16 is connected to the corresponding scanning line 14, the drain is connected to the corresponding signal line 12, and the source is connected to the pixel electrode 17. The pixel electrode 17 is formed of a transparent electrode such as an ITO film.

【0032】またマトリクスアレイ基板2には、対向基
板3に電位を与えるための導電パッド28及び電極配線
27が設けられている。電極配線27は、信号線12及
び走査線14が形成される工程と同一工程において形成
される。
The matrix array substrate 2 is provided with a conductive pad 28 for applying a potential to the counter substrate 3 and an electrode wiring 27. The electrode wiring 27 is formed in the same step as the step in which the signal line 12 and the scanning line 14 are formed.

【0033】マトリクスアレイ基板2の画像表示領域の
周辺を囲むようにシール部材32が塗布され、対向基板
3と貼り合わせられる。対向基板3に与えられる電位
は、外部からマトリクスアレイ基板2上の電極配線27
に印加され、導電パッド28に送られる。導電パッド2
8上に形成され図示されていない銀ペ一ストを介して対
向基板3の導電パッド29に与えられ、対向電極7に電
位が供給される。
A seal member 32 is applied so as to surround the periphery of the image display area of the matrix array substrate 2 and is bonded to the counter substrate 3. The potential applied to the opposing substrate 3 is applied to the electrode wiring 27 on the matrix array substrate 2 from outside.
And is sent to the conductive pad 28. Conductive pad 2
The electric potential is supplied to the conductive pad 29 of the counter substrate 3 via a silver paste (not shown) formed on the counter electrode 8, and a potential is supplied to the counter electrode 7.

【0034】そして、本実施の形態による装置では、マ
トリクスアレイ基板2における電極配線27に特徴があ
り、図2にその形状を詳細を示す。電極配線27には、
シール部材32の塗布状態を観察するための窓として配
線方向に沿って(シール部材32の配置方向(幅方向)
に沿って)網状に切り欠いた複数のスリットから成るパ
ターン22が形成されている。また電極配線27には、
信号線12及び/又は走査線14のアドレスを表示する
パターン21が形成されている。
The device according to the present embodiment is characterized by the electrode wiring 27 on the matrix array substrate 2, and FIG. 2 shows the shape in detail. In the electrode wiring 27,
As a window for observing the application state of the seal member 32, along the wiring direction (the arrangement direction (width direction) of the seal member 32)
The pattern 22 is formed of a plurality of slits which are cut out in a net shape (along the same). The electrode wiring 27 has
A pattern 21 indicating the address of the signal line 12 and / or the scanning line 14 is formed.

【0035】図3に示されたように、電極配線27は金
属膜35(例えば、Mo−W合金とAl−Nd合金から
成る二層積層構造)と、例えばITO膜から成る透明導
電膜34により構成されている。あるいは、図4に示さ
れたように、電極配線127は、金属膜35及び135
と透明導電膜34とにより三層積層構造を有している。
As shown in FIG. 3, the electrode wiring 27 is composed of a metal film 35 (for example, a two-layer laminated structure composed of a Mo—W alloy and an Al—Nd alloy) and a transparent conductive film 34 composed of, for example, an ITO film. It is configured. Alternatively, as shown in FIG. 4, the electrode wiring 127 is formed of the metal films 35 and 135.
And a transparent conductive film 34 to form a three-layer structure.

【0036】このように、本実施の形態による平面表示
装置では、電極配線27にシール部材32の塗布状態を
観察するための窓として機能するパターン22が形成さ
れている。よって、図3に示されたように、シール部材
32と電極配線27とが上下に重なりあっていても、シ
ール部材32の塗布状態をマトリクスアレイ基板2側か
ら観察することが可能である。また、マトリクスアレイ
基板4と対向基板3とを貼り合わせた後でも、シール部
材32の塗布幅を測定することが可能である。このた
め、シール部材32の塗布幅が規格よりも細い場合、あ
るいはシール部材32に穴が存在することにより、外部
から不純物が液晶組成物に侵入し、表示不良を引き起こ
す可能性があるかどうかを判別することができる。
As described above, in the flat panel display according to the present embodiment, the pattern 22 functioning as a window for observing the application state of the seal member 32 is formed on the electrode wiring 27. Therefore, as shown in FIG. 3, even if the seal member 32 and the electrode wiring 27 are vertically overlapped, the application state of the seal member 32 can be observed from the matrix array substrate 2 side. Further, even after the matrix array substrate 4 and the counter substrate 3 are bonded together, the application width of the seal member 32 can be measured. For this reason, when the application width of the seal member 32 is smaller than the standard, or when there is a hole in the seal member 32, it is determined whether or not impurities may enter the liquid crystal composition from the outside and cause display defects. Can be determined.

【0037】また、電極配線27又は127には、信号
線12あるいは走査線14のアドレス表示用のパターン
21が対応する信号線12あるいは走査線14近傍に形
成されている。このため、故障解析において故障個所の
特定が容易であり、故障解析時間が短縮されコスト低減
が可能である。
On the electrode wiring 27 or 127, a pattern 21 for address display of the signal line 12 or the scanning line 14 is formed near the corresponding signal line 12 or the scanning line 14. For this reason, it is easy to specify a failure point in the failure analysis, and the failure analysis time is shortened and the cost can be reduced.

【0038】さらに、電極配線27又は127が金属膜
35と透明導電膜34との二層あるいは三層といった多
層積層構造で形成されている。このため、パターン2
1、22が存在しても電極配線27又は127の配線抵
抗の上昇が防止され、対向電極7の電位が一定に保持さ
れる。この結果、表示不良の発生が防止され高品位な液
晶表示装置の提供が可能である。
Further, the electrode wiring 27 or 127 is formed in a multilayered structure of two or three layers of the metal film 35 and the transparent conductive film 34. Therefore, pattern 2
Even if 1 and 22 are present, an increase in the wiring resistance of the electrode wiring 27 or 127 is prevented, and the potential of the counter electrode 7 is kept constant. As a result, it is possible to provide a high-quality liquid crystal display device in which display defects are prevented from occurring.

【0039】ここで、電極配線27を構成する金属膜3
5を信号線12及び走査線14を形成する工程と同一工
程で形成し、透明導電膜34を画素電極17と同ー工程
で形成している。このため、工程数が増加せず生産性が
向上し、より低コストの液晶表示装置を提供することが
可能である。
Here, the metal film 3 forming the electrode wiring 27
5 is formed in the same step as the step of forming the signal line 12 and the scanning line 14, and the transparent conductive film 34 is formed in the same step as the pixel electrode 17. Therefore, the number of steps is not increased, the productivity is improved, and a lower cost liquid crystal display device can be provided.

【0040】上述した実施の形態はー例であり、本発明
を限定するものではない。例えば、上記実施の形態で
は、シール部材の塗布状態を観察するためのパターン
や、走査線及び/又は信号線のアドレス表示用パターン
の形成を、対向電極に電位を与える電極配線に対して行
っている。しかし、電極配線に限らず画像表示領域の周
辺部においてシール部材と上下に重なるように配設され
た他の配線に対してこのようなパターンを形成してもよ
い。
The above-described embodiment is merely an example, and does not limit the present invention. For example, in the above embodiment, the pattern for observing the application state of the seal member and the pattern for displaying the address of the scanning line and / or the signal line are formed on the electrode wiring for applying a potential to the counter electrode. I have. However, such a pattern may be formed not only on the electrode wiring but also on other wirings arranged so as to vertically overlap the seal member in the peripheral portion of the image display area.

【0041】また、上記実施の形態では平面表示装置の
ー例としてアクティブマトリクス型液晶表示装置を例に
とり説明したが、このような装置に限らず平面形状の表
示装置全般に対して、本発明を幅広く適用することが可
能である。
In the above embodiment, an active matrix type liquid crystal display device has been described as an example of a flat display device. However, the present invention is not limited to such a device, but may be applied to a flat display device in general. It can be widely applied.

【0042】[0042]

【発明の効果】以上説明したように、本発明の平面表示
装置によれば、シール部材を観察する窓、又は信号線及
び/又は走査線のアドレス表示用マークの少なくともい
ずれか一方として機能するパターンが配線に形成されて
いることにより、表示不良を引き起こす可能性がある故
障箇所を容易に特定することが可能で、低コストで高品
位な装置を提供することができる。
As described above, according to the flat display device of the present invention, the pattern functioning as at least one of the window for observing the seal member and the address display mark of the signal line and / or the scanning line. Is formed on the wiring, it is possible to easily specify a failure location that may cause display failure, and it is possible to provide a low-cost, high-quality device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のー実施の形態によるアクティブマトリ
クス型液晶表示装置におけるマトリクスアレイ基板の構
成を示す斜視図。
FIG. 1 is a perspective view showing a configuration of a matrix array substrate in an active matrix type liquid crystal display device according to an embodiment of the present invention.

【図2】同液晶表示装置における電極配線の構成を示し
た平面図。
FIG. 2 is a plan view showing a configuration of an electrode wiring in the liquid crystal display device.

【図3】同液晶表示装置の電極配線の断面構造を示した
縦断面図。
FIG. 3 is a longitudinal sectional view showing a sectional structure of an electrode wiring of the liquid crystal display device.

【図4】同液晶表示装置の他の電極配線の断面構造を示
した縦断面図。
FIG. 4 is a longitudinal sectional view showing a sectional structure of another electrode wiring of the liquid crystal display device.

【図5】従来の液晶表示装置におけるマトリクスアレイ
基板の構成を示す斜視図。
FIG. 5 is a perspective view showing a configuration of a matrix array substrate in a conventional liquid crystal display device.

【図6】同液晶表示装置における対向基板の構成を示す
斜視図。
FIG. 6 is a perspective view showing a configuration of a counter substrate in the liquid crystal display device.

【図7】同液晶表示装置においてマトリクスアレイ基板
から対向基板へ電位を供給する構造を示した縦断面図。
FIG. 7 is a longitudinal sectional view showing a structure for supplying a potential from a matrix array substrate to a counter substrate in the liquid crystal display device.

【図8】同液晶表示装置におけるマトリクスアレイ基板
における駆動回路部の配置を示した平面図。
FIG. 8 is a plan view showing an arrangement of a drive circuit unit on a matrix array substrate in the liquid crystal display device.

【符号の説明】[Explanation of symbols]

2 マトリクスアレイ基板 3 対向基板 4、5、104 絶縁基板 6 遮光膜 7 対向電極 12 信号線 13 信号線駆動回路 14 走査線 15 走査線駆動回路 16 TFT 21 パターン(アドレス表示用) 22 パターン(シール部材観察用窓) 27、127 電極配線 28、29 導電パッド 32 シール部材 34 透明導電膜 35、135 金属膜 2 matrix array substrate 3 opposing substrate 4, 5, 104 insulating substrate 6 light shielding film 7 opposing electrode 12 signal line 13 signal line driving circuit 14 scanning line 15 scanning line driving circuit 16 TFT 21 pattern (for address display) 22 pattern (sealing member) Observation window) 27, 127 electrode wiring 28, 29 conductive pad 32 sealing member 34 transparent conductive film 35, 135 metal film

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H089 LA46 NA24 NA38 NA39 QA12 TA02 TA09 TA12 TA13 2H092 GA34 GA38 GA57 GA59 JA24 JB51 NA27 NA28 PA04 PA08 PA09 5C080 AA10 BB05 DD15 DD27 FF11 JJ02 JJ06 5G435 AA00 AA17 BB12 CC09 EE33 EE37 EE41 FF00 FF13 HH12 KK05 KK09  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H089 LA46 NA24 NA38 NA39 QA12 TA02 TA09 TA12 TA13 2H092 GA34 GA38 GA57 GA59 JA24 JB51 NA27 NA28 PA04 PA08 PA09 5C080 AA10 BB05 DD15 DD27 FF11 JJ02 JJ06 5G435 AA09 AE12 BB12 CC FF00 FF13 HH12 KK05 KK09

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】それぞれ交差するように配設された走査線
及び信号線と、前記走査線と前記信号線との交差部に配
置された画素電極と、前記画素電極が配置された表示領
域以外の周辺部に配設された配線とを有するマトリクス
アレイ基板と、 前記対向電極と遮光層とを有し、前記マトリクスアレイ
基板とシール部材を介して対向配置された対向基板と、 前記マトリクスアレイ基板と前記対向基板との間に挟持
された光変調層と、 を備え、 前記配線が、前記シール部材を観察するための窓、ある
いは前記走査線及び/又は前記信号線のアドレスを識別
するマークの少なくともいずれか一方として機能するパ
ターンを有することを特徴とする平面表示装置。
1. A scanning line and a signal line disposed so as to cross each other, a pixel electrode disposed at an intersection of the scanning line and the signal line, and a display region other than a display region in which the pixel electrode is disposed. A matrix array substrate having a wiring disposed in a peripheral portion of the matrix array substrate; a counter substrate having the counter electrode and a light-shielding layer, facing the matrix array substrate via a sealing member; And a light modulation layer sandwiched between the counter substrate, and the wiring is a window for observing the seal member, or a mark for identifying an address of the scanning line and / or the signal line. A flat display device having a pattern functioning as at least one of them.
【請求項2】それぞれ交差するように配設された走査線
及び信号線と、前記走査線と前記信号線との交差部に配
置された画素電極と、対応する前記走査線、前記信号線
及び前記画素電極に接続されたスイッチング素子と、前
記画素電極が配置された表示領域の周辺部に配置され前
記走査線に走査信号を印加する走査線駆動回路と、前記
周辺部に配置され前記信号線に映像信号を印加する信号
線駆動回路と、対向基板の対向電極に電位を印加するた
めの電極配線とを有するマトリクスアレイ基板と、 前記電極配線と電気的に接続された前記対向電極と、遮
光層とを有し、前記マトリクスアレイ基板とシール部材
を介して対向配置された前記対向基板と、 前記マトリクスアレイ基板と前記対向基板との間に挟持
された光変調層と、 を備え、 前記電極配線が、前記シール部材を観察するための窓、
あるいは前記走査線及び/又は前記信号線のアドレスを
識別するマークの少なくともいずれか一方として機能す
るパターンを有することを特徴とする平面表示装置。
2. A scanning line and a signal line arranged to cross each other, a pixel electrode arranged at an intersection of the scanning line and the signal line, and a corresponding one of the scanning line, the signal line, and the signal line. A switching element connected to the pixel electrode, a scanning line driving circuit disposed in a peripheral portion of a display area in which the pixel electrode is disposed, and applying a scanning signal to the scanning line; and the signal line disposed in the peripheral portion. A matrix array substrate having a signal line driving circuit for applying a video signal to the substrate, an electrode wiring for applying a potential to a counter electrode of the counter substrate, the counter electrode electrically connected to the electrode wiring, and light shielding. A light modulation layer sandwiched between the matrix array substrate and the counter substrate, the light modulation layer being provided between the matrix array substrate and the counter substrate. Electrode wiring, a window for observing the seal member,
Alternatively, the flat panel display device has a pattern functioning as at least one of a mark for identifying an address of the scanning line and / or the signal line.
【請求項3】前記電極配線は、前記走査線又は前記信号
線の少なくともいずれか一方と同ー材料により形成され
ていることを特徴とする請求項1又は2記載の平面表示
装置。
3. The flat display device according to claim 1, wherein the electrode wiring is formed of the same material as at least one of the scanning line and the signal line.
【請求項4】前記電極配線は、金属膜と透明導電膜とを
含む多層構造を有することを特徴とする請求項1乃至3
のいずれかに記載の平面表示装置。
4. The electrode wiring according to claim 1, wherein said electrode wiring has a multilayer structure including a metal film and a transparent conductive film.
A flat panel display device according to any one of the above.
【請求項5】前記透明導電膜は、前記画素電極と同ー材
料により形成されていることを特徴とする請求項4記載
の平面表示装置。
5. The flat display device according to claim 4, wherein the transparent conductive film is formed of the same material as the pixel electrode.
JP32216298A 1998-11-12 1998-11-12 Flat display device Pending JP2000147538A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32216298A JP2000147538A (en) 1998-11-12 1998-11-12 Flat display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32216298A JP2000147538A (en) 1998-11-12 1998-11-12 Flat display device

Publications (1)

Publication Number Publication Date
JP2000147538A true JP2000147538A (en) 2000-05-26

Family

ID=18140637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32216298A Pending JP2000147538A (en) 1998-11-12 1998-11-12 Flat display device

Country Status (1)

Country Link
JP (1) JP2000147538A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002098984A (en) * 2000-09-21 2002-04-05 Toshiba Corp Liquid crystal display device and method of manufacturing its counter substrate
JP2002268077A (en) * 2001-03-14 2002-09-18 Nec Corp Liquid crystal display device
JP2002311439A (en) * 2001-04-17 2002-10-23 Nec Corp Liquid crystal display and its manufacture
JP2004102053A (en) * 2002-09-11 2004-04-02 Seiko Epson Corp Electro-optical device, manufacturing method of electro-optical device and electronic equipment
US6812984B2 (en) * 2001-03-14 2004-11-02 Nec Lcd Technologies, Ltd. Liquid crystal display apparatus with address marks connected to connections
US7088415B2 (en) 2002-11-12 2006-08-08 Seiko Epson Corporation Electro-optic panel and manufacturing method thereof
JP2006338025A (en) * 2005-06-02 2006-12-14 Lg Phillips Lcd Co Ltd Liquid crystal display element
KR100829503B1 (en) 2007-07-24 2008-05-16 엘지전자 주식회사 Sheet for protecting external light and plasma display device thereof
WO2021237725A1 (en) * 2020-05-29 2021-12-02 京东方科技集团股份有限公司 Display substrate and display device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002098984A (en) * 2000-09-21 2002-04-05 Toshiba Corp Liquid crystal display device and method of manufacturing its counter substrate
KR100500105B1 (en) * 2001-03-14 2005-07-11 엔이씨 엘씨디 테크놀로지스, 엘티디. Liquid crystal display apparatus with address marks connected to connections
JP2002268077A (en) * 2001-03-14 2002-09-18 Nec Corp Liquid crystal display device
US6812984B2 (en) * 2001-03-14 2004-11-02 Nec Lcd Technologies, Ltd. Liquid crystal display apparatus with address marks connected to connections
JP2002311439A (en) * 2001-04-17 2002-10-23 Nec Corp Liquid crystal display and its manufacture
JP4529346B2 (en) * 2002-09-11 2010-08-25 セイコーエプソン株式会社 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2004102053A (en) * 2002-09-11 2004-04-02 Seiko Epson Corp Electro-optical device, manufacturing method of electro-optical device and electronic equipment
US7088415B2 (en) 2002-11-12 2006-08-08 Seiko Epson Corporation Electro-optic panel and manufacturing method thereof
JP2006338025A (en) * 2005-06-02 2006-12-14 Lg Phillips Lcd Co Ltd Liquid crystal display element
JP4546420B2 (en) * 2005-06-02 2010-09-15 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display element
US7808608B2 (en) 2005-06-02 2010-10-05 Lg. Display Co., Ltd. Liquid crystal display device
KR100829503B1 (en) 2007-07-24 2008-05-16 엘지전자 주식회사 Sheet for protecting external light and plasma display device thereof
WO2021237725A1 (en) * 2020-05-29 2021-12-02 京东方科技集团股份有限公司 Display substrate and display device
CN114072724A (en) * 2020-05-29 2022-02-18 京东方科技集团股份有限公司 Display substrate and display device
CN114072724B (en) * 2020-05-29 2023-06-27 京东方科技集团股份有限公司 Display substrate and display device

Similar Documents

Publication Publication Date Title
JP4831716B2 (en) Active matrix liquid crystal display device
US10698549B2 (en) Position input device
JP4024901B2 (en) Active matrix type liquid crystal display device
JP3072707B2 (en) Liquid crystal display device and method of manufacturing the same
TWI464882B (en) Thin film transistor substrate and method for fabricating the same
JP2015049426A (en) Liquid crystal display device
US8587738B2 (en) Liquid crystal display device and manufacturing method thereof
JP2003015547A (en) Optoelectronic device, manufacturing method therefor and electronic equipment
JP5638403B2 (en) Display device
JP2000147538A (en) Flat display device
JPH10104664A (en) Liquid crystal display device
JP3327508B2 (en) Liquid crystal display
US6618100B2 (en) Liquid crystal device, liquid crystal device manufacturing method and electronic apparatus
JP3119912B2 (en) Liquid crystal display
JPH10268356A (en) Liquid crystal display device
JP2000275666A (en) Liquid crystal display device
JPH117044A (en) Array substrate for display device
JP2001142097A (en) Liquid crystal display device and manufacturing method therefor
JPH1172801A (en) Liquid crystal display device
JP3519272B2 (en) Liquid crystal display device and method of manufacturing the same
JPH09236812A (en) Active matrix substrate and liquid crystal display device
JP2001264793A (en) Liquid crystal display device
JP3350486B2 (en) Active matrix type liquid crystal display
KR100348994B1 (en) IPS mode Liquid crystal display and method for fabricating the same
JP2547976B2 (en) Liquid crystal display