JPH05127712A - プログラマブルコントローラのリンク装置 - Google Patents

プログラマブルコントローラのリンク装置

Info

Publication number
JPH05127712A
JPH05127712A JP27684791A JP27684791A JPH05127712A JP H05127712 A JPH05127712 A JP H05127712A JP 27684791 A JP27684791 A JP 27684791A JP 27684791 A JP27684791 A JP 27684791A JP H05127712 A JPH05127712 A JP H05127712A
Authority
JP
Japan
Prior art keywords
link
input
station
data
pcs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27684791A
Other languages
English (en)
Other versions
JP3216020B2 (ja
Inventor
Teiji Uno
禎二 宇野
Kenro Sugiura
賢朗 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Koki KK
Original Assignee
Toyoda Koki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Koki KK filed Critical Toyoda Koki KK
Priority to JP27684791A priority Critical patent/JP3216020B2/ja
Publication of JPH05127712A publication Critical patent/JPH05127712A/ja
Application granted granted Critical
Publication of JP3216020B2 publication Critical patent/JP3216020B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【目的】 複数PCが接続されたシステムにおいて、親
局の設定を任意にでき、あるPCを接続しないでシステ
ムを運行させたり、保守、システムの試運転又はシステ
ム構築時の部分的運転を可能とすること。 【構成】 リンクパラメータが入力された場合には自己
のPCを親局として設定すると共に他のPCには子局設
定信号を出力し、他のPCから子局設定信号を受信した
場合には自己PCを子局として設定する局識別設定手段
と、自局が親局に設定された場合にはリンクパラメータ
を他のPCに送信する手段と、リンクパラメータを他の
PCから受信した場合にはそのリンクパラメータを記憶
する手段とを有する。リンクパラメータのローディング
だけで、親局の指定と他のPCとのデータリンクが完成
される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数のプログラマブル
コントローラ(以下、単に「PC」と記す。)を、信号
を伝送するリンクラインを介して接続し、複数のPC間
で相互に入出力要素を参照して、インターロック制御を
可能としたシステムに使用されるPCのリンク装置に関
する。特に、リンクパラメータをロードできる親局を任
意に設定でき、あるPCを接続しないでシステムを運行
したり、特別なPCのみ接続して特定のPC間で試運転
をしたりすることが容易なシステムに関する。
【0002】
【従来の技術】従来、複数PCをリンクラインに接続し
て、1つのPCから他のPCに属する入出力要素の状態
を参照して、そのPC間でのインターロック制御を行う
ことができるシステムが知られている。このようなシス
テムでは、各PCは、他のPCから参照されている入出
力要素の状態をリンクラインを介して、他のPCに伝送
するようにしている。そして、その入出力要素の状態を
受信するPCは、その状態を自己のPCに属する入出力
要素の状態と同様にアクセスできるリンク要素メモリに
記憶している。この状態において、順序制御プログラム
で、他のPCに属する入出力要素の状態を参照する命令
を実行する場合には、そのリンク要素メモリをアクセス
するようにしている。
【0003】このようなPC間での入出力要素の状態の
送信又は受信を制御するためには、リンクパラメータが
必要であり、そのリンクパラメータは固定された親局に
ロードした後、子局に分散させることが行われいる。
【0004】
【発明が解決しようとする課題】ところが、必ずしも全
PCをリンクラインに接続した状態でシステムが運行さ
れるとは限らないし、親局を固定したくない場合が存在
する。例えば、親局に予定されているあるPCを接続し
ないでシステムを運行させたり、保守、システムの試運
転又はシステム構築時の部分的運転において、あるPC
を接続しないでシステムの運行状態を確認したり点検し
たりする場合がある。
【0005】このような場合には、リンクパラメータを
ロードさせるべき親局が予め決定されているので、その
親局がシステムに接続されていないと、そのシステムを
運行させることができないという問題がある。したがっ
て、システムを部分的に試運転させることができなかっ
た。
【0006】本発明は、上記の課題を解決するためにな
されたものであり、その目的は、システムにおける親局
を固定することなく、部分的なシステムだけの運行を可
能とすることである。
【0007】
【課題を解決するための手段】本発明は、リンクパラメ
ータに従ってリンクラインに伝送された他のプログラマ
ブルコントローラ(PC)に属する入出力要素の状態
を、リンクパラメータに従って自己の入出力要素の状態
と同様にアクセス可能なリンク要素メモリに記憶し、そ
のリンク要素メモリをアクセスすることにより、他のP
Cに属する入出力要素の状態を参照して、各PC間のイ
ンターロック制御を可能とするプログラマブルコントロ
ーラ(PC)のリンク装置において、PC間でデータの
送受信を制御するためのリンクパラメータを入力する入
力手段と、入力手段によりリンクパラメータが入力され
た場合には自己のPCを親局として設定すると共に他の
PCには子局設定信号を出力し、他のPCから子局設定
信号を受信した場合には自己PCを子局として設定する
局識別設定手段と、局識別設定手段により自局が親局に
設定された場合には、入力されたリンクパラメータを記
憶装置に記憶すると共に、リンクパラメータを他のPC
に送信するリンクパラメータ送信手段と、リンクパラメ
ータを他のPCから受信した場合には、そのリンクパラ
メータを記憶装置に記憶する受信手段と、から成るプロ
グラミングコントローラのリンク装置である。
【0008】
【作用】自己のPCにおいて、入力手段によりリンクパ
ラメータが入力された場合には、局識別設定手段により
自己のPCが親局として設定される。又、他の全てのP
Cには、そのPCを子局として設定する子局設定信号が
送信される。他方、子局設定信号を受信した場合には、
局識別設定手段により自己のPCが子局として設定され
る。このように、システムに接続されている任意の1つ
のPCにリンクパラメータを入力しさえすれば、そのP
Cが自動的に親局に設定され、システムに接続された他
の全てのPCは子局に設定される。
【0009】リンクパラメータの入力により親局に指定
されたPCでは、そのリンクパラメータが記憶手段に記
憶されると共に、システムに接続されている全てのPC
にリンクパラメータが送信される。他方、リンクパラメ
ータを受信したPCでは、そのリンクパラメータが記憶
装置に記憶される。
【0010】従って、どのPCでも親局になることがで
き、入出力状態の送受信の制御に必要なリンクパラメー
タは、選択された親局から全ての子局に分散されるの
で、システムの部分的な運行が可能となる。
【0011】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。 (1)複数のPCにより制御されるシステムの構成 図1は、複数台のPCPC01〜PC32によって制御されるト
ランスファ−マシンの構成を示す。トランスファ−マシ
ンの各ステ−ションST0,ST1L,ST1R,・・・ST3Rは、図示
の如く、対応するPCPC01〜PC32によってそれぞれ制御
され、また、各PCPC01〜PC32は、リンクラインL 及び
通信ラインT によって相互に結合されている。
【0012】(2) PCの構成 本PCは、図2に示すように、順序制御及びデータリン
ク制御用のCPU200と、データ書込装置DW( プログラ
ミング装置) からロ−ドされた順序制御プログラム及び
リンクパラメ−タを格納するとともに、被制御対象の入
出力要素の状態及びリンクラインLから受信される他の
PCの入出力要素の状態を記憶するRAM250 と、CP
U200 のモニタプログラムの格納されたROM210 と、
リンクラインLから送信されるデータを同期検出するた
めのタイミングを与えるタイマ260 と、駆動回路270
と、入出力インタ−フェ−ス240 とを備える。駆動回路
270は、出力要素のリレ−コイル2701を駆動し、入力要
素のリレ−接点或いはリミットスイッチ2702の状態を入
力する装置である。
【0013】RAM250 において、0000番地から1FFF番
地は、自己PCに属する入出力要素に割当られたメモリ
であり、それらの入出力要素の状態は、この番地の内容
を参照することによって判別できる。又、3000番地から
3FFF番地は、全てのPCにおいて、他のPCから参照さ
れている全ての入出力要素に対して共通に割当てられた
アドレスである。以下、この共通のアドレスに割当られ
た仮想の入出力要素をリンク要素といい、3000番地から
3FFF番地をリンク要素メモリという。
【0014】リンクラインLに全てのPCが接続され
て、全てのPCが起動されている場合は、微小時間間隔
のデータリンク制御により、リンク要素メモリ2505の値
は全てのPCにおいて、常時、共通の値となっている。
従って、あるPCにおいて、他のPCの入出力要素の状
態を参照する場合には、リンク要素メモリ2505の値を参
照することになる。
【0015】各PCでは、データ書込装置DWにより作成
された図3に示すようなラダー回路図によって順序制御
プログラムが作成される。なお、図3のラダー回路図に
於いて、入力要素はリレーやリミットスイッチ等の接
点、出力要素はリレーコイル等である。入力要素と出力
要素を合わせて、入出力要素という。この順序制御プロ
グラムは、データ書込装置DWによりRAM250 の順序制
御プログラム記憶領域2503に記憶される。
【0016】図3に示す如く、入出力要素には、各PC
が入出力要素の状態を参照する時に使用するメモリのア
ドレスが付されいる。例えば、「1200」は、1200番地に
割当られた自己のPCに属する入力要素のアドレスを示
している。又、「3000」は3000番地に割当られたリンク
要素、即ち、他のPCに属する入出力要素の状態と同じ
状態を保持する仮想の入出力要素のアドレスを示してい
る。
【0017】例えば、PCPC01に属する入力要素「100
0」がPCPC11から参照されている場合には、PCPC01
のプログラムにおいて、入力要素「1000」の状態をリン
ク要素「3000」の状態と等しくするリンク回路が付加さ
れている。このリンク要素「3000」の値は、相互通信に
より、他の全てのPCにおけるリンク要素メモリ2505の
3000番地に書き込まれる。従って、PCPC11のプログラ
ムでは、リンク要素メモリ2505の3000番地の値を参照す
ることで、PCPC01に属する入力要素「1000」の状態を
参照することができる。又、逆に、PCPC11に属する入
力要素「1100」がPCPC01から参照されている場合に
は、PCPC11のプログラムにおいて、入力要素「1100」
の状態をリンク要素「3014」の状態と等しくするリンク
回路が付加されている。PCPC11のリンク要素「3014」
の状態は、通信により、PCPC01、その他の全PCのリ
ンク要素「3014」に転送され、PCPC11に属する入力要
素「1100」の状態は、全PCにおいて、リンク要素「30
14」を参照することで判別できる。
【0018】(3) 親局及び子局の指定とリンクパラメー
タのローディング 次に、親局及び子局の指定と上記のリンクパラメータを
各PCに設定する手順をCPU200 の処理手順を示した
図8を参照して説明する。図8のプログラムはRAM25
0 のリンクパラメータロードプログラム記憶領域2502に
記憶されている。データ書込装置DWを親局にしたいPC
に接続して、データロードの指令をCPU200 に与える
ことにより、図8のプログラムが実行される。
【0019】ステップS100において、データ書込装置DW
が接続されているか否かが判定される。データ書込装置
DWが接続されている場合には、ステップS102において、
RAM250 の局識別フラグ設定領域2500の局識別フラグ
がオンとされる。この局識別フラグのオンにより、デー
タ書込装置DWが接続されたPCが親局に設定される。
【0020】次に、ステップS104において、他のPCに
対して、局識別フラグをオフとするデータ( 子局設定信
号) が通信ラインT に送信される。続いて、ステップS1
06において、他のPCをリセットする信号が通信ライン
T に送信される。これにより、他のPCはリセット状態
となる。次に、ステップS108 において、他のPCから
通信ラインT を介して送信されてくるリセット確認信号
が受信される。そして、ステップS110において、リセッ
ト確認信号により、どのPCがリンクラインに接続され
ているかが特定される。接続されているPCの番号は、
RAM250の接続PC番号記憶領域2507に記憶される。
次に、ステップS112において、データリンクが停止さ
れ、次のステップS114において、新たなリンクパラメー
タがデータ書込装置DWから入力されて、RAM250 のリ
ンクパラメータ記憶領域2504に記憶される。次に、ステ
ップS116において、接続されている子局に対してリンク
パラメータ記憶領域2504に記憶されているリンクパラメ
ータが送信される。このようにして、新たなリンクパラ
メータの親局に設定したいPCにロードされ、その親局
から、リンクパラメータは他のPCに伝送される。
【0021】次に、子局PCでの通信ラインT を介する
データの送受信手順を図10を参照して説明する。図1
0のプログラムはデータリンクの制御手順と並行して、
親局に設定されているPC及び他の全ての子局PCにお
てい、所定の時間間隔でタイマ割り込みにより繰り返し
実行される。ステップS300において、子局識別フラグを
オフとするデータ( 子局設定信号)が受信されたか否か
が判別される。子局識別フラグオフデータが受信された
場合には、ステップS302において、RAM250 の局識別
フラグ設定領域2500の子局識別フラグがオフに設定され
る。これにより、このPCは子局に設定される。
【0022】次に、ステップS304において、リセット信
号が受信されたか否かが判定される。リセット信号が受
信された場合には、次のステップS306において、データ
リンクが停止される。又、ステップS308において、リセ
ット確認信号が通信ラインTに送信される。このリセッ
ト確認信号は、上述したように、親局PCで受信され、
接続子局に認定に使用される。
【0023】次に、ステップS310において、親局から送
出されたリンクパラメータが受信されたか否かが判定さ
れる。リンクパラメータが受信された場合には、ステッ
プS312において、RAM250 のリンクパラメータ記憶領
域2504に記憶される。そして、次のステップS314におい
て、データリンクが開始される。
【0024】以上のようにして、親局及び子局の自動設
定とリンクパラメータの自動設定が行われ、その後、入
出力要素の状態に関してデータリンクが行われる。
【0025】一方、システムの起動時には、常に、リン
クパラメータをロードする必要はなく、親局PCにおい
てリンクパラメータが既に記憶されている場合には、デ
ータリンク開始指令を付与することで、データリンクが
開始される。
【0026】次に、CPU200 によるその処理手順を図
9を参照して説明する。図9のプログラムは作業者によ
りデータリンク開始指令が付与されると実行される。ス
テップS200において、局識別フラグ設定領域2500の局識
別フラグがオンか否か、即ち、親局か否かが判定され
る。局識別フラグがオンであれば、ステップS202へ移行
して、接続PC番号記憶領域2500に記憶されているPC
番号のPCに、リンクパラメータ記憶領域2504に記憶さ
れているリンクパラメータが通信ラインT に送出され
る。このリンクパラメータは図10に示すプログラムの
ステップS310、S312において受信され記憶される。
【0027】次に、ステップS204において、データリン
クが開始される。尚、ステップS200で、局識別フラグが
オンでない、即ち、親局でないと判定された場合には、
ステップS206において、リンクエラーとされる。これ
は、子局からシステムを起動させてデータリンクを開始
させることはできないので、データリンク開始指令を与
えるPCは親局である必要があるからである。即ち、こ
の場合には、作業者の操作ミスが考えられる。もし、こ
のPCを親局としてシステムを起動させたいのであれ
ば、図8に示すプログラムを実行するために、データ書
込装置DWを用いて、そのPCにリンクパラメータをロー
ドする必要がある。
【0028】(4) PCによるデータリンク制御 次に、入出力要素の状態を相互通信させるためのデータ
リンク制御について述べる。全PCにおけるリンク要素
メモリ2505の値は、全て、同一値をとるように相互通信
されている。リンクラインLに送出されるデータは図5
に示すように構成されている。例えば、スタートビット
から10ビットまでは、PCPC01から出力されたリンク
データ( リンク要素の状態を示すデータ) であり、続く
7ビットはPCPC11から送出されたリンクデータであ
り、続く8ビットはPCPC12から送出されたリンクデー
タを意味する。
【0029】リンクラインLに各PCがどのタイミング
で何ビットのデータを送出し、又、リンクラインLから
どのタイミングで何ビットのデータを受信するかを規定
したリンクパラメータがRAM250のリンクパラメー
タ記憶領域2504に記憶されている。例えば、PCPC
01のリンクパラメータは、図4に示すように、スタート
ビットから10ビットはデータを送信し、次の10ビッ
トはリンクラインLからデータを受信し、次の20ビッ
トはデータを受信し、次の10ビットはデータを受信す
るというように送信か受信かを規定したデータである。
【0030】各PCは、各PCで同期して、リンク要素
メモリ2505をアクセスするアドレスを3000番地から順に
更新する。そして、現在、アクセスしているアドレス
は、データの送信か受信かをリンクパラメータに従って
決定する。そして、送信と決定されたアドレスに対して
は、そのアドレスに記憶されているリンク要素の状態を
リンクラインLに出力し、受信と決定されたアドレスに
対しては、リンクラインLから受信されたデータをリン
ク要素の状態として、そのアドレスに記憶する。このよ
うな各PCでのデータリンク制御により全PCにおける
リンク要素メモリ2505の各アドレスの値は全て、常時、
等しくなる。
【0031】次に、各PCのデータリンク制御について
説明する。各PCのデータリンク制御は、CPU200 に
よって実行される。機能的には、図6の如きブロック図
で表現される。なお、図6はPCPC01の機能ブロック図
であるが、他のPCについても同様である。各機能ブロ
ックとして、順序制御プログラムを実行するための順序
制御用のシ−ケンス処理部201 と、データリンク制御用
の通信制御部202 とを備えるとともに、記憶用のブロッ
クとして、順序制御プログラム記憶領域2503、リンクパ
ラメ−タ記憶領域2504、リンク要素メモリ2505、及び入
出力要素メモリ2506を備える。上記通信制御部202 は、
さらに、送受信部202a、送受信デ−タ数カウンタ202b、
及び、送受信デ−タ転送部202cの各機能ブロックが構成
されている。
【0032】図7は各PCのリンク要素メモリ2505の構
成と、他のPC間におけるリンクデータの送信と受信と
の関係を示した図である。PCPC01から送信されるリン
ク要素メモリ2505のアドレス3000から3009までの10ビ
ットのデ−タ群は、PCPC11、PCPC12では、それぞ
れ、PCPC11、PCPC12のリンクパラメ−タに従って全
て受信されて、各PCのリンク要素メモリ2505の対応す
るアドレス(3000 から3009) へ格納される。又、次に、
PCPC11から送信されるリンク要素メモリ2505のアドレ
ス300A〜3013までの10ビットのデータ群は、PCPC0
1、PCPC12、で全て受信され、そのPCのリンク要素
メモリ2505のアドレス300A〜3013に記憶される。又、次
に、PCPC12から送信されるリンク要素メモリ2505のア
ドレス3014〜3027までの20ビットのデータ群は、PC
PC01、PCPC11、で全て受信され、そのPCのリンク要
素メモリ2505のアドレス3014〜3027に記憶される。
【0033】各PCで実行されるデータリンク制御処理
を、図11,図12に即して説明する。該処理は、ラダ
ー回路に従った順序制御に対するバックグランドジョブ
として実行されている。そして、スタートビットの送出
タイミング毎にS501から実行される。これにより、上述
の如きデ−タ通信が可能となる。まず、指定順を示すパ
ラメ−タIに“1”がセットされ、また、RAM250(リ
ンク要素メモリ2505) を参照するためのアドレスポイン
タSに“3000”がセットされる(S501)。指定順は、
リンクパラメ−タ記憶部2504の各枠の順番である。例え
ば、PCPC01の指定順“1”では、図6に示す如く、デ
−タ数が“10”、通信指定が“送信”とされている。
【0034】次に、変数Cにデ−タ数D(I)が、変数
Mに通信指定K(I)が、それぞれ代入される(S503)。
ここに、“M=0は送信”“M=1は受信”“M≠0,
M≠1は非受信”とする。
【0035】ステップS511で、送信モ−ドであると判定
されると(S511;YES)、RAM250 内の前記アドレスポイ
ンタSで指定される番地(リンク要素メモリ2505)から
デ−タが読み出され、リンクラインLへ送出される(S51
5)。さらに、変数Cがデクリメントされ、且つ、アドレ
スポインタSがインクリメントされる(S517)。かかる処
理は、変数Cが“0”となるまで、換言すれば、当該指
定順のデ−タが全てリンクラインLへ送出されるまで、
実行される。その後(S513;YES)、前記パラメ−タIがイ
ンクリメントされ(S541)、当該フレ−ムの通信(図5に
示す一連の通信)が終了していない場合は(S543;NO) 、
前記ステップ503 に戻る。また、当該フレ−ムの通信が
終了した場合は(S543;YES)、次回の通信まで、待機状態
となる。
【0036】一方、前記ステップS511で、送信モ−ドで
ない(S511;NO) とされた場合であって、受信モ−ドであ
ると判定された場合は(S521;YES)、リンクラインのデ−
タが取込まれる(S525)。そして、変数Cがデクリメント
され、且つ、アドレスポインタSがインクリメントされ
る(S527)。かかる処理は、変数Cが“0”となるまで、
換言すれば、当該指定順のデ−タが全てリンクラインへ
送出されるまで、実行される。その後(S523;YES)の処理
は、上述の場合と同様である。
【0037】前記ステップS511で送信モ−ドでない(S51
1;NO) とされ、且つ、前記ステップS521で受信モ−ドで
ない(S521;NO) とされた場合は、非受信モ−ドであるた
め、変数Cが“0”となるまで、変数Cがデクリメント
され、且つ、アドレスポインタSがインクリメントされ
る(S529)。その後(S529;YES)の処理は、上述の場合と同
様である。以上の如くデータリンク制御が行われる結
果、各PCから送出されるデ−タ群は、図5に示す如
く、リンクライン上に時間的に切れ目無く並び、また、
各PCでは自己の必要なデ−タのみが取り込まれる。上
記実施例において、入力手段、局識別設定手段、リンク
パラメータ送信手段、受信手段は、ハードウエアとして
は、CPU200 、RAM250 、ROM210 で構成され
る。そして、入力手段の機能は、CPU200 の実行する
図8のステップS100で達成され、局識別設定手段はCP
U200 の実行する図8のステップS102、S104 、図10
のステップS300、S302 及び局識別フラグ設定領域2500
で達成され、リンクパラメータ送信手段は、CPU200
の実行する図8のステップS114、S116及びリンクパラメ
ータ記憶領域2504で達成され、受信手段は、CPU200
の実行する図10のステップS310、S312で達成される。
【0038】
【発明の効果】本発明は、リンクパラメータが入力され
た場合には自己のPCを親局として設定すると共に他の
PCには子局設定信号を出力し、他のPCから子局設定
信号を受信した場合には自己PCを子局として設定する
局識別設定手段と、自局が親局に設定された場合には、
リンクパラメータを他のPCに送信するリンクパラメー
タ送信手段と、リンクパラメータを他のPCから受信し
た場合には、そのリンクパラメータを記憶装置に記憶す
る受信手段とを設けたので、親局の指定が任意の1つの
PCにのみリンクパラメータをローディングするという
簡単な動作のみで実施することが可能となる。よって、
全てのPCを接続されていない状態で試験的に運行させ
たり、一部のPCが故障して正常な一部のPCだけで運
行させたりする場合に、そのためのリンクパラメータを
適当なPCにローディングするだけで可能となるという
優れた効果がある。
【図面の簡単な説明】
【図1】リンクラインで接続される複数のPCと各PC
により制御されるステ−ションとを示す説明図。
【図2】図1の各PCの構成を示すブロック図。
【図3】順序制御プログラムに対応したラダー回路を示
した回路図。
【図4】リンクパラメータを示した説明図。
【図5】リンクラインに伝送されるリンクデータを示し
た説明図。
【図6】PCの機能を説明するブロック図。
【図7】各PCにおけるリンク要素メモリの対応関係を
示した説明図。
【図8】リンクパラメータのローディング時のCPU20
0 による処理手順を示したフローチャート。
【図9】データリンク開始指令により実行される親局の
CPU200 による処理手順を示したフローチャート。
【図10】各PCにおけるCPU200 で実行される各P
C間でリンクをとるための処理手順を示したフローチャ
ート。
【図11】各PCのCPU200 でのデータリンク制御処
理の手順を示すフロ−チャ−ト。
【図12】各PCのCPU200 でのデータリンク制御処
理の手順を示すフロ−チャ−ト。
【符号の説明】
PC01〜PC32 プログラマブルコントロ−ラ,
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年10月19日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 プログラマブルコントローラのリンク
装置
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】請求項1
【補正方法】変更
【補正内容】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】
【課題を解決するための手段】本発明は、リンクパラメ
ータに従ってリンクラインに伝送された他のプログラマ
ブルコントローラ(PC)に属する入出力要素の状態
を、リンクパラメータに従って自己の入出力要素の状態
と同様にアクセス可能なリンク要素メモリに記憶し、そ
のリンク要素メモリをアクセスすることにより、他のP
Cに属する入出力要素の状態を参照して、各PC間のイ
ンターロック制御を可能とするプログラマブルコントロ
ーラ(PC)のリンク装置において、PC間でデータの
送受信を制御するためのリンクパラメータを入力する入
力手段と、入力手段によりリンクパラメータが入力され
た場合には自己のPCを親局として設定すると共に他の
PCには子局設定信号を出力し、他のPCから子局設定
信号を受信した場合には自己PCを子局として設定する
局識別設定手段と、局識別設定手段により自局が親局に
設定された場合には、入力されたリンクパラメータを記
憶装置に記憶すると共に、リンクパラメータを他のPC
に送信するリンクパラメータ送信手段と、リンクパラメ
ータを他のPCから受信した場合には、そのリンクパラ
メータを記憶装置に記憶する受信手段と、から成るプロ
グラマブルコントローラのリンク装置である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 リンクパラメータに従ってリンクライン
    に伝送された他のプログラマブルコントローラ(PC)
    に属する入出力要素の状態を、リンクパラメータに従っ
    て自己の入出力要素の状態と同様にアクセス可能なリン
    ク要素メモリに記憶し、そのリンク要素メモリをアクセ
    スすることにより、他のPCに属する入出力要素の状態
    を参照して、各PC間のインターロック制御を可能とす
    るプログラマブルコントローラ(PC)のリンク装置に
    おいて、 前記PC間でデータの送受信を制御するためのリンクパ
    ラメータを入力する入力手段と、 前記入力手段により前記リンクパラメータが入力された
    場合には自己のPCを親局として設定すると共に他のP
    Cには子局設定信号を出力し、他のPCから子局設定信
    号を受信した場合には自己PCを子局として設定する局
    識別設定手段と、 前記局識別設定手段により自局が親局に設定された場合
    には、入力された前記リンクパラメータを記憶装置に記
    憶すると共に、前記リンクパラメータを他のPCに送信
    するリンクパラメータ送信手段と、 リンクパラメータを他のPCから受信した場合には、そ
    のリンクパラメータを記憶装置に記憶する受信手段と、 から成るプログラミングコントローラのリンク装置。
JP27684791A 1991-09-26 1991-09-26 プログラマブルコントローラのリンク装置 Expired - Fee Related JP3216020B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27684791A JP3216020B2 (ja) 1991-09-26 1991-09-26 プログラマブルコントローラのリンク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27684791A JP3216020B2 (ja) 1991-09-26 1991-09-26 プログラマブルコントローラのリンク装置

Publications (2)

Publication Number Publication Date
JPH05127712A true JPH05127712A (ja) 1993-05-25
JP3216020B2 JP3216020B2 (ja) 2001-10-09

Family

ID=17575239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27684791A Expired - Fee Related JP3216020B2 (ja) 1991-09-26 1991-09-26 プログラマブルコントローラのリンク装置

Country Status (1)

Country Link
JP (1) JP3216020B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395743B1 (ko) * 1995-10-27 2003-11-28 삼성중공업 주식회사 분산제어시스템과하이브레인프로그래머블로직컨트롤러의인터페이스방법
JP2007249347A (ja) * 2006-03-14 2007-09-27 Koyo Electronics Ind Co Ltd 表示器のメンテナンス方法
DE102017108677A1 (de) 2016-04-26 2017-10-26 Jtekt Corporation Betriebsmittelsystem

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395743B1 (ko) * 1995-10-27 2003-11-28 삼성중공업 주식회사 분산제어시스템과하이브레인프로그래머블로직컨트롤러의인터페이스방법
JP2007249347A (ja) * 2006-03-14 2007-09-27 Koyo Electronics Ind Co Ltd 表示器のメンテナンス方法
DE102017108677A1 (de) 2016-04-26 2017-10-26 Jtekt Corporation Betriebsmittelsystem

Also Published As

Publication number Publication date
JP3216020B2 (ja) 2001-10-09

Similar Documents

Publication Publication Date Title
US7428659B2 (en) Programmable controller with CPU units and special-function modules and method of doubling up
EP1752844B1 (en) PLC for distributed control and distributed control system
EP0890906B1 (en) Distributed processing type control system
US11740604B2 (en) Control device
JP3216020B2 (ja) プログラマブルコントローラのリンク装置
JP3269164B2 (ja) プログラマブルコントローラの周辺装置
JP3109262B2 (ja) マスタスレーブネットワークシステム
JP2000138725A (ja) 制御用ホストコンピュータ、および、そのプログラムが記録された記録媒体
JPH0553619A (ja) インターロツク制御の可能なpc
JP7419851B2 (ja) 照明制御システム
US20050055107A1 (en) Real-time control process for a controller of an industrial technical process, and a real-time operating process for a computing device
JPH0512901U (ja) Pcのデータリンク装置
US6948167B1 (en) Data exchange method in a multi-processor system
JPH10128693A (ja) ロボット装置の通信インタフェース装置
JP2573251B2 (ja) プログラマブルコントローラの送信指定方法
JP2830469B2 (ja) 生産設備の操作装置
JPH0816210A (ja) 多重伝送を利用した負荷制御システム
JPH06250709A (ja) プログラマブルコントローラの周辺装置
JP3079782B2 (ja) マスタスレーブネットワークシステム
JPH05227573A (ja) 通信システム並びにその機器の端末機及び該システムのリモコン
JP2000286919A (ja) データ処理装置
JPS63250703A (ja) 工作機械の情報遠隔管理装置
JPH05307512A (ja) 通信端末装置
JPH04216105A (ja) プログラマブルコントローラ
JPH06224922A (ja) データ通信システム

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080803

LAPS Cancellation because of no payment of annual fees