JPH0512455A - Option setting circuit - Google Patents
Option setting circuitInfo
- Publication number
- JPH0512455A JPH0512455A JP3166760A JP16676091A JPH0512455A JP H0512455 A JPH0512455 A JP H0512455A JP 3166760 A JP3166760 A JP 3166760A JP 16676091 A JP16676091 A JP 16676091A JP H0512455 A JPH0512455 A JP H0512455A
- Authority
- JP
- Japan
- Prior art keywords
- data
- latch
- clock
- microcomputer
- option
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は不揮発性メモリ内蔵ワン
チップ・マイコンにおいて、前記不揮発性メモリのデー
タによりマイコン内部のプル・アップやプル・ダウンな
どのオプション設定の信頼性の向上が図れるオプション
設定回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a one-chip microcomputer with a built-in non-volatile memory, in which the reliability of option setting such as pull-up and pull-down inside the microcomputer can be improved by the data of the non-volatile memory. It is about circuits.
【0002】[0002]
【従来の技術】以下、従来例を図2を参照しながら従来
のマイコンのオプション設定回路について説明する。2. Description of the Related Art A conventional microcomputer option setting circuit will be described below with reference to FIG.
【0003】従来は、マイコン内部のプル・アップやプ
ル・ダウンなどのオプション設定用データが格納されて
いるオプション・データ格納用メモリ2からの複数のデ
ータ出力4をリセット端子1に入力されたリセット信号
9により、前記オプション・データ格納用メモリ2から
の複数のデータ出力4のデータを保持する複数個のデー
タ保持用ラッチ3のラッチ信号を発生させ、前記複数個
のデータ保持用ラッチ3からの出力信号5によってマイ
コン内部のオプション設定をおこなっていた。Conventionally, a plurality of data outputs 4 from an option data storage memory 2 in which data for setting options such as pull-up and pull-down in a microcomputer are stored are reset by inputting them to a reset terminal 1. A signal 9 generates a latch signal of a plurality of data holding latches 3 for holding the data of a plurality of data outputs 4 from the option data storage memory 2, and the latch signals from the plurality of data holding latches 3 are generated. The output signal 5 was used to set options inside the microcomputer.
【0004】[0004]
【発明が解決しようとする課題】図2に示されるよう
に、オプション設定はリセット端子1をラッチ信号とす
る複数個のデータ保持用ラッチ3により実行されてい
る。従って、リセット端子1になんらかのノイズがのる
と、データ保持用ラッチ3の出力が変化し、結果的にオ
プション設定が誤動作を引き起こす。よって、信頼性が
低下する問題点をもっていた。As shown in FIG. 2, the option setting is executed by a plurality of data holding latches 3 having the reset terminal 1 as a latch signal. Therefore, if some noise is applied to the reset terminal 1, the output of the data holding latch 3 changes, and as a result, the option setting causes a malfunction. Therefore, there is a problem that reliability is lowered.
【0005】本発明の目的は、簡単な構成でオプション
設定の信頼性の向上が図れるオプション設定回路を提供
することにある。An object of the present invention is to provide an option setting circuit capable of improving the reliability of option setting with a simple structure.
【0006】[0006]
【課題を解決するための手段】本発明のオプション設定
回路は、上記課題を解決するため、不揮発性メモリ内蔵
ワンチップ・マイコンにおいて、マイコンのシステム・
クロックをフィルタリング・クロックとしてリセット端
子からのノイズを除去するノイズ・フィルタからの出力
信号を、オプション・データ格納用不揮発性メモリから
の複数個の出力データをラッチする複数個のラッチのラ
ッチ・クロックに接続することによりオプション設定の
信頼性の向上を図る。In order to solve the above-mentioned problems, an option setting circuit of the present invention is a one-chip microcomputer with a built-in non-volatile memory.
Using the clock as a filtering clock, the output signal from the noise filter that removes noise from the reset pin is used as the latch clock for multiple latches that latch multiple output data from the nonvolatile memory for storing option data. By connecting, the reliability of option setting is improved.
【0007】[0007]
【作用】この構成により、マイコン・システムのリセッ
ト端子にノイズがのってもオプション設定用出力にノイ
ズが直接のることがなく、オプション設定の信頼性の向
上が図れる。With this configuration, even if noise occurs on the reset terminal of the microcomputer system, the noise does not directly go to the option setting output, and the reliability of option setting can be improved.
【0008】[0008]
【実施例】図1に本発明の実施例を示し、構成と動作を
説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an embodiment of the present invention, and the construction and operation will be described.
【0009】マイコンのシステム用リセット端子1を入
力とし、かつ、マイコンのシステム・クロック6をフィ
ルタのフィルタリング・クロックとするデジタル・フィ
ルタ7の出力信号8が、オプション・データ格納用不揮
発性メモリ2の複数個の出力4のデータを保持する複数
個のラッチ3のラッチ・クロック入力に接続されて構成
されている。また、複数個のラッチ3の出力5は、マイ
コン・システム内のプル・アップ、プル・ダウン及び、
各種オプション設定の制御信号となっている。The output signal 8 of the digital filter 7 having the system reset terminal 1 of the microcomputer as an input and the system clock 6 of the microcomputer as a filtering clock of the filter is stored in the nonvolatile memory 2 for storing the option data. It is configured to be connected to the latch clock inputs of a plurality of latches 3 which hold the data of a plurality of outputs 4. The outputs 5 of the plurality of latches 3 are pulled up, pulled down, and
It is a control signal for setting various options.
【0010】動作としては、マイコンのシステム・クロ
ック6は常に入力されており、このクロックを用いてマ
イコンのシステム用リセット端子1からの信号9に乗っ
たノイズをデジタル・フィルタ7により除去し、ノイズ
の乗っていないフィルタ出力8により、前もってデータ
が書かれているオプション・データ格納用不揮発性メモ
リ2の内容の出力4からのデータをラッチ3に保持す
る。In operation, the system clock 6 of the microcomputer is always input, and the noise carried on the signal 9 from the system reset terminal 1 of the microcomputer is removed by the digital filter 7 by using this clock. The non-loaded filter output 8 holds the data from the output 4 of the contents of the non-volatile memory for storing option data 2 in which the data is written in advance in the latch 3.
【0011】以上のように構成されたオプション設定回
路は、システム用リセット端子1にノイズが乗っても、
データを保持するラッチのクロックにノイズが乗らない
のでラッチ3の出力5が誤動作せず、従来にくらべて、
信頼性の向上が図れる。In the option setting circuit configured as described above, even if the system reset terminal 1 is noisy,
Since the clock of the latch that holds the data does not have noise, the output 5 of the latch 3 does not malfunction,
The reliability can be improved.
【0012】[0012]
【発明の効果】以上の説明から明らかなように、本発明
は、システム用リセット端子1にノイズが乗っても、デ
ータを保持するラッチのクロックにノイズが乗らず、ま
た、現在のデジタル・フィルタ技術を利用し半導体にし
やすい点などから、簡単な回路構成で、従来にくらべ
て、マイコン・システムの信頼性の向上が図れ極めて有
効な発明である。As is apparent from the above description, according to the present invention, even if the system reset terminal 1 is noisy, the clock of the latch for holding the data is not noisy and the present digital filter is used. This is an extremely effective invention because it can improve the reliability of the microcomputer system with a simple circuit configuration because it is easy to use technology to make it a semiconductor.
【図1】本発明実施例のオプション設定回路のブロック
図FIG. 1 is a block diagram of an option setting circuit according to an embodiment of the present invention.
【図2】従来のオプション設定回路のブロック図FIG. 2 is a block diagram of a conventional option setting circuit.
1 リセット端子 2 オプション・データ格納用不揮発性メモリ 3 ラッチ 4 オプション・データ格納用不揮発性メモリの内容の
出力 5 ラッチ出力 6 マイコンのシステム・クロック 7 デジタル・フィルタ 8 デジタル・フィルタの出力 9 リセット信号1 Reset terminal 2 Non-volatile memory for storing option data 3 Latch 4 Output of contents of non-volatile memory for storing option data 5 Latch output 6 Microcomputer system clock 7 Digital filter 8 Digital filter output 9 Reset signal
Claims (1)
において、マイコンのシステム・クロックをフィルタリ
ング・クロックとしてリセット端子のノイズを除去する
ノイズ・フィルタからの出力信号を、オプション・デー
タ格納用不揮発性メモリからの複数個の出力データをラ
ッチする複数個のラッチのラッチ・クロックに接続する
ことを特徴とするオプション設定回路。Claims: 1. In a one-chip microcomputer with a built-in non-volatile memory, the output signal from a noise filter that removes noise at the reset terminal using the system clock of the microcomputer as a filtering clock is used as option data. An option setting circuit characterized by being connected to a latch clock of a plurality of latches for latching a plurality of output data from a non-volatile memory for storage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3166760A JPH0512455A (en) | 1991-07-08 | 1991-07-08 | Option setting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3166760A JPH0512455A (en) | 1991-07-08 | 1991-07-08 | Option setting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0512455A true JPH0512455A (en) | 1993-01-22 |
Family
ID=15837210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3166760A Pending JPH0512455A (en) | 1991-07-08 | 1991-07-08 | Option setting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0512455A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6625731B1 (en) * | 1999-02-19 | 2003-09-23 | Stmicroelectronics Sa | Method of configuring a microcontroller during reset mode by generating auxiliary oscillator signal as supply voltage ramps up to read option word from central memory |
US8819401B2 (en) | 2010-11-12 | 2014-08-26 | Spansion Llc | Semiconductor device and reset control method in semiconductor device |
-
1991
- 1991-07-08 JP JP3166760A patent/JPH0512455A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6625731B1 (en) * | 1999-02-19 | 2003-09-23 | Stmicroelectronics Sa | Method of configuring a microcontroller during reset mode by generating auxiliary oscillator signal as supply voltage ramps up to read option word from central memory |
US8819401B2 (en) | 2010-11-12 | 2014-08-26 | Spansion Llc | Semiconductor device and reset control method in semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0512455A (en) | Option setting circuit | |
US4979172A (en) | Microcomputer | |
EP0393716B1 (en) | Delay circuit | |
US6348828B1 (en) | Clock enable circuit for use in a high speed reprogrammable delay line incorporating glitchless enable/disable functionality | |
JPS5927624A (en) | Integrated circuit possible for logical change | |
JP2727544B2 (en) | Microcomputer | |
JP3917736B2 (en) | Integrated circuit | |
JP2767794B2 (en) | Microcomputer | |
JPH027284A (en) | Integrated circuit | |
KR100338402B1 (en) | Memory device and method of controlling the same | |
JP2716284B2 (en) | Semiconductor integrated circuit | |
JP2919357B2 (en) | CPU interface circuit | |
JPH05291932A (en) | Electronic circuit | |
RU1807522C (en) | Buffer storage | |
JPH0797367B2 (en) | 1-chip microcomputer | |
JP3406418B2 (en) | Power failure interrupt signal detection circuit | |
JPS59105120A (en) | Power supply circuit for electronic circuit | |
JPH0497640A (en) | Interface circuit | |
JPS61114326A (en) | Random time-out output timer circuit | |
JPS6249936B2 (en) | ||
JPS6318223B2 (en) | ||
JPH08292828A (en) | Noise preventing circuit for interface | |
JPH0267414U (en) | ||
JPS60181858A (en) | Semiconductor integrated circuit device | |
JPS59215098A (en) | Storage circuit device |