JP2767794B2 - Microcomputer - Google Patents

Microcomputer

Info

Publication number
JP2767794B2
JP2767794B2 JP62217574A JP21757487A JP2767794B2 JP 2767794 B2 JP2767794 B2 JP 2767794B2 JP 62217574 A JP62217574 A JP 62217574A JP 21757487 A JP21757487 A JP 21757487A JP 2767794 B2 JP2767794 B2 JP 2767794B2
Authority
JP
Japan
Prior art keywords
data
signal
terminal
microcomputer
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62217574A
Other languages
Japanese (ja)
Other versions
JPS6459506A (en
Inventor
義樹 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62217574A priority Critical patent/JP2767794B2/en
Publication of JPS6459506A publication Critical patent/JPS6459506A/en
Application granted granted Critical
Publication of JP2767794B2 publication Critical patent/JP2767794B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばテレビジョン受像機のチャンネルプ
リセットデータを記憶させる不揮発性メモリが内蔵され
たものに適用して好適なマイクロコンピュータに関す
る。 〔発明の概要〕 本発明は、内蔵された不揮発性メモリ等のメモリにテ
レビジョン受像機のチャンネルプリセットデータ等の電
子機器のプリセットデータが書込まれるマイクロコンピ
ュータにおいて、このマイクロコンピュータに書込み処
理部を設け、この書込み処理部が外部より得られる信号
に基づいてアクセス動作中であると判断したとき、所定
の端子を上記メモリアクセス用のデータ入力端子にさせ
ることにより、マイクロコンピュータ内のメモリに簡単
にプリセットデータの書込みができる様にしたものであ
る。 〔従来の技術〕 従来、テレビジョン受像機のチャンネルプリセットデ
ータ等を記憶させる不揮発性メモリとして、不揮発性メ
モリをマイクロコンピュータ内に組込んだものがあった
(特開昭62−94011号公報等)。この種のマイクロコン
ピュータを使用すると、メモリが単体で別部品となって
いる場合に比べ、少ない部品点数でテレビジョン受像機
等の各種装置を組立てることができる利益がある。 〔発明が解決しようとする問題点〕 ところが、このように不揮発性メモリがマイクロコン
ピュータに組込んであると、この不揮発性メモリにデー
タを書込む際には、このマイクロコンピュータをテレビ
ジョン受像機等の機器内に組込んでこのマイクロコンピ
ュータが作動するようにしなければならず、データの書
込みに時間と手間がかかる不都合があった。 即ち、例えばテレビジョン受像機のチャンネルプリセ
ットデータを記憶する不揮発性メモリの場合、このテレ
ビジョン受像機が組立てられて選局釦等が取付けられ、
受像機として完成した最終的な状態でないとこのチャン
ネルデータのメモリへの書込み、即ちチャンネルプリセ
ットができなかった。このため、このテレビジョン受像
機の製造時には操作者が選局釦、チューニング釦等を使
ってこのチャンネルプリセットを行う必要があり、チャ
ンネルプリセットに非常に手間がかかる不都合があっ
た。特にこのチャンネルプリセットは、1台の受像機で
複数のチャンネルをプリセットしなければならず、多大
な手間と時間を必要とする。 本発明は斯かる点に鑑み、簡単データの書込みができ
るこの種のマイクロコンピュータを提供することも目的
とする。 〔問題点を解決するための手段〕 本発明のマイクロコンピュータは、例えば第1図に示
す如く、内蔵された不揮発性メモリ(3)に電子装置の
所定機能のプリセットデータが書込まれ、その書込まれ
たプリセットデータにより電子装置の所定機能を制御す
るマイクロコンピュータ(1)において、 マイクロコンピュータ(1)に書込み処理部(2)を
設け、該書込み処理部(2)が外部より得られる第1の
信号に基づいてアクセス作動中であると判断したとき、
所定の端子(6a),(6b)・・・・(6h)を不揮発性メ
モリ(3)のアクセス用のデータ入出力端子にすると共
に、 所定の端子(6a),(6b)・・・・(6h)がデータ入
出力端子となった状態で外部から第2の信号が得られる
とき、所定の端子(6a),(6b)・・・・(6h)をデー
タ入力端子とし、このデータ入力端子に得られるプリセ
ットデータを、不揮発性メモリ(3)の所定のアドレス
に書込ませ、 所定の端子(6a),(6b)・・・・(6h)がデータ入
出力端子となった状態で外部から第3の信号が得られる
とき、所定の端子(6a),(6b)・・・・(6h)をデー
タ出力端子とし、不揮発性メモリ(3)の所定アドレス
に記憶されたプリセットデータを、このデータ出力端子
から出力させるようにし、 書込み処理部(2)に第1の信号が供給されないと
き、所定の端子(6a),(6b)・・・・(6h)に得られ
るデータを書込み処理部(2)が処理し、その処理した
結果に基づいて不揮発性メモリ(3)の書込み及び読出
しを制御するようにしたものである。 〔作用〕 本発明のマイクロコンピュータは、マイクロコンピュ
ータ(1)の特定の端子にアクセス動作を示す切換信号
を供給することで、書込み処理部(2)の制御で端子
(6a),(6b)・・・・(6h)がメモリ(3)のアクセ
スデータ入力端子となり、この状態でこの端子(6a),
(6b)・・・・(6h)に書込みデータを供給することで
この書込みデータがメモリ(3)に書込まれると共に、
書込まれたプリセットデータを読出すことができる。 〔実施例〕 以下、本発明のマイクロコンピュータの一実施例を、
添付図面を参照して説明しよう。 第1図において、(1)はマイクロコンピュータを示
し、このマイクロコンピュータ(1)は1チップで構成
されて信号処理部(2)と不揮発性メモリ(3)とを備
え、この信号処理部(2)により各種データの処理を行
うと共に、不揮発性メモリ(3)によりデータの記憶を
行う。そして、信号処理部(2)と不揮発性メモリ
(3)とはバスラインにより接続してある。 また、このマイクロコンピュータ(1)は、端子(ポ
ート)として電源入力端子(4)と、クロック信号入力
端子(5a)及び(5b)と、データ入出力端子(6)と、
動作切換信号入力端子(7)と、処理切換信号入力端子
(8)と、ラッチ信号入力端子(9)と、アドレス信号
入力端子(10)と、接地端子(11)とを備え、夫々の端
子(4)〜(11)が信号処理部(2)と接続してある。
なお、データ入出力端子(6)は8ビットのパラレルデ
ータの入出力を行う端子で、8個の端子(6a),(6
b),(6c),(6d),(6e),(6f),(6h),(6
g)及び(6h)を有し、アドレス信号入力端子(10)も
8ビットのパラレルデータの入力を行う端子で、8個の
端子(10a),(10b),(10c),(10d),(10e),
(10f),(10g)及び(10h)を有する。 そして、信号処理部(2)は、電源端子(4)に得ら
れる電源を駆動電源とすると共に、クロック信号入力端
子(5a),(5b)に得られる発振信号をクロック信号と
して作動する。この作動時には、第2図のフローチャー
トに示す如く、動作切換信号入力端子(7)に外部から
ハイレベル信号“1"が供給されるときには、この信号処
理部(2)がデータ入出力端子(6)に得られるデータ
の処理等の通常の動作を行う如くしてある。 また、動作切換信号入力端子(7)に外部からローレ
ベル信号“0"が供給されるときには、信号処理部(2)
がデータのアクセス処理を行う如くしてある。このとき
には、処理切換信号入力端子(8)に供給される信号を
信号処理部(2)が検出して、ハイレベル信号“1"であ
るときにはこの信号処理部(2)の制御により不揮発性
メモリ(3)へのデータの書込み処理を行う如くしてあ
る。この入力端子(8)に得られる処理切換信号がハイ
レベル信号“1"で、書込み処理を行うときには、ラッチ
信号入力端子(9)に得られるラッチ信号ハイレベル信
号“1"である間に、アドレス信号入力端子(10)に得ら
れる8ビットのアドレス信号で指定された不揮発性メモ
リ(3)の該当アドレスを、データの書込みが可能な状
態にさせる。そして、このときにデータ入出力端子
(6)に8ビットのデータが供給されると、信号処理部
(2)の制御によりこのデータを上述のようにしてセッ
トした不揮発性メモリ(3)の所定アドレスに書込む。 また、信号処理部(2)がデータのアクセス処理を行
う状態で、処理切換信号入力端子(8)に得られる信号
がローレベル信号“0"であることをこの信号処理部
(2)が検出すると、信号処理部(2)が制御により不
揮発性メモリ(3)からのデータの読出し処理を行う如
くしてある。この入力端子(8)に得られる処理切換信
号がローレベル信号“0"で、読出し処理を行うときに
は、ラッチ信号入力端子(9)に得られるラッチ信号が
ハイレベル信号“1"である間に、アドレス信号入力端子
(10)に得られる8ビットのアドレス信号で指定された
不揮発性メモリ(3)の該当アドレスに書込まれたデー
タを信号処理部(2)に読出し、この信号処理部(2)
からマイクロコンピュータ(1)のデータ入出力端子
(6)に読出したデータを供給し、このデータ入出力端
子(6)から読出したデータを出力させる。 次に、本例のマイクロコンピュータ(1)の不揮発性
メモリ(3)にデータを書込ませる際の動作について説
明する。まず、この単体のマイクロコンピュータ(1)
の不揮発性メモリ(3)にデータを書込ませる際には、
第1図に示す如く、クロック信号入力信号(5a),(5
b)に発振器(12)を接続し、このマイクロコンピュー
タ(1)にクロック信号を供給する。また、電源端子
(4)に電源回路(図示せず)から電源信号を供給す
る。そして、外部のデータ発生器(図示せず)をこのマ
イクロコンピュータ(1)のデータ入出力端子(6)、
切換信号入力端子(7)及び(8)、ラッチ信号入力端
子(9)、アドレス信号入力端子(10)と接続し、この
データ発生器から動作切換信号入力端子(7)にローレ
ベル信号“0"を供給して、信号処理部(2)がアクセス
動作を行うようにすると共に、処理切換信号入力端子
(8)にハイレベル信号“1"を供給し、書込みのアクセ
ス動作を行うようにする。この状態でデータ発生器から
ラッチ端子(9)に数m秒間ハイレベル信号“1"を供給
すると共に、このハイレベル期間にアドレス信号入力端
子(10)の各端子(10a)〜(10h)に8ビットのアドレ
ス信号を供給し、続いてデータ入出力端子(6)の各端
子(6a)〜(6h)書込みデータを供給する。このように
してデータ発生器から信号を供給することで、この供給
した書込みデータがアドレス信号で指定した不揮発性メ
モリ(3)のアドレスに書込まれる。 また、マイクロコンピュータ(1)の不揮発性メモリ
(3)に記憶されたデータを読出す際には、外部のデー
タ発生器から動作切換信号入力端子(7)にローレベル
信号“0"を供給して、信号処理部(2)がアクセス動作
を行うようにすると共に、処理切換信号入力端子(8)
にローレベル信号“0"を供給し、読出しアクセス動作を
行うようにする。この状態でデータ発生器からラッチ端
子(9)に数m秒間ハイレベル信号“1"を供給すると共
に、このハイレベル期間にアドレス信号入力端子(10)
の各端子(10a)〜(10h)に8ビットのアドレス信号を
供給する。このようにしてアドレス信号が供給される
と、このアドレス信号で指定された不揮発性メモリ
(3)のアドレスに書込まれたデータが信号処理部
(2)に読出され、この信号処理部(2)からデータ入
出力端子(6a)〜(6h)に読出されたデータが供給さ
れ、読出されたデータが出力される。 本例のマイクロコンピュータ(1)は、このように信
号処理部(2)が動作切換信号及び処理切換信号の状態
を判断してアクセス動作を行うようにしたので、このマ
イクロコンピュータ(1)をテレビジョン受像機等の機
器に組込まなくても不揮発性メモリ(3)にデータを書
込むことができる。このため、各種釦を操作してデータ
を書込ませる必要がなく、1チップのマイクロコンピュ
ータ(1)が単体のままで短時間に簡単にデータを書込
ませることができる。また、このマイクロコンピュータ
(1)の各端子に供給する書込みデータ等の信号を同一
構成の複数のマイクロコンピュータに同時に供給するこ
とで、複数のマイクロコンピュータの不揮発性メモリ
(3)に同時にデータの書込みができ、データの書込み
効率がいっそう向上する。 また、書込みデータの確認等のために不揮発性メモリ
(3)に記憶させたデータを読出したいときにも、処理
切換信号をローレベル信号“0"にすることで同様にマイ
クロコンピュータが単体のままでデータを読出すことが
できる。 なお、本発明は上述実施例に限らず、本発明の要旨を
逸脱することなく、その他種々の構成が取り得ることは
勿論である。 〔発明の効果〕 本発明のマイクロコンピュータによると、メモリがマ
イクロコンピュータに内蔵されているのにもかかわら
ず、マイクロコンピュータが単体のままで簡単にデータ
の書込みができ、テレビジョン受像機のチャンネルプリ
セットデータの書込み等が簡単にできる利益がある。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer suitably applied to, for example, a television receiver having a built-in nonvolatile memory for storing channel preset data. SUMMARY OF THE INVENTION The present invention relates to a microcomputer in which preset data of an electronic device such as channel preset data of a television receiver is written in a memory such as a built-in nonvolatile memory. When the write processing unit determines that an access operation is being performed based on a signal obtained from the outside, a predetermined terminal is used as a data input terminal for the memory access, so that the memory in the microcomputer can be easily stored in the memory. It is designed so that preset data can be written. 2. Description of the Related Art Conventionally, as a nonvolatile memory for storing channel preset data and the like of a television receiver, there is a nonvolatile memory incorporated in a microcomputer (Japanese Patent Application Laid-Open No. 62-94011). . The use of this kind of microcomputer has the advantage that various devices such as a television receiver can be assembled with a smaller number of parts compared to a case where the memory is a separate part as a single unit. [Problems to be Solved by the Invention] However, when the nonvolatile memory is incorporated in the microcomputer as described above, when writing data to the nonvolatile memory, the microcomputer is connected to a television receiver or the like. In order to operate this microcomputer by incorporating it in the device, there is a disadvantage that it takes time and effort to write data. That is, for example, in the case of a non-volatile memory that stores channel preset data of a television receiver, the television receiver is assembled and a channel selection button is attached,
Unless the final state of the receiver is completed, the channel data cannot be written to the memory, that is, the channel preset cannot be performed. For this reason, at the time of manufacturing this television receiver, it is necessary for the operator to perform this channel preset using a tuning button, a tuning button, and the like, and there has been a problem that the channel preset is extremely troublesome. In particular, this channel preset requires a plurality of channels to be preset by one receiver, and requires a great deal of labor and time. In view of the above, an object of the present invention is to provide a microcomputer of this type that can easily write data. [Means for Solving the Problems] In the microcomputer of the present invention, as shown in FIG. 1, for example, preset data of a predetermined function of an electronic device is written in a built-in nonvolatile memory (3), In a microcomputer (1) for controlling a predetermined function of an electronic device according to stored preset data, a microcomputer (1) is provided with a writing processing unit (2), and the writing processing unit (2) is obtained from an external device. When it is determined that access is in operation based on the signal of
The predetermined terminals (6a), (6b)... (6h) are used as data input / output terminals for accessing the nonvolatile memory (3), and the predetermined terminals (6a), (6b). When a second signal is obtained from the outside with (6h) being a data input / output terminal, predetermined terminals (6a), (6b),. The preset data obtained in the terminal is written to a predetermined address of the nonvolatile memory (3), and the predetermined terminals (6a), (6b),... (6h) are data input / output terminals. When a third signal is obtained from the outside, predetermined terminals (6a), (6b),... (6h) are used as data output terminals, and preset data stored in a predetermined address of the nonvolatile memory (3) is stored. And the first signal is supplied to the write processing unit (2). When there is no data, the data obtained at the predetermined terminals (6a), (6b),... (6h) is processed by the write processing unit (2), and the data is written into the nonvolatile memory (3) based on the processing result. And reading is controlled. [Operation] The microcomputer of the present invention supplies a switching signal indicating an access operation to a specific terminal of the microcomputer (1), so that the terminals (6a), (6b). (6h) is an access data input terminal of the memory (3), and in this state, this terminal (6a),
(6b) ··· (6h) By supplying the write data to this write data, the write data is written to the memory (3).
The written preset data can be read. [Examples] Hereinafter, one embodiment of the microcomputer of the present invention,
This will be described with reference to the accompanying drawings. In FIG. 1, (1) shows a microcomputer, and the microcomputer (1) is formed of one chip and includes a signal processing unit (2) and a nonvolatile memory (3). ) Performs various data processing, and stores data in the nonvolatile memory (3). The signal processing unit (2) and the nonvolatile memory (3) are connected by a bus line. The microcomputer (1) has a power input terminal (4), clock signal input terminals (5a) and (5b), a data input / output terminal (6) as terminals (ports),
An operation switching signal input terminal (7), a processing switching signal input terminal (8), a latch signal input terminal (9), an address signal input terminal (10), and a ground terminal (11) are provided. (4) to (11) are connected to the signal processing unit (2).
The data input / output terminal (6) is a terminal for inputting / outputting 8-bit parallel data, and has eight terminals (6a), (6).
b), (6c), (6d), (6e), (6f), (6h), (6
g) and (6h), the address signal input terminal (10) is also a terminal for inputting 8-bit parallel data, and has eight terminals (10a), (10b), (10c), (10d), (10e),
(10f), (10g) and (10h). The signal processing unit (2) operates using the power obtained at the power terminal (4) as the driving power and the oscillation signals obtained at the clock signal input terminals (5a) and (5b) as the clock signal. In this operation, as shown in the flow chart of FIG. 2, when a high-level signal "1" is supplied from the outside to the operation switching signal input terminal (7), the signal processing unit (2) switches to the data input / output terminal (6). The normal operation such as the processing of the data obtained in (1) is performed. When a low-level signal “0” is supplied from the outside to the operation switching signal input terminal (7), the signal processing unit (2)
Performs data access processing. At this time, the signal supplied to the processing switching signal input terminal (8) is detected by the signal processing unit (2), and when the signal is a high level signal "1", the nonvolatile memory is controlled by the signal processing unit (2). A process of writing data to (3) is performed. When the processing switching signal obtained at this input terminal (8) is a high-level signal "1" and the write processing is performed, while the latch signal high-level signal "1" obtained at the latch signal input terminal (9) is being processed, The corresponding address of the non-volatile memory (3) specified by the 8-bit address signal obtained at the address signal input terminal (10) is set to a state in which data can be written. When 8-bit data is supplied to the data input / output terminal (6) at this time, a predetermined value of the nonvolatile memory (3) in which the data is set as described above under the control of the signal processing unit (2) is provided. Write to address. When the signal processing unit (2) performs data access processing, the signal processing unit (2) detects that the signal obtained at the processing switching signal input terminal (8) is a low level signal “0”. Then, the signal processing unit (2) performs a process of reading data from the nonvolatile memory (3) under control. When the processing switching signal obtained at this input terminal (8) is a low level signal "0" and the read processing is performed, while the latch signal obtained at the latch signal input terminal (9) is a high level signal "1", The data written at the corresponding address of the nonvolatile memory (3) designated by the 8-bit address signal obtained at the address signal input terminal (10) is read out to the signal processing unit (2), and the signal processing unit ( 2)
Supplies the read data to the data input / output terminal (6) of the microcomputer (1), and outputs the read data from the data input / output terminal (6). Next, an operation of writing data to the nonvolatile memory (3) of the microcomputer (1) of the present embodiment will be described. First, this single microcomputer (1)
When writing data to the non-volatile memory (3) of
As shown in FIG. 1, the clock signal input signals (5a), (5
An oscillator (12) is connected to b), and a clock signal is supplied to the microcomputer (1). A power signal is supplied to a power terminal (4) from a power circuit (not shown). An external data generator (not shown) is connected to a data input / output terminal (6) of the microcomputer (1).
It is connected to the switching signal input terminals (7) and (8), the latch signal input terminal (9), and the address signal input terminal (10), and the low level signal "0" is sent from this data generator to the operation switching signal input terminal (7). And the signal processing unit (2) performs an access operation, and supplies a high-level signal “1” to the processing switching signal input terminal (8) to perform a write access operation. . In this state, a high level signal "1" is supplied from the data generator to the latch terminal (9) for several milliseconds, and the address signal input terminal (10) is supplied to each terminal (10a) to (10h) during this high level period. An 8-bit address signal is supplied, and subsequently, write data of each of the data input / output terminals (6) (6a) to (6h) is supplied. By supplying the signal from the data generator in this manner, the supplied write data is written to the address of the nonvolatile memory (3) specified by the address signal. When reading data stored in the nonvolatile memory (3) of the microcomputer (1), a low level signal "0" is supplied from an external data generator to the operation switching signal input terminal (7). The signal processing unit (2) performs an access operation, and the processing switching signal input terminal (8)
Is supplied with a low-level signal “0” to perform a read access operation. In this state, a high level signal "1" is supplied from the data generator to the latch terminal (9) for several milliseconds, and the address signal input terminal (10) is supplied during this high level period.
An 8-bit address signal is supplied to each of the terminals (10a) to (10h). When the address signal is supplied in this manner, the data written at the address of the nonvolatile memory (3) specified by the address signal is read out to the signal processing unit (2), and the signal processing unit (2) is read. ) Supplies the read data to the data input / output terminals (6a) to (6h), and outputs the read data. In the microcomputer (1) of the present embodiment, the signal processing unit (2) performs the access operation by judging the state of the operation switching signal and the processing switching signal as described above. Data can be written to the non-volatile memory (3) without being incorporated in a device such as a John receiver. Therefore, it is not necessary to operate various buttons to write data, and it is possible to easily write data in a short time with the single-chip microcomputer (1) alone. By simultaneously supplying signals such as write data to be supplied to each terminal of the microcomputer (1) to a plurality of microcomputers having the same configuration, data can be simultaneously written to the nonvolatile memories (3) of the plurality of microcomputers. And the data writing efficiency is further improved. Also, when the data stored in the non-volatile memory (3) is to be read for confirmation of the write data or the like, the microcomputer is similarly left alone by setting the processing switching signal to the low level signal "0". Can read data. It should be noted that the present invention is not limited to the above-described embodiment, and it goes without saying that various other configurations can be adopted without departing from the gist of the present invention. [Effect of the Invention] According to the microcomputer of the present invention, even though the memory is built in the microcomputer, data can be easily written with the microcomputer alone, and the channel preset of the television receiver can be performed. There is an advantage that data can be easily written.

【図面の簡単な説明】 第1図は本発明のマイクロコンピュータの一実施例を示
す構成図、第2図は第1図例の動作を示すフローチャー
ト図である。 (1)はマイクロコンピュータ、(2)は信号処理部、
(3)は不揮発性メモリ、(7)は動作切換信号入力端
子、(8)は処理切換信号入力端子である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a microcomputer according to the present invention, and FIG. 2 is a flowchart showing the operation of the example of FIG. (1) is a microcomputer, (2) is a signal processing unit,
(3) is a nonvolatile memory, (7) is an operation switching signal input terminal, and (8) is a processing switching signal input terminal.

Claims (1)

(57)【特許請求の範囲】 1.内蔵された不揮発性メモリに電子装置の所定機能の
プリセットデータが書込まれ、その書込まれたプリセッ
トデータにより電子装置の所定機能を制御するマイクロ
コンピュータにおいて、 上記マイクロコンピュータに書込み処理部を設け、該書
込み処理部が外部より得られる第1の信号に基づいてア
クセス動作中であると判断したとき、所定の端子を上記
不揮発性メモリのアクセス用のデータ入出力端子にする
と共に、 上記所定の端子がデータ入出力端子となった状態で外部
から第2の信号が得られるとき、上記所定の端子をデー
タ入力端子とし、このデータ入力端子に得られるプリセ
ットデータを、上記不揮発性メモリの所定のアドレスに
書込ませ、 上記所定の端子がデータ入出力端子となった状態で外部
から第3の信号が得られるとき、上記所定の端子をデー
タ出力端子とし、上記不揮発性メモリの所定アドレスに
記憶されたプリセットデータを、このデータ出力端子か
ら出力させるようにし、 上記書込み処理部に上記第1の信号が供給されないと
き、上記所定の端子に得られるデータを上記書込み処理
部が処理し、その処理した結果に基づいて上記不揮発性
メモリの書込み及び読出しを制御するようにしたことを
特徴とする マイクロコンピュータ。
(57) [Claims] Preset data of a predetermined function of the electronic device is written in the built-in nonvolatile memory, and a microcomputer that controls a predetermined function of the electronic device by the written preset data, wherein the microcomputer has a write processing unit, When the write processing unit determines that an access operation is being performed based on a first signal obtained from the outside, a predetermined terminal is used as an access data input / output terminal of the nonvolatile memory; Is a data input / output terminal, when a second signal is obtained from the outside, the predetermined terminal is used as a data input terminal, and preset data obtained at the data input terminal is stored in a predetermined address of the nonvolatile memory. When a third signal is obtained from the outside while the predetermined terminal is a data input / output terminal. The predetermined terminal is a data output terminal, and preset data stored at a predetermined address of the non-volatile memory is output from the data output terminal. When the first signal is not supplied to the write processing unit, A microcomputer, wherein the write processing unit processes data obtained at the predetermined terminal, and controls writing and reading of the nonvolatile memory based on a result of the processing.
JP62217574A 1987-08-31 1987-08-31 Microcomputer Expired - Lifetime JP2767794B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62217574A JP2767794B2 (en) 1987-08-31 1987-08-31 Microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62217574A JP2767794B2 (en) 1987-08-31 1987-08-31 Microcomputer

Publications (2)

Publication Number Publication Date
JPS6459506A JPS6459506A (en) 1989-03-07
JP2767794B2 true JP2767794B2 (en) 1998-06-18

Family

ID=16706408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62217574A Expired - Lifetime JP2767794B2 (en) 1987-08-31 1987-08-31 Microcomputer

Country Status (1)

Country Link
JP (1) JP2767794B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731758A (en) * 1985-06-21 1988-03-15 Advanced Micro Devices, Inc. Dual array memory with inter-array bi-directional data transfer

Also Published As

Publication number Publication date
JPS6459506A (en) 1989-03-07

Similar Documents

Publication Publication Date Title
KR0142033B1 (en) Micro computer
EP0587445B1 (en) Semiconductor integrated circuit and IC card using the same
US5657467A (en) Non-volatile semiconductor memory device with instruction issue during busy cycle
US6584540B1 (en) Flash memory rewriting circuit for microcontroller
JPH05217361A (en) Memory card
JP2767794B2 (en) Microcomputer
US5590303A (en) Memory designation control device
JP2727544B2 (en) Microcomputer
JPH033200A (en) Semiconductor memory
JPH1185724A (en) Cpu mode switch circuit
JPH05166391A (en) Memory device
JPH0520474A (en) One chip microcomputer
JPS63200398A (en) Information processor
JP2638435B2 (en) Motor control device
JPH11283361A (en) Storage device
JP2001318907A (en) Microcomputer incorporating flash memory
JPH0855079A (en) Iic external control circuit
JPH0666642B2 (en) Receiving machine
KR960009050Y1 (en) Circuit for selecting floppy disk driver of computer
JPH05241946A (en) Random access memory device with built-in rom
JPH11126178A (en) System and method for microcomputer control, and medium recording microcomputer control program
JPH0512455A (en) Option setting circuit
JPH01243164A (en) Single chip microcomputer incorporated with eprom
JPH11272642A (en) 1-chip microcomputer and start address setting method
JPH04291096A (en) Semiconductor device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080410

Year of fee payment: 10