JPH0512410A - Wiring pattern inspecting method - Google Patents

Wiring pattern inspecting method

Info

Publication number
JPH0512410A
JPH0512410A JP3164855A JP16485591A JPH0512410A JP H0512410 A JPH0512410 A JP H0512410A JP 3164855 A JP3164855 A JP 3164855A JP 16485591 A JP16485591 A JP 16485591A JP H0512410 A JPH0512410 A JP H0512410A
Authority
JP
Japan
Prior art keywords
pattern image
pattern
defect
circuit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3164855A
Other languages
Japanese (ja)
Inventor
Sunao Umezawa
直 梅澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3164855A priority Critical patent/JPH0512410A/en
Publication of JPH0512410A publication Critical patent/JPH0512410A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Abstract

PURPOSE:To surely detect the defect of a wiring pattern by extracting the defect on the wiring pattern by subtracting a pattern image, which smoothes a reflected light pattern image, from a fluorescent pattern image. CONSTITUTION:Analog signals are converted by an A/D conversion circuit 7 and a binarization circuit 8, and a negative pattern image is obtained. For the obtained image, black-and-white is inverted/reduced by an inverter circuit 9 and a reduction circuit 10 and further, the image is converted to a positive pattern image by a smoothing circuit 11 and stored in a first memory 12. On the other hand, electric signals are converted by an A/D conversion circuit 7a and a binarization circuit 8a, and a pattern image is obtained and stored in a second memory 14. Next, the pattern image stored in the memory 14 is subtracted from the pattern image stored in the memory 12, the defect of an obtained pattern image is extracted by a defect extraction circuit 19, and the image is outputted from a defect output circuit 20 as the defect.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は配線パターン検査方法に
関し、特にプリント配線板(以下基板という)のパター
ン検査方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring pattern inspection method, and more particularly to a pattern inspection method for a printed wiring board (hereinafter referred to as a substrate).

【0002】[0002]

【従来の技術】従来の配線パターン検査には、図6に示
すように、反射光を検出して得られるパターン像より、
配線上の欠陥を検出する反射光パターン検査方法と、図
7に示す蛍光を検出して得られる像を反転して得たパタ
ーン像より、配線上の欠陥を検出する蛍光パターン検査
方法とがある。
2. Description of the Related Art In a conventional wiring pattern inspection, a pattern image obtained by detecting reflected light is used as shown in FIG.
There are a reflected light pattern inspection method for detecting defects on wiring and a fluorescent pattern inspection method for detecting defects on wiring from a pattern image obtained by inverting the image obtained by detecting fluorescence shown in FIG. .

【0003】まず、図6の反射光パターン検査方法につ
いて説明する。この検査装置には、反射光を得るための
ハロゲンランプ等を光源とする照明2と、反射光を検出
する高感度CCDを利用したカメラ6と、このカメラ6
から検出したアナログ信号をデジタル信号に変換するA
/D変換回路7と、その出力を2値化する2値化回路8
と、この2値化信号を記憶するメモリ17と、このメモ
リ17に得られたパターン像の欠陥を抽出する欠陥抽出
回路19と、この抽出回路19の欠陥を出力する欠陥出
力回路20とから構成されている。
First, the reflected light pattern inspection method of FIG. 6 will be described. The inspection device includes an illumination 2 using a halogen lamp or the like as a light source for obtaining reflected light, a camera 6 using a high-sensitivity CCD for detecting reflected light, and the camera 6.
A to convert the analog signal detected from
/ D conversion circuit 7 and binarization circuit 8 for binarizing its output
A memory 17 for storing the binarized signal, a defect extraction circuit 19 for extracting a defect of the pattern image obtained in the memory 17, and a defect output circuit 20 for outputting the defect of the extraction circuit 19. Has been done.

【0004】この方法で、図2に示すような配線パター
ンを検査する場合、メモリ17に記憶された反射光パタ
ーン像は図8(a)のようになる。この図では、図2の
パターンのA−A断面に隣りのパターンとショートした
欠陥(図4(a)の欠陥A)を検出することができな
い。また、2値化レベルを低くするとショートは検出で
きるようになるが、この場合、D−D断面にある欠損
(図4(d)の欠陥D)が検出できなくなり、またパタ
ーン面と基材面のコントラストが不安定になる。一方、
蛍光パターン検査方法には、波長500〜700nmの
光を発生する蛍光反射用照明3と、ハーフミラー4と、
分光感度波長域が500〜700nmにある高感度検出
器を利用したカメラ6と、このカメラ6から検出したア
ナログ信号をディジタル信号に変換するA/D変換回路
7と、2値化回路8と、2値化されたパターン像の白黒
を反転する反転回路9と、これを記憶するメモリ12
と、このメモリ12に得られたパターン像の欠陥を抽出
する欠陥抽出回路19と、この欠陥を出力する欠陥出力
回路20とが使用されている。
When the wiring pattern as shown in FIG. 2 is inspected by this method, the reflected light pattern image stored in the memory 17 is as shown in FIG. 8 (a). In this figure, it is not possible to detect a defect (defect A in FIG. 4A) short-circuited with the adjacent pattern in the AA cross section of the pattern in FIG. Further, when the binarization level is lowered, the short circuit can be detected, but in this case, the defect (defect D in FIG. 4D) in the DD cross section cannot be detected, and the pattern surface and the substrate surface are not detected. Contrast becomes unstable. on the other hand,
The fluorescence pattern inspection method includes a fluorescence reflection illumination 3 that emits light having a wavelength of 500 to 700 nm, a half mirror 4,
A camera 6 using a high-sensitivity detector having a spectral sensitivity wavelength range of 500 to 700 nm, an A / D conversion circuit 7 for converting an analog signal detected by the camera 6 into a digital signal, and a binarization circuit 8. An inversion circuit 9 for inverting black and white of a binarized pattern image, and a memory 12 for storing the same.
A defect extraction circuit 19 for extracting a defect of the pattern image obtained in the memory 12 and a defect output circuit 20 for outputting the defect are used.

【0005】この方法により、図2に示すパターンを検
査した場合、メモリ12に得られたパターン像は、図8
(b)の様になる。この図では、図2のパターンのA−
A断面にあるショート(図4(a)欠陥A)は検出する
が、D−D断面にあるパターンの上部のみ欠けた欠損
(図4(d)欠陥D)は検出できない。蛍光パターン検
査方法では、基材の蛍光反射を検出するため、パターン
表面の欠損を検出することはできない。
When the pattern shown in FIG. 2 is inspected by this method, the pattern image obtained in the memory 12 is as shown in FIG.
It becomes like (b). In this figure, the pattern A- in FIG.
A short-circuit (defect A in FIG. 4A) in the A section can be detected, but a defect (defect D in FIG. 4D) in which only the upper portion of the pattern in the DD section is missing cannot be detected. In the fluorescence pattern inspection method, since the fluorescence reflection of the base material is detected, the defect on the pattern surface cannot be detected.

【0006】[0006]

【発明が解決しようとする課題】上述した従来のパター
ン検査方法には次の様な問題がある。 1)反射光パターン検査方法では、ショートが未検出と
なる可能性がある。 2)蛍光パターン検査方法では、パターンの上部のみ欠
けた欠損が検出できない。
The above-described conventional pattern inspection method has the following problems. 1) In the reflected light pattern inspection method, a short circuit may not be detected. 2) The fluorescence pattern inspection method cannot detect a chipped defect only in the upper part of the pattern.

【0007】本発明の目的は、これらの問題を解決し、
配線パターンの検査を確実に実施できるようにした配線
パターン検査方法を提供することにある。
The object of the present invention is to solve these problems,
It is an object of the present invention to provide a wiring pattern inspection method capable of surely inspecting a wiring pattern.

【0008】[0008]

【課題を解決するための手段】本発明の配線パターン検
査方法の構成は、配線パターンをもつ基板の基材または
レジスト等から発生する蛍光反射光を検出して蛍光パタ
ーン像を得、この蛍光パターン像を縮小・平滑化したパ
ターン像から、前記基板の前記蛍光検出パターンと同じ
箇所からの反射光を検出して反射光パターン像を得、こ
の反射光パターン像を平滑化したパターン像を前記蛍光
パターン像から減算して前記配線パターン上の欠陥を抽
出して欠陥パターン像を得ることを特徴とする。
The structure of the wiring pattern inspection method of the present invention is to detect fluorescent reflected light generated from a substrate of a substrate having a wiring pattern, a resist, or the like to obtain a fluorescent pattern image, and to obtain this fluorescent pattern. From the pattern image obtained by reducing and smoothing the image, the reflected light from the same location as the fluorescence detection pattern of the substrate is detected to obtain a reflected light pattern image, and the pattern image obtained by smoothing the reflected light pattern image is used as the fluorescent light. It is characterized in that a defect on the wiring pattern is extracted by subtracting from the pattern image to obtain a defect pattern image.

【0009】[0009]

【実施例】図1は本発明の一実施例の欠陥検出ユニット
のブロック図である。本実施例の欠陥検出ユニットは、
ハロゲンランプ等を利用した第1の照明2と、波長50
0〜700nmの光を発生する蛍光反射用の第2の照明
3と、ハーフミラー4と、赤外反射ミラー5,分光感度
波長域が500〜700nmにある高感度検出器を利用
した第1のカメラ6と、このカメラ6が検出したアナロ
グ信号をデジタル信号に変換するA/D変換回路7と、
2値化回路8と、2値化したパターン像の白黒を反転す
る反転回路9と、反転したパターン像を縮小する縮小回
路10と、パターン像の輪郭を平滑化する平滑化回路1
1と、平滑化したパターン像を記憶する第1のメモリ1
2とを備える。
1 is a block diagram of a defect detection unit according to an embodiment of the present invention. The defect detection unit of this embodiment is
First illumination 2 using a halogen lamp, etc., and a wavelength of 50
The second illumination 3 for fluorescence reflection that generates light of 0 to 700 nm, the half mirror 4, the infrared reflection mirror 5, and the first highly sensitive detector having a spectral sensitivity wavelength range of 500 to 700 nm are used. A camera 6 and an A / D conversion circuit 7 for converting an analog signal detected by the camera 6 into a digital signal,
A binarization circuit 8, an inversion circuit 9 for inverting black and white of a binarized pattern image, a reduction circuit 10 for reducing the inverted pattern image, and a smoothing circuit 1 for smoothing the contour of the pattern image.
1 and a first memory 1 for storing a smoothed pattern image
2 and.

【0010】また高感度CCDカメラの第2のカメラ1
3と、このカメラ13が検出したアナログ信号をデジタ
ル信号に変換するA/D変換回路7a,2値化回路8a
と、2値化されたパターン像の輪郭を平滑化する平滑可
回路11aと、平滑化したパターン像を記憶する第2の
メモリ14と、第1のメモリ12に記憶されたパターン
像から第2メモリ14に記憶されたパターン像を減算す
る第1の合成回路15と、この合成回路15で得られた
パターン像を記憶する第3のメモリ16と、2値化回路
8aで得られたパターン像を記憶する第4のメモリ17
と、第3のメモリ16に記憶されたパターン像と第4の
メモリ17に記憶されたパターン像を加算する第2の合
成回路18と、この合成回路18で得られたパターン像
から欠陥を抽出する欠陥抽出回路19と、抽出した欠陥
を出力する欠陥出力回路20とを備えている。
The second camera 1 which is a high-sensitivity CCD camera
3 and an A / D conversion circuit 7a and a binarization circuit 8a for converting an analog signal detected by the camera 13 into a digital signal.
A smoothing circuit 11a that smoothes the contour of the binarized pattern image, a second memory 14 that stores the smoothed pattern image, and a second from the pattern images stored in the first memory 12. A first combining circuit 15 for subtracting the pattern image stored in the memory 14, a third memory 16 for storing the pattern image obtained by this combining circuit 15, and a pattern image obtained by the binarizing circuit 8a. Fourth memory 17 for storing
And a second synthesizing circuit 18 for adding the pattern image stored in the third memory 16 and the pattern image stored in the fourth memory 17, and a defect is extracted from the pattern image obtained by this synthesizing circuit 18. And a defect output circuit 20 for outputting the extracted defect.

【0011】ここで図2に示した基板1の配線パターン
を検査するものとする。この基板1には、図4に示すよ
うに、A−A断面に隣りのパターンとショートした欠陥
(図4(a)の欠陥A),B−B断面に断線した欠陥
(図4(b)の欠陥B),C−C断面にエッチング不足
による残銅(図4(c)欠陥C),D−D断面にパター
ンの上のみ欠けた欠損(図4(d)欠陥D)が存在す
る。
Here, it is assumed that the wiring pattern of the substrate 1 shown in FIG. 2 is inspected. On this substrate 1, as shown in FIG. 4, a defect short-circuited with the adjacent pattern in the AA cross section (defect A in FIG. 4A) and a defect broken in the BB cross section (FIG. 4B). Defect B), a residual copper due to insufficient etching in the CC cross section (defect C in FIG. 4C), and a defect only on the pattern in the cross section DD (defect D in FIG. 4D).

【0012】第1の照明2からの光は直接基板1の検査
面を照射し、第2の照明3からの光はハーフミラー4に
より90°向きを変えられて同じ検査面を照射する。第
2の照明3により検査面の基材面から反射した蛍光反射
光は、ハーフミラー4と赤外反射ミラー5とを通過して
第1のカメラ6に入りアナログ信号に変換される。
The light from the first illumination 2 directly illuminates the inspection surface of the substrate 1, and the light from the second illumination 3 has its direction changed by 90 ° by the half mirror 4 and illuminates the same inspection surface. The fluorescence reflection light reflected from the base material surface of the inspection surface by the second illumination 3 passes through the half mirror 4 and the infrared reflection mirror 5 and enters the first camera 6 to be converted into an analog signal.

【0013】このアナログ信号は、A/D変換回路7と
2値化回路8により変換され、図3(a)に示すネガテ
ィブパターン像が得られる。得られたネガティブパター
ン像は、反転回路9と縮小回路10により、白黒が反転
・縮小され、さらに平滑化回路11により、図3(b)
に示すボジティブパターン像に変換されて第1のメモリ
12に記憶される。
This analog signal is converted by the A / D conversion circuit 7 and the binarization circuit 8 to obtain the negative pattern image shown in FIG. 3 (a). The obtained negative pattern image is inverted / reduced in black and white by the inversion circuit 9 and the reduction circuit 10, and is further smoothed by the smoothing circuit 11 in FIG.
Is converted into a positive pattern image shown in FIG.

【0014】平滑化回路11においては、縮小回路10
後のパターン像が、図5(a)に示すようにパターン形
の仕上がり状態等の影響で輪郭に凹凸のあるパターン像
として認識されているものを、その前後の多数決により
図5(b)に示すようなパターン像に変換している。
In the smoothing circuit 11, the reduction circuit 10
As shown in FIG. 5 (a), the pattern image afterward is recognized as a pattern image having an uneven contour due to the effect of the finished state of the pattern shape. The pattern image is converted as shown.

【0015】次に、第1の照明2によって検査面上のパ
ターン面から反射した光は、赤外反射ミラー5により9
0°向きを変えられて、第2のカメラ13に入りアナロ
グ信号に変換される。この電気信号は、A/D変換回路
7a及び2値化電気回路8aにより変換され、図3
(c)に示すパターン像が得られる。得られたパターン
像は第4のメモリ17に記憶され、且つ平滑化回路11
aにより、図3(d)に示すパターン像に変換され第2
のメモリ14に記憶される。
Next, the light reflected from the pattern surface on the inspection surface by the first illumination 2 is reflected by the infrared reflecting mirror 5 to 9
The direction is changed by 0 °, and the second camera 13 enters and is converted into an analog signal. This electric signal is converted by the A / D conversion circuit 7a and the binarization electric circuit 8a, as shown in FIG.
The pattern image shown in (c) is obtained. The obtained pattern image is stored in the fourth memory 17, and the smoothing circuit 11
By a, it is converted into the pattern image shown in FIG.
Stored in the memory 14.

【0016】第1のメモリ12に記憶されたパターン像
と第2のメモリ14に記憶されたパターン像は、第1の
合成回路15により第1のメモリ12に記憶されたパタ
ーン像から第2のメモリ14に記憶されたパターン像が
減算され、図3(e)に示すように第1のカメラ6のみ
で得られたパターン像に変換され、第3のメモリ16に
記憶される。第3のメモリ16に得られたパターン像と
第4のメモリ17に得られたパターン像は、第2の合成
回路18により合成され、図3(f)に示すパターン像
が得られる。得られたパターン像は、欠陥抽出回路19
により欠陥が抽出され、欠陥出力回路20から欠陥とし
て出力される。
The pattern image stored in the first memory 12 and the pattern image stored in the second memory 14 are divided into the second pattern image from the pattern image stored in the first memory 12 by the first combining circuit 15. The pattern image stored in the memory 14 is subtracted, converted into a pattern image obtained only by the first camera 6 as shown in FIG. 3 (e), and stored in the third memory 16. The pattern image obtained in the third memory 16 and the pattern image obtained in the fourth memory 17 are combined by the second combining circuit 18 to obtain the pattern image shown in FIG. The obtained pattern image is the defect extraction circuit 19
Thus, the defect is extracted and output from the defect output circuit 20 as a defect.

【0017】[0017]

【発明の効果】以上説明したように本発明による配線パ
ターン検査方法においては、反射光パターン検査方法の
欠点と蛍光パターン検査方法の欠点を相互に補い、配線
パターン上の欠陥を確実に検出することができるという
効果がある。
As described above, in the wiring pattern inspection method according to the present invention, the defects of the reflected light pattern inspection method and the defects of the fluorescent pattern inspection method are mutually compensated to surely detect the defects on the wiring pattern. There is an effect that can be.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の欠陥検出ユニットのブロッ
ク図。
FIG. 1 is a block diagram of a defect detection unit according to an embodiment of the present invention.

【図2】本実施例で検査を行う配線パターン図。FIG. 2 is a wiring pattern diagram to be inspected in this embodiment.

【図3】(a)〜(f)は本実施例の各ブロックにおけ
るパターンを示す表示図。
3A to 3F are display diagrams showing patterns in each block of the present embodiment.

【図4】図2の検査を行う配線パターンにおける断面
図。
FIG. 4 is a cross-sectional view of a wiring pattern to be inspected in FIG.

【図5】図1の平滑化回路前後のパターン図。5 is a pattern diagram before and after the smoothing circuit of FIG.

【図6】従来技術の反射光パターン検査方法における欠
陥検出ユニットのブロック図。
FIG. 6 is a block diagram of a defect detection unit in a conventional reflected light pattern inspection method.

【図7】従来の蛍光パターン検査方法における欠陥検出
ユニットのブロック図。
FIG. 7 is a block diagram of a defect detection unit in a conventional fluorescent pattern inspection method.

【図8】(a),(b)は反射光パターン検査方法およ
び蛍光パターン検査方法により得られたパターン図。
8A and 8B are pattern diagrams obtained by a reflected light pattern inspection method and a fluorescent pattern inspection method.

【符号の説明】[Explanation of symbols]

1 基板 2,3 照明 4 ハーフミラー 5 赤外反射ミラー 6,13 カメラ 7,7a A/D変換回路 8,8a 2値化回路 9 反転回路 10 縮小回路 11,11a 平滑化回路 12,14,16,17 メモリ 15,18 合成回路 19 欠陥抽出回路 20 欠陥出力回路 1 substrate A few lights 4 half mirror 5 Infrared reflection mirror 6,13 cameras 7,7a A / D conversion circuit 8,8a binarization circuit 9 Inversion circuit 10 Reduction circuit 11,11a Smoothing circuit 12,14,16,17 memory 15,18 Synthesis circuit 19 Defect extraction circuit 20 Defect output circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 配線パターンをもつ基板の基材またはレ
ジスト等から発生する蛍光反射光を検出して蛍光パター
ン像を得、この蛍光パターン像を縮小・平滑化したパタ
ーン像から、前記基板の前記蛍光検出パターンと同じ箇
所からの反射光を検出して反射光パターン像を得、この
反射光パターン像を平滑化したパターン像を前記蛍光パ
ターン像から減算して前記配線パターン上の欠陥を抽出
して欠陥パターン像を得ることを特徴とした配線パター
ン検査方法。
1. A fluorescent pattern image is obtained by detecting fluorescent reflected light generated from a substrate or a resist of a substrate having a wiring pattern, and the fluorescent pattern image is reduced and smoothed to obtain a pattern image of the substrate. A reflected light pattern image is obtained by detecting reflected light from the same place as the fluorescence detection pattern, and a pattern image obtained by smoothing this reflected light pattern image is subtracted from the fluorescence pattern image to extract defects on the wiring pattern. A wiring pattern inspection method characterized in that a defect pattern image is obtained.
【請求項2】 欠陥を抽出した欠陥パターン像と反射光
パターン像とを合成して配線パターン像の欠陥パターン
を検出する請求項1記載の配線パターン検査方法。
2. The wiring pattern inspection method according to claim 1, wherein the defect pattern image in which the defect is extracted and the reflected light pattern image are combined to detect the defect pattern of the wiring pattern image.
JP3164855A 1991-07-05 1991-07-05 Wiring pattern inspecting method Pending JPH0512410A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3164855A JPH0512410A (en) 1991-07-05 1991-07-05 Wiring pattern inspecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3164855A JPH0512410A (en) 1991-07-05 1991-07-05 Wiring pattern inspecting method

Publications (1)

Publication Number Publication Date
JPH0512410A true JPH0512410A (en) 1993-01-22

Family

ID=15801198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3164855A Pending JPH0512410A (en) 1991-07-05 1991-07-05 Wiring pattern inspecting method

Country Status (1)

Country Link
JP (1) JPH0512410A (en)

Similar Documents

Publication Publication Date Title
EP0149849B1 (en) Pattern detecting apparatus
US5150423A (en) Method of and device for inspecting pattern of printed circuit board
JPS6229737B2 (en)
KR20120104014A (en) Apparatus for detecting defects of patterns
JPH0512410A (en) Wiring pattern inspecting method
JP2745778B2 (en) Wiring pattern inspection equipment
JPS6319855B2 (en)
JPS6061648A (en) Pattern detector
JP2519363B2 (en) Wiring pattern defect inspection method on printed circuit board
JPH037881B2 (en)
JPH08181421A (en) Printed wiring board and inspection device thereof
JPS60135806A (en) Method and apparatus for detecting wiring pattern on substrate
JPH033884B2 (en)
JPS62156547A (en) Detecting method for surface defect
JP2000046748A (en) Method and apparatus for inspecting conductor pattern and production of multilayered substrate
JP3144067B2 (en) Inspection equipment for printed wiring boards
JP2821047B2 (en) Setting method of binarization threshold
JPH01155248A (en) Inspecting apparatus of soldering
JPH02278105A (en) Inspecting apparatus for soldering
JPH0758269B2 (en) Printed circuit board pattern inspection device
JPH0545299A (en) Wiring pattern sensing method
JPS603507A (en) Wiring pattern detecting device
JP2666707B2 (en) Screen inspection device
JPH02190750A (en) Soldering inspecting device
JPH10170449A (en) Method for inspecting wiring pattern and apparatus therefor