JP2821047B2 - Setting method of binarization threshold - Google Patents

Setting method of binarization threshold

Info

Publication number
JP2821047B2
JP2821047B2 JP3232259A JP23225991A JP2821047B2 JP 2821047 B2 JP2821047 B2 JP 2821047B2 JP 3232259 A JP3232259 A JP 3232259A JP 23225991 A JP23225991 A JP 23225991A JP 2821047 B2 JP2821047 B2 JP 2821047B2
Authority
JP
Japan
Prior art keywords
signal
substrate
light
hole
hall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3232259A
Other languages
Japanese (ja)
Other versions
JPH0546747A (en
Inventor
龍治 北門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd, Dainippon Screen Manufacturing Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP3232259A priority Critical patent/JP2821047B2/en
Publication of JPH0546747A publication Critical patent/JPH0546747A/en
Application granted granted Critical
Publication of JP2821047B2 publication Critical patent/JP2821047B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Input (AREA)
  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、プリント基板の配線
パターン検査において使用され、配線パターンを読み取
った基板信号を2値化する閾値の設定方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of setting a threshold value used for inspecting a wiring pattern of a printed circuit board and binarizing a board signal obtained by reading the wiring pattern.

【0002】[0002]

【従来の技術】プリント基板の検査においては、プリン
ト基板の画像を画像処理によって2値化処理して配線パ
ターンのイメージを得て、そのイメージに対して様々な
検査を行うことが多い。この2値化処理においては、
線パターンとそれ以外の領域とを識別する適切な2値化
閾値の決定法が特に重要である。2値化閾値の決定につ
いては、これまで数多くの手法が提案されてきている。
例えば濃淡画像の有する画素の数を各階調値ごとに度数
分布として求め、この度数を極小とする階調値を2値化
閾値として決定するなどの手法が採られる。
In the inspection of the Prior Art] printed circuit board, pudding
The images collected by the substrate and the binarization process by the image processing wiring path
In many cases, an image of the turn is obtained and various inspections are performed on the image. In this binarization process, distribution
It is particularly important to determine an appropriate binarization threshold value for discriminating a line pattern from other regions . Many methods have been proposed for determining the binarization threshold.
For example, a method is employed in which the number of pixels included in the grayscale image is obtained as a frequency distribution for each gradation value, and the gradation value that minimizes the frequency is determined as a binarization threshold.

【0003】図8(a)はその例を示したものであり、
プリント基板の配線パターン検査において、基板から反
射された光の強度を8ビットの階調値を有する信号に変
換し、画素の階調値に対する度数分布を調べたもの(ヒ
ストグラム)である。階調値の高い側に生じている山は
反射強度の高い配線パターンの存在を示し、低い側に生
じている山は反射強度の低いスルーホール(貫通孔)及
び基材の存在を示している。そして配線パターンを2値
化したデータを得たい場合には、反射強度の度数の小さ
な階調値T1 が2値化閾値として採用される。
FIG. 8 (a) shows an example thereof.
In the inspection of a wiring pattern of a printed circuit board, the intensity of light reflected from the board is converted into a signal having an 8-bit gradation value, and the frequency distribution for the gradation value of the pixel is examined (histogram). The peaks generated on the high gradation value side indicate the presence of a wiring pattern with high reflection intensity, and the peaks generated on the low side indicate the presence of through holes (through holes) and base materials with low reflection intensity. . And when it is desired wiring pattern to obtain a binarized data small tone value T 1 of the frequency of the reflected intensity is employed as a binarization threshold.

【0004】[0004]

【発明が解決しようとする課題】しかし、後述するよう
に、基板の貫通孔を透過する光をも用いて配線パターン
検査を行なうため、基板はガラス等の透光性あるステー
ジ上に載置されて検査されることが多い。このような場
合には、基板からのみならず、基板が載置されていない
部分で、あるいは基板の有するスルーホールを介して、
ステージによって光が反射される場合がある。
However, as will be described later, since the wiring pattern inspection is performed using light transmitted through the through holes of the substrate, the substrate is mounted on a transparent stage such as glass. Are often inspected. In such a case, not only from the substrate, but also at a portion where the substrate is not mounted, or through a through hole of the substrate,
Light may be reflected by the stage.

【0005】このステージによる反射は、配線パターン
程ではないが、ある程度の強度の反射光を生成するの
で、図8(b)のように、図8(a)のカーブに寄生し
た山が観察される(破線は図8(a)のカーブを示
す)。すると反射強度の度数が小さい階調値はT2 とな
り、本来2値化閾値として設定すべき階調値T1 よりも
大きくなって、基板上の配線パターンのイメージの2値
化を最適化することができないという問題点があった。
[0005] The reflection by this stage generates reflected light of a certain intensity, although not as much as that of the wiring pattern. Therefore, as shown in FIG. 8B, a mountain which is parasitic on the curve of FIG. 8A is observed. (The broken line shows the curve of FIG. 8A). Then gradation value frequency is less reflective intensity T 2, and the larger than the gradation value T 1 to be originally set as the binarization threshold, to optimize the binary image of the wiring pattern on the substrate There was a problem that it was not possible.

【0006】更に、読取手段の構成上、反射光を用いて
読み取ったパターンイメージのデータと、透過光を用い
て読み取ったホールイメージのデータとは、位相のずれ
が生じていた。
Further, due to the configuration of the reading means, there is a phase shift between the data of the pattern image read using the reflected light and the data of the hole image read using the transmitted light.

【0007】この発明は上記問題点を解決するためにな
されたもので、最適な2値化閾値を得ることを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to obtain an optimal binarization threshold.

【0008】[0008]

【課題を解決するための手段】この発明における2値化
閾値の設定方法は、(a)第1及び第2の主面及び貫通
孔を有し比較的反射率が低く、遮光性を有する基板であ
って、更に前記第1の主面において比較的反射率の高い
パターンを有する基板を、透光性を有するステージ上に
載置し、(b)第1の光源から前記第1の主面に第1の
光を照射し、前記第1の主面によって反射された反射光
の強度を電気信号に変換して、前記第1の主面のイメー
ジを示す基板信号を得て、(c)第2の光源から前記第
2の主面に第2の光を照射し、前記ステージのうち前記
基板の載置されていない領域及び前記貫通孔を透過する
前記第2の光の透過光の強度を電気信号に変換して、前
記領域及び前記貫通孔のイメージを示すホール信号を得
て、(d)前記ホール信号を2値化して2値化ホール信
号を得る。更に、(e)前記2値化ホール信号を所定量
の遅延をさせて遅延ホール信号を得て、(f)前記基板
信号と前記遅延ホール信号とを論理合成して、前記遅延
ホール信号により前記基板信号をマスク処理した補正信
号を得る。そして、(g)前記補正信号から前記第1の
主面の反射強度に関するヒストグラムを作成し、(h)
前記ヒストグラムから、前記基板信号を2値化する2値
化閾値を設定する。
According to the present invention, there is provided a method for setting a binarization threshold value comprising the steps of: (a) a substrate having first and second main surfaces and a through hole, having a relatively low reflectance and a light shielding property; A substrate having a pattern having a relatively high reflectance on the first main surface is placed on a stage having a light-transmitting property, and (b) a first light source receives the first main surface. Irradiating the first main surface with light, converting the intensity of the light reflected by the first main surface into an electric signal, and obtaining a substrate signal indicating an image of the first main surface, (c) The second light source irradiates the second main surface with the second light, and the intensity of the transmitted light of the second light transmitted through the area of the stage where the substrate is not mounted and the through hole. Is converted into an electric signal to obtain a hole signal indicating an image of the area and the through hole. Obtaining a binary Hall signal by binarizing the Le signal. (E) delaying the binarized Hall signal by a predetermined amount to obtain a delayed Hall signal; (f) logically synthesizing the substrate signal and the delayed Hall signal, and A correction signal obtained by masking the substrate signal is obtained. And (g) creating a histogram relating to the reflection intensity of the first main surface from the correction signal, and (h)
A binarization threshold for binarizing the substrate signal is set from the histogram.

【0009】望ましくは、前記(b)及び(c)は複数
の読取手段によって行われ、前記(e)の遅延の所定量
は読取手段の各々に対して設定される。
Preferably, the steps (b) and (c) are performed by a plurality of reading means, and the predetermined amount of the delay in the step (e) is set for each of the reading means.

【0010】[0010]

【作用】この発明においては、遅延ホール信号によっ
て、ステージのうち基板の載置されていない領域及び貫
通孔において反射される光が基板信号に与える影響をマ
スク処理して補正信号を生成する。この補正信号を用い
てヒストグラムを作成することで、ステージから反射す
る光がない場合と殆んど等しい2値化閾値を求めること
ができる。
According to the present invention, a correction signal is generated by masking the effect of light reflected on an area of the stage where the substrate is not mounted and the through hole on the substrate signal by the delay Hall signal. By creating a histogram using this correction signal, it is possible to obtain a binarization threshold almost equal to the case where there is no light reflected from the stage.

【0011】また、遅延ホール信号は2値化されている
ので容易に所定量だけ遅延させることができ、基板信号
と位相を揃えて補正信号を生成することができる。
Further, since the delay Hall signal is binarized, it can be easily delayed by a predetermined amount, and the correction signal can be generated in the same phase as the substrate signal.

【0012】[0012]

【実施例】【Example】

A.基板イメージとホールイメージの生成 図2は本発明の一実施例において用いられる光学式の配
線パターン読取装置100の概略図である。
A. FIG. 2 is a schematic diagram of an optical wiring pattern reading device 100 used in an embodiment of the present invention.

【0013】読取装置100は、赤色LED111,1
12,113からなる第1の光源110、赤外LED
(第2の光源)120、レンズ系140、コールドミラ
ー150、反射光用イメージセンサ161、及び透過光
用イメージセンサ162を備えている。
The reading device 100 includes red LEDs 111 and 1
First light source 110 composed of 12, 113, infrared LED
A (second light source) 120, a lens system 140, a cold mirror 150, a reflected light image sensor 161, and a transmitted light image sensor 162 are provided.

【0014】一方、検査対象となる基板20を載置する
透光性のステージ15は、読取装置100に介装されて
いる。ステージ15はそれ自身と平行な面内において互
いに直交する2方向について、それぞれ正逆方向に移動
するので、読取装置100はステージ15の上に載置し
た基板20の上面の全体を読み取ることができる。
On the other hand, a translucent stage 15 on which a substrate 20 to be inspected is mounted is interposed in the reading device 100. The stage 15 moves in the forward and reverse directions in two directions perpendicular to each other in a plane parallel to itself, so that the reading device 100 can read the entire upper surface of the substrate 20 placed on the stage 15. .

【0015】これを模式的平面図である図3を用いて説
明する。ステージ15を副走査方向(±Y方向)に移動
させて、読取装置100によりプリント基板20を相対
走査して読み取ることができる。
This will be described with reference to FIG. 3 which is a schematic plan view. By moving the stage 15 in the sub-scanning direction (± Y direction), the reading device 100 can relatively scan the printed circuit board 20 for reading.

【0016】この読取装置100が複数の場合、これら
を隙間なく隣接して設けることは困難であり、図示する
ように離れて位置している。また、読取装置100が単
数の場合、プリント基板20の全面を1回の走査では読
み取れない。そのため、読取装置100が単数であって
も複数であっても、プリント基板20の全面に亘って基
板信号PS0 を得ようとする場合には、一旦+Y方向
(あるいは−Y方向)に走査(往動走査)した後、主走
査方向(±X方向)にステージ15を移動させる。そし
て、次に−Y方向(あるいは+Y方向)へ走査し(復動
走査)、往動走査で読み取れなかった領域を読み取るの
である。図3には右から3番目の読取装置100が読み
取る相対的な行程を矢印で例示した。
When there are a plurality of reading devices 100, it is difficult to provide them adjacently without any gap, and they are located apart as shown in the figure. Further, when the number of the reading device 100 is one, the entire surface of the printed circuit board 20 cannot be read by one scan. Therefore, even the reader 100 is a plurality Even singular, in order to obtain a substrate signal PS 0 over the entire surface of the printed circuit board 20, once the + Y direction (or the -Y direction) in the scanning ( After the forward scanning, the stage 15 is moved in the main scanning direction (± X direction). Then, scanning is performed in the −Y direction (or + Y direction) (backward scanning), and an area that cannot be read in the forward scanning is read. FIG. 3 exemplifies the relative strokes read by the third reading device 100 from the right with arrows.

【0017】図2に戻って、第1の光源110から照射
された光は基板20の第1の主面に形成された配線パタ
ーン22、基材21で反射されてレンズ系140を通っ
てコールドミラー150に達する。コールドミラー15
0は赤外光を透過させるが赤色光を透過させないので、
基板20の第1の主面側で反射された光は更にコールド
ミラー150で反射され、反射光LRとして反射光用イ
メージセンサ161に入る。反射光用イメージセンサ1
61は反射光LRの強度を電気的な信号である基板信号
PS0 に変換する。
Returning to FIG. 2, light emitted from the first light source 110 is reflected by the wiring pattern 22 and the base material 21 formed on the first main surface of the substrate 20, and passes through the lens system 140 to be cold. The mirror 150 is reached. Cold mirror 15
Since 0 transmits infrared light but does not transmit red light,
The light reflected on the first main surface side of the substrate 20 is further reflected by the cold mirror 150 and enters the reflected light image sensor 161 as reflected light LR. Image sensor for reflected light 1
61 converts the intensity of the reflected light LR into a substrate signal PS 0 which is an electrical signal.

【0018】一方、基板20の第2の主面側に位置する
第2の光源120から照射された光はステージ15の裏
面15aから表面15bを通り、基板20の備えるスル
ーホール(貫通孔)25を介して、あるいは基板20の
載置されていない領域(図示しない)から、レンズ系1
40に至る。この光は赤外光であり、コールドミラー1
50を透過して透過光LTとなって透過光用イメージセ
ンサ162に入る。透過光用イメージセンサ162は、
透過光LTの強度を電気的な信号であるホール信号HS
0 に変換する。基板信号PS0 、ホール信号HS0 はそ
れぞれ配線パターン22、スルーホール25の検出に用
いられる。
On the other hand, light emitted from the second light source 120 located on the second main surface side of the substrate 20 passes from the back surface 15a of the stage 15 to the front surface 15b, and passes through a through hole (through hole) 25 provided in the substrate 20. Through the lens system 1 or from an area (not shown) where the substrate 20 is not mounted.
Reaches 40. This light is infrared light.
The transmitted light 50 passes through the transmitted light LT and enters the transmitted light image sensor 162. The transmitted light image sensor 162 includes:
The intensity of the transmitted light LT is converted into a Hall signal HS which is an electrical signal.
Convert to 0 . The board signal PS 0 and the hole signal HS 0 are used for detecting the wiring pattern 22 and the through hole 25, respectively.

【0019】ただし、基板信号PS0 とホール信号HS
0 とは検査対象たるプリント基板において、常に同一場
所を検出しているとは限らない。イメージセンサ16
1,162の取り付け誤差のため、ある読取装置100
では基板信号PS0 がホール信号HS0 に先行(ステー
ジ移動方向と逆方向の情報を先取りする)している場合
がある。また他の読取装置100ではホール信号HS0
が基板信号PS0 に先行している場合もある。いずれが
先行するかは、ステージ15の副走査方向の正逆、即ち
往動走査であるか、復動走査であるかによっても逆転す
る。
However, the substrate signal PS 0 and the hall signal HS
A value of 0 does not mean that the same location is always detected on the printed circuit board to be inspected. Image sensor 16
Due to the mounting error of 1,162, a certain reading device 100
In some cases, the substrate signal PS 0 may precede the hall signal HS 0 (the information in the direction opposite to the stage moving direction is preempted). In another reading apparatus 100, the hall signal HS 0
There is sometimes precedes the substrate signal PS 0. Whichever comes first also reverses depending on whether the stage 15 is forward or backward in the sub-scanning direction, that is, whether it is forward scanning or backward scanning.

【0020】B.補正イメージの生成 図1は本発明の一実施例において用いられるパターン2
値化処理部200のブロック図である。パターン2値化
処理部200では、読取装置100から得られた基板信
号PS0 、ホール信号HS0 に基づいて、基板のイメー
ジを最適な2値化閾値を用いて2値化した信号PISを
生成する。信号PISは、その後目的によってパターン
切れ検査等に供される。
B. FIG. 1 shows a pattern 2 used in an embodiment of the present invention.
FIG. 3 is a block diagram of a value processing unit 200; The pattern binarization processing unit 200 generates a signal PIS obtained by binarizing the image of the substrate using an optimal binarization threshold based on the substrate signal PS 0 and the hall signal HS 0 obtained from the reading device 100. I do. The signal PIS is thereafter subjected to a pattern break inspection or the like depending on the purpose.

【0021】A/D変換部210,220はそれぞれ基
板信号PS0 、ホール信号HS0 をA/D変換して、例
えば8ビット(=256)の階調値を有するディジタル
信号であるディジタル化基板信号PS、ディジタル化ホ
ール信号HSを得る。
The A / D converter 210 and 220 respectively substrate signal PS 0, and a Hall signal HS 0 converted A / D, digitize substrate is a digital signal having a tone value of the example 8 bits (= 256) A signal PS and a digitized hall signal HS are obtained.

【0022】基板信号PSはマスク処理部230及び2
値化回路270へと送られる。2値化回路270では、
後述するようにして得られる最適な2値化閾値Tで基板
信号PSを2値化して、信号PISを生成する。
The substrate signal PS is supplied to the mask processing units 230 and 2
It is sent to the value conversion circuit 270. In the binarization circuit 270,
The signal PIS is generated by binarizing the substrate signal PS with an optimal binarization threshold T obtained as described later.

【0023】ホール信号HSは2値化処理部240にお
いて2値化され、2値化されたホール信号HISとな
る。この信号HISは、基板信号PSの作るイメージP
Iのうちのホール部Hを指定し、それ以外の非ホール部
NHと区別する(図4)。後で詳述するように、マスク
処理部230において、基板信号PSのうちホール部H
に対応する部分を所定の値に設定することにより、基板
20が載置されていない部分で、あるいは基板20の有
するスルーホール25を介して、ステージ15によって
光が反射される部分の不要な信号を除去して補正信号C
Sを生成することができる。
The hall signal HS is binarized by the binarization processing section 240 to become a binarized hall signal HIS. This signal HIS is an image P generated by the substrate signal PS.
The hole portion H of I is designated, and is distinguished from other non-hole portions NH (FIG. 4). As will be described later in detail, in the mask processing unit 230, the hole H
Is set to a predetermined value, an unnecessary signal of a portion where light is reflected by the stage 15 in a portion where the substrate 20 is not mounted or through a through hole 25 of the substrate 20 is set. And the correction signal C
S can be generated.

【0024】今、読取装置100のうち、イメージセン
サ161,162の取り付け誤差によりホール信号HS
0 が基板信号PS0 に先行しているもの(読取装置10
0が単数の場合には、そのような方向に走査をしている
場合)を考える。マスクされるべき基板信号PS0 はホ
ール信号HS0 よりも遅延しており、2値化されたホー
ル信号HISをそのままマスク処理部230へ送って
も、基板信号PSのうちマスクすべき部分が正しくマス
クされない。そのため、2値化されたホール信号HIS
は一旦位相補正部280へ送られ、基板信号PSと位相
を整合させた遅延ホール信号HDSとなってからマスク
処理部230へ送られる。位相補正部280において遅
延すべき位相量は、前記取り付け誤差を予め測定してお
くことにより、それぞれの読取装置100に対して容易
に設定することができる。
Now, in the reading apparatus 100, the Hall signal HS is generated due to the mounting error of the image sensors 161, 162.
0 precedes the substrate signal PS 0 (reading device 10
When 0 is singular, scanning is performed in such a direction). The substrate signal PS 0 to be masked is delayed from the hole signal HS 0 , and even if the binarized hole signal HIS is sent to the mask processing unit 230 as it is, the portion of the substrate signal PS to be masked is correct. Not masked. Therefore, the binarized Hall signal HIS
Is once sent to the phase correction unit 280 to become a delayed Hall signal HDS whose phase is matched with the substrate signal PS, and then sent to the mask processing unit 230. The amount of phase to be delayed in the phase correction unit 280 can be easily set for each reading device 100 by measuring the attachment error in advance.

【0025】一方、読取装置100のうち、基板信号P
0 がホール信号HS0 に先行しているもの(読取装置
100が単数の場合には、そのような方向に走査をして
いる場合)については、遅延ホール信号HDSは生成さ
れない。遅延を行っても基板信号PSと位相を整合させ
ることができないためである。この場合にはマスク処理
部230も補正信号CSを発生させない。
On the other hand, in the reading device 100, the substrate signal P
For those in which S 0 precedes the hall signal HS 0 (when the reading apparatus 100 is singular, scanning is performed in such a direction), the delayed hall signal HDS is not generated. This is because the phase cannot be matched with the substrate signal PS even if the delay is performed. In this case, the mask processing section 230 also does not generate the correction signal CS.

【0026】なお既述のように基板信号PSとホール信
号HSとのいずれが先行するかは、即ち補正信号CSが
発生するか否かは、ステージ15の移動方向の正逆に依
存して逆転する。
As described above, which of the substrate signal PS and the hall signal HS precedes, that is, whether the correction signal CS is generated or not depends on whether the moving direction of the stage 15 is normal or reverse. I do.

【0027】ヒストグラム作成部250では、補正信号
CSから階調値ごとの画素の度数をプロットしてヒスト
グラムGを作成する。2値化閾値設定部260ではヒス
トグラムGを元に、例えば度数が最小となる階調値Tを
求め、これを2値化閾値とする。
The histogram creating section 250 creates a histogram G by plotting the frequency of pixels for each gradation value from the correction signal CS. The binarization threshold setting unit 260 obtains, for example, a gradation value T that minimizes the frequency based on the histogram G, and sets this as a binarization threshold.

【0028】次に処理部230,240の動作を詳しく
説明する。まず、2値化処理部240においては、ある
閾値THh を用いてホール信号HSを2値化する。閾値
THh 以上の値を有する領域をホール部Hであると判断
し、それ以外の部分を非ホール部NHであると判断する
(ホール部Hはスルーホール25に対応する部分のみな
らず、基板20が載置されないステージ15上の領域も
含まれる。)。図4はAA′線において読みとられたホ
ール信号HSと、基板20の関係を示す。
Next, the operation of the processing units 230 and 240 will be described in detail. First, the binarization processing unit 240 binarizes the Hall signal HS with a certain threshold TH h. A region having a value greater than the threshold TH h is determined that the hole portion H, to determine the other portions to be non-hole portions NH (hole portion H is not only part corresponding to the through hole 25, the substrate An area on the stage 15 where the stage 20 is not placed is also included.) FIG. 4 shows the relationship between the Hall signal HS read on the line AA ′ and the substrate 20.

【0029】図5は基板信号PSと基板20の関係を、
図4と同様にして示したものである。スルーホール25
の位置に対応して、ステージ15による光の反射に起因
する反射信号RFが存在する。このような反射信号RF
は第1の光源110に対するステージ表面15b、裏面
15aによるものであるから、ステージ15上に遮光す
るものがない領域、つまりホール部Hであると判断され
た領域において生じるものである。よって、注目してい
る場所がホール部Hであるか非ホール部NHであるかの
情報を有している遅延ホール信号HDSで、反射信号R
Fの生じる領域をマスクすることができる。
FIG. 5 shows the relationship between the substrate signal PS and the substrate 20.
This is shown in the same manner as FIG. Through hole 25
Corresponding to the position, there is a reflected signal RF resulting from the reflection of light by the stage 15. Such a reflected signal RF
Is caused by the stage front surface 15b and the back surface 15a with respect to the first light source 110, and thus occurs in a region on the stage 15 where there is no light shielding, that is, a region determined to be the hole H. Therefore, in the delayed Hall signal HDS having information on whether the place of interest is the hole H or the non-hole NH, the reflected signal R
The region where F occurs can be masked.

【0030】具体的には例えばマスク処理部230にお
いて、基板信号PSと、遅延ホール信号HDSの反転信
号の論理積をとればよい。このような場合には、マスク
処理部230は図6に示すように、AND回路231を
備えるだけで構成することができる。補正信号CSのう
ち、ホール部Hに対応する信号の値は“0”となり、反
射信号RFの影響を抑えた、配線パターン22を示す信
号を得ることができる。
More specifically, for example, in the mask processing section 230, the logical product of the substrate signal PS and the inverted signal of the delay Hall signal HDS may be obtained. In such a case, the mask processing unit 230 can be configured only by including the AND circuit 231 as shown in FIG. In the correction signal CS, the value of the signal corresponding to the hole portion H is “0”, and a signal indicating the wiring pattern 22 with the influence of the reflection signal RF suppressed can be obtained.

【0031】補正信号CSにおいてホール部Hに対応す
る信号の値は“0”に限られず、後に生成するヒストグ
ラムGから2値化閾値Tを決定するのが容易となるよう
な他の値をとるようにすることもできる。この場合に
は、遅延ホール信号HDSが“1”(ホール部Hに対応
する)の時のみ所定の値(階調値に対応する)を出力
し、“0”(非ホール部NHに対応する)の時には基板
信号PSを出力するようなマルチプレクサを用いてマス
ク処理部230を構成することができる。
In the correction signal CS, the value of the signal corresponding to the hole portion H is not limited to "0", and takes another value that makes it easy to determine the binarization threshold T from the histogram G generated later. You can also do so. In this case, a predetermined value (corresponding to the gradation value) is output only when the delay hall signal HDS is “1” (corresponding to the hole portion H), and “0” (corresponding to the non-hole portion NH). In the case of ()), the mask processing unit 230 can be configured using a multiplexer that outputs the substrate signal PS.

【0032】C.ヒストグラムの生成と2値化閾値の設
定 図7に補正信号CSのホール部Hでの値をT3 に設定し
た場合の反射強度のヒストグラムGを示す。このような
ヒストグラムGは反射強度の度数の分布を、階調値毎に
カウントしていくことで得られる。ホール部Hでの階調
値がT3 に設定されたため、ヒストグラムGは階調値T
3 において1つのピークを有するが、階調値T3 を充分
小さく抑えておけば階調値T1 付近でのヒストグラムの
形状には影響が現われず、従って図8(a)に示したよ
うな理想的なヒストグラムに対して設定される階調値
(2値化閾値)T1 と殆んど等しい階調値T1 ′を2値
化閾値として設定することができる。
C. Shows a histogram G of the reflection intensity when the Configuration Figure 7 Generation and binarization threshold histogram set the value at the hole part H of the correction signal CS to T 3. Such a histogram G is obtained by counting the frequency distribution of the reflection intensity for each gradation value. Since the gradation value at the hole H is set to T 3 , the histogram G has the gradation value T
3 has one peak, but if the gradation value T 3 is kept sufficiently small, the shape of the histogram in the vicinity of the gradation value T 1 will not be affected, and therefore, as shown in FIG. A gradation value T 1 ′ almost equal to the gradation value (binarization threshold) T 1 set for the ideal histogram can be set as the binarization threshold.

【0033】なお多くの場合、ヒストグラムGは必ずし
も検査対象たるプリント基板の全体に亘って作成されな
い。既述のようにホール信号HS0 が基板信号PS0
先行している場合のみヒストグラムGを作成するデータ
(補正信号CS)が与えられるからである。しかし、こ
のようにして作成されたヒストグラムGから決定した2
値化閾値を用いて、プリント基板20全体の基板信号P
Sを2値化する2値化信号を決定しても、図8(b)に
示されたような問題を回避することができる。配線パタ
ーンからの反射光とステージ15からの反射光との反射
強度分布の関係は、プリント基板20の位置によって大
きな差異は無いからである。
In many cases, the histogram G is not necessarily created over the entire printed circuit board to be inspected. This is because the data (correction signal CS) for creating the histogram G is given only when the hall signal HS 0 precedes the substrate signal PS 0 as described above. However, 2 determined from the histogram G created in this way.
Using the binarization threshold, the board signal P of the entire printed board 20
Even if a binarized signal for binarizing S is determined, the problem shown in FIG. 8B can be avoided. This is because the relationship between the reflection intensity distributions of the reflected light from the wiring pattern and the reflected light from the stage 15 does not greatly differ depending on the position of the printed circuit board 20.

【0034】[0034]

【発明の効果】以上に説明したように、この発明の2値
化閾値の設定方法によれば、基板信号と位相を合わすべ
く遅延された遅延ホ−ル信号により基板信号をマスクし
て補正信号が生成されるため、正確なマスク処理が可能
となる。また、この補正信号に基づいて第1の主面の反
射強度に関するヒストグラムを作成され、このヒストグ
ラムから2値化閾値を設定するので、パターンが設けら
れた基板の第1の主面のイメージを2値化する際、基板
が載置されていない領域から、あるいは貫通孔を介して
ステージが反射する光の影響を除去することができる。
さらに、本発明においては、遅延ホール信号を得るのに
2値化ホール信号を用いているので、多値信号を遅延さ
せるのに比べて、容易に遅延ホール信号を得ることがで
きる。
As described above, according to the method for setting the binarization threshold value of the present invention, the correction signal is obtained by masking the substrate signal with the delay hall signal delayed to match the phase with the substrate signal. Is generated, so that accurate mask processing can be performed. Further, a histogram relating to the reflection intensity of the first main surface is created based on the correction signal, and a binarization threshold value is set from this histogram, so that the image of the first main surface of the substrate on which the pattern is provided is set to 2. When the value is converted, the influence of light reflected by the stage from a region where the substrate is not mounted or through a through hole can be removed.
Further, in the present invention, since a binarized Hall signal is used to obtain a delayed Hall signal, a delayed Hall signal can be obtained more easily than when a multilevel signal is delayed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例に用いるパターン2値化処
理部200のブロック図である。
FIG. 1 is a block diagram of a pattern binarization processing unit 200 used in one embodiment of the present invention.

【図2】この発明の一実施例に用いる光学式の配線パタ
ーン読取装置100の概略図である。
FIG. 2 is a schematic view of an optical wiring pattern reader 100 used in one embodiment of the present invention.

【図3】読取装置100と基板20の位置関係を示す模
式的平面図である。
FIG. 3 is a schematic plan view showing a positional relationship between the reading device 100 and a substrate 20.

【図4】ホール信号HSとスルーホール25との関係を
示す図である。
FIG. 4 is a diagram showing a relationship between a hall signal HS and a through hole 25;

【図5】基板信号PSとステージ15からの反射による
反射信号RFとの関係を示す図である。
FIG. 5 is a diagram showing a relationship between a substrate signal PS and a reflected signal RF due to reflection from a stage 15.

【図6】マスク処理部230の構成を示す回路図であ
る。
FIG. 6 is a circuit diagram showing a configuration of a mask processing unit 230.

【図7】ヒストグラムGを示す図である。FIG. 7 is a diagram showing a histogram G;

【図8】従来の技術を示す説明図である。FIG. 8 is an explanatory diagram showing a conventional technique.

【符号の説明】[Explanation of symbols]

15 ステージ 20 プリント基板 22 配線パターン 25 スルーホール 110 第1の光源 120 第2の光源 210,220 A/D変換部 230 マスク処理部 240 2値化処理部 250 ヒストグラム作成部 260 2値化閾値設定部 PS0 基板信号 PS ディジタル化基板信号 HS0 ホール信号 HS ディジタル化ホール信号 HIS 2値化されたホール信号 HDS 遅延ホール信号 CS 補正信号 G ヒストグラム T 2値化閾値Reference Signs List 15 Stage 20 Printed circuit board 22 Wiring pattern 25 Through hole 110 First light source 120 Second light source 210, 220 A / D conversion unit 230 Mask processing unit 240 Binarization processing unit 250 Histogram creation unit 260 Binarization threshold setting unit PS 0 substrate signal PS Digitized substrate signal HS 0 Hall signal HS Digitized Hall signal HIS Binary Hall signal HDS Delayed Hall signal CS Correction signal G Histogram T Binarization threshold

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04N 1/403 H04N 1/40 103A (58)調査した分野(Int.Cl.6,DB名) G06T 7/00 G06T 1/00 G06T 5/00 H04N 1/40 G01B 11/00 G01N 21/88──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 identification code FI H04N 1/403 H04N 1/40 103A (58) Fields investigated (Int.Cl. 6 , DB name) G06T 7/00 G06T 1 / 00 G06T 5/00 H04N 1/40 G01B 11/00 G01N 21/88

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 (a)第1及び第2の主面及び貫通孔を
有し、比較的反射率が低く遮光性を有する基板であっ
て、更に前記第1の主面において比較的反射率の高いパ
ターンを有する基板を、透光性を有するステージ上に載
置する工程と、 (b)第1の光源から前記第1の主面に第1の光を照射
し、前記第1の主面によって反射された反射光の強度を
電気信号に変換して、前記第1の主面のイメージを示す
基板信号を得る工程と、 (c)第2の光源から前記第2の主面に第2の光を照射
し、前記ステージのうち前記基板の載置されていない領
域及び前記貫通孔を透過する前記第2の光の透過光の強
度を電気信号に変換して、前記領域及び前記貫通孔のイ
メージを示すホール信号を得る工程と、 (d)前記ホール信号を2値化して2値化ホール信号を
得る工程と、 (e)前記2値化ホール信号を所定量の遅延をさせて遅
延ホール信号を得る工程と、 (f)前記基板信号と前記遅延ホール信号とを論理合成
して、前記遅延ホール信号により前記基板信号をマスク
処理した補正信号を得る工程と、 (g)前記補正信号から前記第1の主面の反射強度に関
するヒストグラムを作成する工程と、 (h)前記ヒストグラムから、前記基板信号を2値化す
る2値化閾値を設定する工程と、 を備える2値化閾値の設定方法。
(A) a substrate having first and second main surfaces and a through hole, having relatively low reflectivity and having a light-shielding property, and further having a relatively high reflectivity at the first main surface; Placing a substrate having a high pattern on a light-transmitting stage; and (b) irradiating the first main surface with first light from a first light source, Converting the intensity of the light reflected by the surface into an electrical signal to obtain a substrate signal indicating an image of the first main surface; and (c) applying a second light source from the second light source to the second main surface. And irradiating the area and the through hole by converting the intensity of the transmitted light of the second light transmitted through the area of the stage where the substrate is not mounted and the through hole into the electric signal. Obtaining a hall signal indicating an image of the hole; and (d) binarizing the hall signal to obtain a binarized hall signal. (E) delaying the binarized Hall signal by a predetermined amount to obtain a delayed Hall signal; (f) logically synthesizing the substrate signal and the delayed Hall signal, Obtaining a correction signal obtained by masking the substrate signal with the delay Hall signal; (g) generating a histogram relating to the reflection intensity of the first main surface from the correction signal; and (h) obtaining the histogram from the histogram. Setting a binarization threshold value for binarizing the substrate signal.
【請求項2】 前記工程(b)及び(c)は複数の読取
手段によって行われ、 前記工程(e)の所定量は前記読取手段の各々に対して
設定される、 請求項1記載の2値化閾値の設定方法。
2. The method according to claim 1, wherein the steps (b) and (c) are performed by a plurality of reading units, and the predetermined amount in the step (e) is set for each of the reading units. How to set the value threshold.
JP3232259A 1991-08-19 1991-08-19 Setting method of binarization threshold Expired - Fee Related JP2821047B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3232259A JP2821047B2 (en) 1991-08-19 1991-08-19 Setting method of binarization threshold

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3232259A JP2821047B2 (en) 1991-08-19 1991-08-19 Setting method of binarization threshold

Publications (2)

Publication Number Publication Date
JPH0546747A JPH0546747A (en) 1993-02-26
JP2821047B2 true JP2821047B2 (en) 1998-11-05

Family

ID=16936464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3232259A Expired - Fee Related JP2821047B2 (en) 1991-08-19 1991-08-19 Setting method of binarization threshold

Country Status (1)

Country Link
JP (1) JP2821047B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211505B1 (en) 1997-12-25 2001-04-03 Nec Corporation Method and apparatus for checking shape

Also Published As

Publication number Publication date
JPH0546747A (en) 1993-02-26

Similar Documents

Publication Publication Date Title
CA1252216A (en) Apparatus for automatically inspecting objects and identifying or recognizing known and unknown portions thereof, including defects and the like and method
KR950005529B1 (en) Method and apparatus inspecting pattern of pcb circuit
JPS6229737B2 (en)
JP2821047B2 (en) Setting method of binarization threshold
JP2704145B2 (en) Label position detection device
JP2821044B2 (en) Setting method and setting device for binarization threshold
JP2587600B2 (en) Printed wiring board and printed wiring board inspection equipment
JP2521729B2 (en) Flatness measuring device
JPH05215694A (en) Method and apparatus for inspecting defect of circuit pattern
JP2000046748A (en) Method and apparatus for inspecting conductor pattern and production of multilayered substrate
JPH01143940A (en) Method and device for inspecting defect of sheet-like etching precision component
JPH07146253A (en) Tester for adhesive polarizing film
JPH0526821A (en) Visual inspecting device
JP3278515B2 (en) Method and apparatus for detecting structural defects in an object
JP2674320B2 (en) Minimum pattern interval inspection device
JPS6326508A (en) Inspection device for packaging component
JPS6027064B2 (en) Label front and back inspection device
JPS6319793Y2 (en)
JPH09318553A (en) Inspection method of substrate
JP3757471B2 (en) Wire bonding inspection method
JP2701872B2 (en) Surface inspection system
JP2787851B2 (en) Pattern feature extraction device
JPH087155B2 (en) Wiring pattern inspection device
JPH08219740A (en) Method and equipment for inspecting semiconductor device
JPS61126405A (en) Position inspecting device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090828

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090828

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090828

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100828

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100828

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees