JPH05215694A - Method and apparatus for inspecting defect of circuit pattern - Google Patents
Method and apparatus for inspecting defect of circuit patternInfo
- Publication number
- JPH05215694A JPH05215694A JP4018816A JP1881692A JPH05215694A JP H05215694 A JPH05215694 A JP H05215694A JP 4018816 A JP4018816 A JP 4018816A JP 1881692 A JP1881692 A JP 1881692A JP H05215694 A JPH05215694 A JP H05215694A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- defect
- defect inspection
- reference value
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
- Length Measuring Devices Characterised By Use Of Acoustic Means (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はプリント配線基板等の回
路パターンの欠陥検査方法及びその装置に係わり、特
に、回路パターンの厚み方向の欠陥を精度良く検査する
のに好適な欠陥検査方法及びその装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a defect inspection method for a circuit pattern such as a printed wiring board and an apparatus therefor, and more particularly to a defect inspection method suitable for inspecting defects in the thickness direction of a circuit pattern with high accuracy. Regarding the device.
【０００２】[0002]
【従来の技術】回路パターンの欠陥、特に、厚み方向の
欠陥を検査する方法としては、特開昭６２−２７２１４
１号公報に述べられているような光切断法がある。光切
断法は、図１１に示すように、検査対象、例えばプリン
ト配線基板２の表面に照明光学系１２ａを介し斜め上方
から線状照明８を行い、プリント配線基板２からの反射
光を検出光学系１２ｂを介して上方のラインセンサ９で
検出する。プリント配線基板２が平坦である場合、検出
される反射光は照明光と同じ線状であるが、もしプリン
ト配線基板２に凹凸があると、その凹凸の位置で線は曲
線あるいは分断された線分となる。平坦な場合の直線の
位置と基板上の凹凸によって移動した反射光の位置は凹
凸の高さと相関関係があるので、この反射光の検出位置
のずれ量を計測することにより、基板上の凹凸が計測で
きる。回路パターン１１がある場合、この厚みの変動も
検出される反射光の位置変動となって検出されるので、
この反射光の位置変動から回路パターンの厚み方向の異
常を検出できる。2. Description of the Related Art As a method for inspecting a defect in a circuit pattern, particularly a defect in the thickness direction, there is disclosed in Japanese Patent Laid-Open No. 62-27214.
There is a light-section method as described in Japanese Patent Publication No. As shown in FIG. 11, the light cutting method performs linear illumination 8 obliquely from above on an inspection target, for example, the surface of the printed wiring board 2 via an illumination optical system 12a, and detects reflected light from the printed wiring board 2. It is detected by the upper line sensor 9 via the system 12b. When the printed wiring board 2 is flat, the detected reflected light has the same linear shape as the illumination light. However, if the printed wiring board 2 has irregularities, the lines are curved or divided at the positions of the irregularities. It will be a minute. Since the position of the straight line in the case of flatness and the position of the reflected light moved by the unevenness on the substrate are correlated with the height of the unevenness, the unevenness on the substrate can be determined by measuring the deviation amount of the detection position of this reflected light. Can be measured. When the circuit pattern 11 is present, this variation in thickness is also detected as a variation in the position of the detected reflected light.
An abnormality in the thickness direction of the circuit pattern can be detected from the position variation of the reflected light.
【０００３】しかし、上記光切断法では、回路パターン
に図１２の欠陥１３ａ、欠陥１３ｂに示すような底部の
欠けが存在した場合、この異常を検出できない。欠陥１
３ａ、欠陥１３ｂのような欠陥を検出する手段として、
Ｘ線を回路パターンに照射しＸ線の回路パターンの厚み
に係る吸収を透過Ｘ線の変化量として測定する方法が知
られているが、ほぼ断線となるような欠陥１３ｂ部分の
上記変化量は回路パターンが存在しない部分の上記変化
量と同等となるため、単に変化量だけで判断すると欠陥
１３ｂに示すような欠陥と回路パターンが存在しない部
分とは判別できず、検査できない。However, the above-mentioned optical cutting method cannot detect this anomaly when the circuit pattern has a chipped bottom as shown by defects 13a and 13b in FIG. Defect 1
As means for detecting defects such as 3a and 13b,
There is known a method of irradiating a circuit pattern with X-rays and measuring absorption of the X-rays related to the thickness of the circuit pattern as a change amount of transmitted X-rays. Since the amount of change is equivalent to the amount of change in the portion where the circuit pattern does not exist, it is not possible to inspect the defect as shown by the defect 13b and the portion where the circuit pattern does not exist, and it is not possible to inspect it if only the amount of change is determined.
【０００４】[0004]
【発明が解決しようとする課題】上記のように、従来技
術のうち、光切断法では、回路パターンの底部に存在す
る欠けを検出できないという問題があり、また、回路パ
ターンを透過した透過Ｘ線の変化量から厚み方向の欠陥
を検出する方法では、ほぼ断線となるような厚み方向の
欠陥と回路パターンが存在しない場合とを判別できない
という問題があった。As described above, among the conventional techniques, the optical cutting method has a problem in that the chip existing at the bottom of the circuit pattern cannot be detected, and the transmitted X-ray transmitted through the circuit pattern has a problem. In the method of detecting a defect in the thickness direction from the change amount of, there is a problem that it is not possible to distinguish between a defect in the thickness direction that causes almost disconnection and a case where the circuit pattern does not exist.
【０００５】本発明の目的は、回路パターンの底部の欠
けを含む厚み方向の欠陥を、回路パターンが存在しない
場合と区別して精度良く検出できる回路パターンの欠陥
検査方法を提供することにある。An object of the present invention is to provide a circuit pattern defect inspection method capable of accurately detecting a defect in the thickness direction including a chipped bottom portion of a circuit pattern, distinguishing it from the case where no circuit pattern exists.
【０００６】[0006]
【課題を解決するための手段】本発明は、回路パターン
を撮像して画像を得、この画像に対し画像処理手段を用
いて回路パターンが存在すべき領域を抽出し、該領域に
ついてのみ欠陥判定を行って、回路パターンの表面形状
の異常のみならず底部の欠けの異常をも検出するように
したものである。According to the present invention, a circuit pattern is imaged to obtain an image, an image processing means is used to extract a region in which the circuit pattern should exist, and a defect judgment is made only for the region. Then, not only the abnormality of the surface shape of the circuit pattern but also the abnormality of the chipped bottom portion are detected.
【０００７】[0007]
【作用】回路パターンはその厚みに応じてＸ線の変化量
が異なる。例えばＸ線透過像では、得られた画像は回路
パターンの厚みに応じた濃淡を有する。そこで、得られ
た画像から多値画像信号を得て、この画像信号に対して
濃淡値を参照するオペレータを用いた画像処理手段によ
り画像処理を行えば、画像は本来回路パターンが存在す
べき部分と存在しない部分とに分けることができ、この
回路パターンが存在すべき部分（片面又は両面）の画像
を被検査回路パターン部分の画像として抽出する。そし
て、この抽出した回路パターンの画像の濃淡値を判定す
ることにより、被検査回路パターンの厚み方向の欠陥を
検出できる。The amount of change in X-rays of the circuit pattern varies depending on its thickness. For example, in an X-ray transmission image, the obtained image has light and shade according to the thickness of the circuit pattern. Therefore, if a multi-valued image signal is obtained from the obtained image and image processing is performed on the image signal by an image processing means using an operator, the image is a portion where a circuit pattern should originally exist. And a portion that does not exist, and the image of the portion (one side or both sides) where the circuit pattern should exist is extracted as an image of the circuit pattern portion to be inspected. Then, by determining the gray value of the image of the extracted circuit pattern, the defect in the thickness direction of the circuit pattern to be inspected can be detected.
【０００８】[0008]
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。Embodiments of the present invention will be described below with reference to the drawings.
【０００９】図１は、本発明の第１乃至第４の実施例で
用いる回路パターンの欠陥検査装置の基本的構成を示す
ブロック図である。なお、以下の実施例では、プリント
配線基板の回路パターンを検査する場合について説明す
るが、本発明はこれに限定されるものではない。FIG. 1 is a block diagram showing the basic structure of a circuit pattern defect inspection apparatus used in the first to fourth embodiments of the present invention. In the following embodiments, the case of inspecting the circuit pattern of the printed wiring board will be described, but the present invention is not limited to this.
【００１０】図１において、１はＸ線を照射するＸ線
源、２は被検査体であるプリント配線基板、３はこのプ
リント配線基板２を介して上記Ｘ線源１に対峙され、プ
リント配線基板２のＸ線透過像を光学像に変換するＸ線
蛍光像倍管（イメージインテンシファイア；以下Ｉ．
Ｉ．と省略する）、４はこのＩ．Ｉ．３により変換され
た光学像を撮像する撮像管、５は得られた画像より回路
パターンの領域を抽出する回路パターン抽出論理回路、
６は回路パターン抽出論理回路５により抽出した回路パ
ターンの領域に対して欠陥検査を行う欠陥検査論理回
路、７は欠陥検査論理回路６により検査した結果を出力
する検査結果出力部である。In FIG. 1, 1 is an X-ray source for irradiating X-rays, 2 is a printed wiring board which is an object to be inspected, and 3 is a printed wiring board 2 which is opposed to the X-ray source 1 and printed wiring. An X-ray fluorescence image multiplier (image intensifier; I.V., hereinafter) for converting the X-ray transmission image of the substrate 2 into an optical image.
I. 4) is the I.D. I. An image pickup tube for picking up the optical image converted by 3, a circuit pattern extraction logic circuit 5 for extracting a circuit pattern region from the obtained image,
Reference numeral 6 denotes a defect inspection logic circuit that performs a defect inspection on the area of the circuit pattern extracted by the circuit pattern extraction logic circuit 5, and reference numeral 7 denotes an inspection result output unit that outputs the inspection result by the defect inspection logic circuit 6.
【００１１】上記検査装置を用いてプリント配線基板２
の回路パターンを検査するには、まずＸ線源１から出る
Ｘ線をプリント配線基板２に照射し、その透過Ｘ線を
Ｉ．Ｉ．３の表面に照射する。すると、Ｉ．Ｉ．３によ
りＸ線像が光学像に変換され、例えば図２に示すような
光学像が得られる。この光学像はプリント配線基板２の
Ｘ線透過率に対応した明暗のレベルをもつ。金属である
回路パターンはＸ線透過率が低く、基材はＸ線透過率が
高い。そこで、上記光学像は、回路パターンが片面にあ
る部分に対応した暗部Ａ１４と、回路パターンが両面に
ある部分に対応した暗部Ｂ１５と、回路パターンが存在
しない部分に対応した明部１６とで形成される。そこ
で、撮像管４で上記光学像を撮像し画像を得る。The printed wiring board 2 is manufactured by using the above inspection device.
In order to inspect the circuit pattern of No. 1, first, the printed wiring board 2 is irradiated with X-rays emitted from the X-ray source 1, and the transmitted X-rays are I.D. I. Irradiate the surface of 3. Then, I. I. The X-ray image is converted into an optical image by 3, and an optical image as shown in FIG. 2, for example, is obtained. This optical image has a brightness level corresponding to the X-ray transmittance of the printed wiring board 2. The circuit pattern made of metal has a low X-ray transmittance, and the base material has a high X-ray transmittance. Therefore, the optical image is formed by a dark portion A14 corresponding to the portion where the circuit pattern is on one side, a dark portion B15 corresponding to the portion where the circuit pattern is on both sides, and a bright portion 16 corresponding to the portion where the circuit pattern does not exist. To be done. Therefore, the above-mentioned optical image is captured by the image pickup tube 4 to obtain an image.
【００１２】撮像管４で得られた画像に対し、回路パタ
ーン抽出論理回路５は、後に詳説するような手順によっ
て、画像を、例えば図４に示すように、回路パターンが
存在すべき部分に対応した領域１７と、回路パターンが
存在しない部分に対応した領域１８とに分離し、その領
域１７を被検査対象として抽出する。この抽出された画
像の領域１７に対し、欠陥検査論理回路６は、画像の信
号強度を予め設定した欠陥検査基準値と比較して欠陥検
査を行う。そして、欠陥があると判定した場合には、そ
の欠陥の位置や大きさ等の情報を検査結果出力部７に出
力する。この出力結果を参照することにより、回路パタ
ーンの厚み方向の異常を検出することができる。With respect to the image obtained by the image pickup tube 4, the circuit pattern extraction logic circuit 5 corresponds the image to the portion where the circuit pattern should exist, for example, as shown in FIG. 4, by the procedure described in detail later. The divided area 17 and the area 18 corresponding to the portion where the circuit pattern does not exist are separated, and the area 17 is extracted as an inspection target. The defect inspection logic circuit 6 compares the signal intensity of the image with a preset defect inspection reference value and performs a defect inspection on the extracted area 17 of the image. Then, when it is determined that there is a defect, information such as the position and size of the defect is output to the inspection result output unit 7. By referring to this output result, it is possible to detect an abnormality in the thickness direction of the circuit pattern.
【００１３】次に、本発明の第１の実施例を説明する。
回路パターン抽出論理回路５は、撮像管４で得られた画
像に対し、画像の一部分を切り出し、その画像の各画素
の値を参照して条件判断することによりパターン抽出を
行うオペレータの機能を有しており、本実施例では、次
のような手順で回路パターン抽出を行う。例えばオペレ
ータとしては、図３に示すように、１９×１９画素の大
きさの画像２０を切り出し、位置ｔ１、ｔ２、ｃ１、ｃ
２、ｓ１、ｓ２、ｓ３、ｓ４の８画素の値を参照し、予
め設定された基準値ｔｈ１により条件判定を行う。判定
の条件は、例えばｔ１について、ｔｈ１＞ｔ１ならばｔ
１に回路パターンが存在するとし、ｔ１≧ｔｈ１ならば
ｔ１にパターンが存在しないとする。位置ｔ１、ｔ２、
ｃ１、ｃ２、ｓ１、ｓ２、ｓ３、ｓ４の８画素の値につ
いてそれぞれ条件判定し、その結果の組み合わせから切
り出した画像２０の中心画素ａ（ｉ，ｊ）が回路パター
ンの存在すべき画素かどうかを判定する。組み合わせと
しては、例えば、ｔ１、ｔ２に回路パターンが存在しｃ
１、ｃ２、ｓ１、ｓ２、ｓ３、ｓ４に回路パターンが存
在しないとき、またｃ１、ｃ２に回路パターンが存在し
ｔ１、ｔ２、ｓ１、ｓ２、ｓ３、ｓ４に回路パターンが
存在しないとき、またｔ１、ｔ２、ｃ１、ｃ２に回路パ
ターンが存在しｓ１、ｓ２、ｓ３、ｓ４に回路パターン
が存在しないときを取りあげ、上記の３種類の組み合わ
せのどれか１つの場合、ａ（ｉ，ｊ）は回路パターンの
存在すべき画素と判定し、それ以外の場合、ａ（ｉ，
ｊ）は回路パターンの存在しない画素と判定する、と定
める。そして、上記オペレータの位置座標を１画素ずつ
インクリメントさせ、全面を判定する。すると、画像は
図４に示すように回路パターンが存在すべき部分に対応
した領域１７と、回路パターンが存在しない部分に対応
した領域１８とに分離される。Next, a first embodiment of the present invention will be described.
The circuit pattern extraction logic circuit 5 has a function of an operator that extracts a part of the image obtained by the image pickup tube 4 and judges the condition by referring to the value of each pixel of the image to perform the pattern extraction. Therefore, in this embodiment, circuit pattern extraction is performed in the following procedure. For example, as an operator, as shown in FIG. 3, an image 20 having a size of 19 × 19 pixels is cut out, and positions t1, t2, c1, c
By referring to the values of 8 pixels of 2, s1, s2, s3, and s4, the condition determination is performed by the preset reference value th1. The determination condition is, for example, about t1, and if th1> t1, then t
It is assumed that the circuit pattern exists at 1, and if t1 ≧ th1, the pattern does not exist at t1. Positions t1, t2,
Whether or not the central pixel a (i, j) of the image 20 cut out from the combination of the eight pixel values of c1, c2, s1, s2, s3, and s4 is a pixel that should exist in the circuit pattern. To judge. As a combination, for example, a circuit pattern exists at t1 and t2 and c
When there is no circuit pattern in 1, c2, s1, s2, s3, s4, or when there is a circuit pattern in c1, c2 and there is no circuit pattern in t1, t2, s1, s2, s3, s4, or t1 , T2, c1, c2 have a circuit pattern and s1, s2, s3, s4 do not have a circuit pattern. In the case of any one of the above three combinations, a (i, j) is a circuit. It is determined that the pixel should exist in the pattern, and in other cases, a (i,
j) is determined to be a pixel having no circuit pattern. Then, the position coordinate of the operator is incremented by one pixel and the entire surface is determined. Then, the image is divided into a region 17 corresponding to a portion where the circuit pattern should exist and a region 18 corresponding to a portion where the circuit pattern does not exist as shown in FIG.
【００１４】上記回路パターン抽出論理回路５によって
分離された画像の領域１７に対し、欠陥検査論理回路６
は、予め設定された２種類の基準値ｔｈａ、ｔｈｂ（ｔ
ｈａ＞ｔｈｂ）により欠陥検査を行う。領域１７内の各
画素の値ａ（ｉ，ｊ）に対して、ａ（ｉ，ｊ）＞ｔｈａ
の場合を回路パターンの厚みが不足である欠陥、ａ
（ｉ，ｊ）＜ｔｈｂの場合を回路パターンの厚みが過剰
である欠陥、ｔｈａ≧ａ（ｉ，ｊ）≧ｔｈｂの場合を正
常であると判定する。欠陥であると判定した場合にはそ
の欠陥の位置や、欠陥の種類等、すなわち回路パターン
の厚み不足、過剰の区別、欠陥の大きさ等、を検査結果
出力部７に出力する。この出力結果を参照することによ
り、回路パターンの厚み方向の異常を検出することがで
きる。The defect inspection logic circuit 6 is applied to the area 17 of the image separated by the circuit pattern extraction logic circuit 5.
Are two preset reference values tha and thb (t
A defect inspection is performed according to ha> thb). For the value a (i, j) of each pixel in the area 17, a (i, j)> tha
In the case of, the defect that the thickness of the circuit pattern is insufficient, a
It is determined that (i, j) <thb is a defect in which the thickness of the circuit pattern is excessive, and that tha ≧ a (i, j) ≧ thb is normal. When it is determined that the defect is present, the position of the defect, the type of the defect, that is, the thickness of the circuit pattern is insufficient, the excess is distinguished, and the size of the defect is output to the inspection result output unit 7. By referring to this output result, it is possible to detect an abnormality in the thickness direction of the circuit pattern.
【００１５】次に、本発明の第２の実施例を説明する。
本実施例は、被検査回路パターンが両面にある場合の実
施例である。回路パターン抽出論理回路５が、画像の一
部分を切り出し、その画像の各画素の値を参照して条件
判断することによりパターン抽出を行うオペレータの機
能を有することは前記第１の実施例と同様であるが、本
実施例では、次のような手順で回路パターン抽出を行
う。例えばオペレータとしては、図３に示すように、１
９×１９画素の大きさの画像２０を切り出し、位置ｔ
１、ｔ２、ｃ１、ｃ２、ｓ１、ｓ２、ｓ３、ｓ４の８画
素の値を参照し、予め設定された２種類の基準値ｔｈ
１、ｔｈ２（ｔｈ１＞ｔｈ２）により条件判定を行う。
条件判定の条件は、例えばｔ１について、ｔ１＞ｔｈ１
ならばｔ１は回路パターンが存在しないとし、ｔｈ１≧
ｔ１≧ｔｈ２ならばｔ１は片面のみに回路パターンが存
在するとし、ｔｈ２＞ｔ１ならばｔ１は両面に回路パタ
ーンが存在するとする。位置ｔ１、ｔ２、ｃ１、ｃ２、
ｓ１、ｓ２、ｓ３、ｓ４の８画素の値について条件判定
しその結果の組み合わせから切り出した画像２０の中心
画素ａ（ｉ，ｊ）が片面のみに回路パターンの存在すべ
き画素か、両面に回路パターンの存在すべき画素か、回
路パターンの存在しない画素かを判定する。組み合わせ
としては、例えば、ｔ１、ｔ２に片面のみに回路パター
ンが存在しｃ１、ｃ２、ｓ１、ｓ２、ｓ３、ｓ４に回路
パターンが存在しないとき、またはｃ１、ｃ２に片面の
みに回路パターンが存在しｔ１、ｔ２、ｓ１、ｓ２、ｓ
３、ｓ４に回路パターンが存在しないとき、ａ（ｉ，
ｊ）は片面のみに回路パターンの存在すべき画素と判定
し、ｔ１、ｔ２、ｃ１、ｃ２、に片面のみに回路パター
ンが存在しｓ１、ｓ２、ｓ３、ｓ４に回路パターンが存
在しないとき、ａ（ｉ，ｊ）は両面に回路パターンの存
在すべき画素と判定し、上記の３種類の組み合わせ以外
の場合、ａ（ｉ，ｊ）は回路パターンの存在しない画素
と判定する、と定める。そして、上記オペレータの位置
座標を１画素ずつインクリメントさせ、全面を判定す
る。以上の判定により、画像は図５に示すように、回路
パターンが片面のみに存在すべき部分に対応した領域１
９ａと、回路パターンが両面に存在すべき部分に対応し
た領域１９ｂと、回路パターンが存在しない部分に対応
した領域２１とに分離される。Next, a second embodiment of the present invention will be described.
The present embodiment is an embodiment in which the circuit patterns to be inspected are on both sides. As in the first embodiment, the circuit pattern extraction logic circuit 5 has the function of an operator that cuts out a part of an image and judges the condition by referring to the value of each pixel of the image. However, in this embodiment, circuit pattern extraction is performed in the following procedure. For example, as an operator, as shown in FIG.
The image 20 having a size of 9 × 19 pixels is cut out, and the position t
The values of 8 pixels of 1, t2, c1, c2, s1, s2, s3, and s4 are referred to, and two preset reference values th are set.
The condition determination is performed based on 1, th2 (th1> th2).
The condition for the condition determination is, for example, t1> th1 for t1.
If so, it is assumed that there is no circuit pattern at t1, and th1 ≧
If t1 ≧ th2, it is assumed that the circuit pattern exists on only one side of t1, and if th2> t1, the circuit pattern exists on both sides of t1. Positions t1, t2, c1, c2,
The central pixel a (i, j) of the image 20 cut out from the combination of the eight pixel values of s1, s2, s3, and s4 is judged to be a pixel in which a circuit pattern should exist on only one side, or a circuit on both sides. It is determined whether the pixel should have a pattern or the pixel does not have a circuit pattern. As a combination, for example, when a circuit pattern exists on only one side at t1 and t2 and no circuit pattern exists at c1, c2, s1, s2, s3, and s4, or a circuit pattern exists on only one side at c1 and c2. t1, t2, s1, s2, s
When no circuit pattern exists in 3 and s4, a (i,
In j), it is determined that the pixel should have the circuit pattern on only one side, and when the circuit pattern exists on only one side at t1, t2, c1, and c2 and the circuit pattern does not exist at s1, s2, s3, and s4, a It is determined that (i, j) is determined to be a pixel on which circuit patterns should be present on both sides, and a (i, j) is determined to be a pixel on which no circuit pattern is present, except for the combination of the above three types. Then, the position coordinate of the operator is incremented by one pixel and the entire surface is determined. As a result of the above judgment, as shown in FIG. 5, the image shows the area 1 corresponding to the portion where the circuit pattern should exist on only one side.
9a, a region 19b corresponding to a portion where the circuit pattern should exist on both sides, and a region 21 corresponding to a portion where the circuit pattern does not exist.
【００１６】上記の回路パターン抽出論理回路５で分離
された画像の領域１９ａ、領域１９ｂに対し、欠陥検査
論理回路６は、設定された４種類の基準値ｔｈａ、ｔｈ
ｂ、ｔｈｃ、ｔｈｄ（ｔｈａ＞ｔｈｂ＞ｔｈｃ＞ｔｈ
ｄ）により欠陥検査を行う。領域１９ａ内の各画素の値
ａ（ｉ，ｊ）に対して、ａ（ｉ，ｊ）＞ｔｈａの場合を
回路パターンの厚みが不足である欠陥、ａ（ｉ，ｊ）＜
ｔｈｂの場合を回路パターンの厚みが過剰である欠陥と
判定する。領域１９ｂ内の各画素の値ａ（ｉ，ｊ）に対
して、ａ（ｉ，ｊ）＞ｔｈｃの場合を回路パターンの厚
みが不足である欠陥、ａ（ｉ，ｊ）＜ｔｈｄの場合を回
路パターンの厚みが過剰である欠陥と判定する。欠陥が
あると判定した場合には、その欠陥の位置や、欠陥の種
類等、すなわち回路パターンの厚み不足、過剰の区別、
欠陥の大きさ等、を検査結果出力部７に出力する。この
出力結果を参照することにより、回路パターンの厚み方
向の異常を検出することができる。本実施例によりプリ
ント配線基板の両面の回路パターンの検査が可能とな
る。For the areas 19a and 19b of the image separated by the circuit pattern extraction logic circuit 5, the defect inspection logic circuit 6 sets four types of reference values tha and th.
b, thc, thd (tha>thb>thc> th
The defect inspection is performed according to d). With respect to the value a (i, j) of each pixel in the region 19a, a defect in which the thickness of the circuit pattern is insufficient when a (i, j)> tha, a (i, j) <
The case of thb is determined to be a defect in which the thickness of the circuit pattern is excessive. With respect to the value a (i, j) of each pixel in the region 19b, the case of a (i, j)> thc is a defect in which the thickness of the circuit pattern is insufficient, and the case of a (i, j) <thd is. The defect is judged to be an excessive thickness of the circuit pattern. When it is determined that there is a defect, the position of the defect, the type of the defect, that is, insufficient thickness of the circuit pattern, distinction of excess,
The size of the defect and the like are output to the inspection result output unit 7. By referring to this output result, it is possible to detect an abnormality in the thickness direction of the circuit pattern. According to this embodiment, the circuit patterns on both sides of the printed wiring board can be inspected.
【００１７】次に、本発明の第３の実施例を説明する。Next, a third embodiment of the present invention will be described.
【００１８】図６に示すように、プリント配線基板２２
に回路パターンの厚みが不足である欠陥２３、回路パタ
ーンの底部の欠けで厚みが不足である欠陥２４があると
する。ここで２５は基材の表側の回路パターン、２６は
基材の裏側の回路パターン、２７は基材部である。この
プリント配線基板２２を撮像すると、撮像管４で得られ
た画像は、図７に示す画像となる。図において、領域２
８は欠陥２３の像の領域、領域２９は欠陥２４の像の領
域、領域３０は片面のみに回路パターンが存在する部分
の像の領域、領域３１は両面に回路パターンが存在する
部分の像の領域、領域３２は基材部のみの部分の像の領
域であり、画像の信号強度は領域３２＞領域２８≒領域
２９＞領域３０＞領域３１である。As shown in FIG. 6, the printed wiring board 22 is provided.
It is assumed that there is a defect 23 in which the thickness of the circuit pattern is insufficient and a defect 24 in which the thickness is insufficient due to a chipped bottom portion of the circuit pattern. Here, 25 is a circuit pattern on the front side of the substrate, 26 is a circuit pattern on the back side of the substrate, and 27 is a substrate portion. When this printed wiring board 22 is imaged, the image obtained by the image pickup tube 4 becomes the image shown in FIG. 7. In the figure, area 2
8 is an area of the image of the defect 23, 29 is an area of the image of the defect 24, 30 is an area of an image of a portion having a circuit pattern on only one side, and 31 is an area of an image of a portion having a circuit pattern on both sides. Regions and regions 32 are regions of images of only the base material portion, and the image signal intensity is region 32> region 28≈region 29> region 30> region 31.
【００１９】このような画像に対し、本実施例において
は、回路パターン抽出論理回路５及び欠陥検査論理回路
６からなる処理回路は、予め設定された基準値ｔｈ１、
ｔｈ２（ｔｈ１＞ｔｈ２）により３値化処理を行う。３
値化は、例えば任意画素ａ（ｉ，ｊ）の値がａ（ｉ，
ｊ）＞ｔｈ１ならば、回路パターンが存在しないと判定
し、ｔｈ１≧ａ（ｉ，ｊ）≧ｔｈ２ならば、回路パター
ンのエッジ部分または回路パターンの厚みが不足である
欠陥部分と判定し、ｔｈ２＞ａ（ｉ，ｊ）ならば、回路
パターンが存在すると判定する。以上の３値化処理によ
り、画像は、図８に示すように、回路パターンのエッジ
部分の領域３５、回路パターンの厚みが不足である欠陥
部分のエッジの領域３６及び回路パターンの底部の欠け
で厚みが不足である欠陥部分のエッジの領域３７を含む
領域３３と、回路パターンが存在しない部分及び回路パ
ターンが存在する部分を含む領域３４とに分離される。
以上の３値化処理により分離された領域３３は、細長い
形状をした回路パターンのエッジ部分と広さをもった形
状の回路パターンの厚みが不足である欠陥部分とで形成
される。For such an image, in the present embodiment, the processing circuit including the circuit pattern extraction logic circuit 5 and the defect inspection logic circuit 6 has a preset reference value th1.
The ternarization process is performed by th2 (th1> th2). Three
For example, the value of an arbitrary pixel a (i, j) is a (i, j
If j)> th1, it is determined that the circuit pattern does not exist. If th1 ≧ a (i, j) ≧ th2, it is determined that the edge portion of the circuit pattern or the defective portion in which the thickness of the circuit pattern is insufficient, and th2 If> a (i, j), it is determined that a circuit pattern exists. As a result of the above-described ternarization process, the image has an area 35 at the edge portion of the circuit pattern, an edge area 36 at a defective portion where the thickness of the circuit pattern is insufficient, and a bottom portion of the circuit pattern as shown in FIG. A region 33 including an edge region 37 of a defective portion having an insufficient thickness and a region 34 including a portion where a circuit pattern does not exist and a portion where a circuit pattern exists are separated.
The region 33 separated by the above-described ternarization processing is formed by the edge portion of the circuit pattern having an elongated shape and the defective portion where the thickness of the circuit pattern having a wide shape is insufficient.
【００２０】上記の領域３３に対し、画像処理手段によ
り形状を比較判定し、該欠陥部分の領域を分離する。上
記の画像処理手段としては、画像より７×７画素の大き
さの画像を切り出し、その画像の内で領域３３に含まれ
る画素数を数え、該画素数が予め設定された基準値ｔｈ
ｅよりも大ならば欠陥と判定し、該画素数が予め設定さ
れた基準値ｔｈｅに等しいかより小ならば正常と判定す
る。そして、切り出す画像をインクリメントさせ、全画
像を走査するとする。すると、回路パターンの厚みが不
足である欠陥部分のエッジの領域３６及び回路パターン
の底部の欠けで厚みが不足である欠陥部分のエッジの領
域３７は欠陥と判定され、回路パターンのエッジ部分の
領域３５は正常と判定される。欠陥が存在すると判定さ
れた場合は、その欠陥の位置等を検査結果出力部７に出
力する。この出力結果を参照することにより、回路パタ
ーンの厚み方向の異常を検出することができる。The shape of the area 33 is compared and judged by the image processing means, and the area of the defective portion is separated. As the image processing means, an image having a size of 7 × 7 pixels is cut out from the image, the number of pixels included in the region 33 in the image is counted, and the number of pixels is set to a preset reference value th.
If it is larger than e, it is determined to be defective, and if the number of pixels is equal to or smaller than a preset reference value the, it is determined to be normal. Then, it is assumed that the image to be cut out is incremented and the entire image is scanned. Then, the edge region 36 of the defective portion in which the thickness of the circuit pattern is insufficient and the edge region 37 of the defective portion in which the thickness is insufficient due to the lack of the bottom portion of the circuit pattern are determined to be defective, and the region of the edge portion of the circuit pattern is determined. 35 is judged to be normal. When it is determined that there is a defect, the position of the defect and the like are output to the inspection result output unit 7. By referring to this output result, it is possible to detect an abnormality in the thickness direction of the circuit pattern.
【００２１】次に、本発明の第４の実施例を説明する。Next, a fourth embodiment of the present invention will be described.
【００２２】前述の第３の実施例と同様にして得られた
図７に示す画像に対し、本実施例においては、回路パタ
ーン抽出論理回路５及び欠陥検査論理回路６からなる処
理回路は、微分処理手段によりエッジ検出を行う。その
結果、例えば図９に示すような画像が得られる。図９
に、正常な回路パターンのエッジ部分の画素の信号強度
と異なる、欠陥２３のエッジ部分の領域３９、欠陥２４
のエッジ部分の領域４０を示す。領域４１は正常な回路
パターンのエッジ部分の領域であり、領域３９及び領域
４０の信号強度は領域４１の信号強度と異なる。その理
由は、回路パターンの厚みが不足である欠陥部分の微分
値は正常な回路パターンの微分値よりも小さくなり、回
路パターンの厚みが過剰である欠陥部分の微分値は正常
な回路パターンの微分値よりも大きくなるからである。
従って、画像処理手段を用いて前記の領域３９、４０の
領域の形状及び信号強度の変化を検出することにより、
欠陥を検出することができる。上記の画像処理手段とし
ては、例えば画像より７×７画素の大きさの画像を切り
出し、その画像のなかで予め設定された基準値ｔｈｆよ
りも大きい信号強度を持つ画素数を数え、該画素数が予
め設定された基準値ｔｈｅよりも大ならば欠陥と判定
し、該画素数が予め設定された基準値ｔｈｅに等しいか
より小ならば正常と判定し、切り出す画像をインクリメ
ントさせ、全画像を走査する。これによって、回路パタ
ーンの厚みが不足である欠陥２３のエッジ部分の領域３
９及び回路パターンの底部の欠けで厚みが不足である欠
陥２４のエッジ部分の領域４０は欠陥と判定され、正常
な回路パターンのエッジ部分の領域４１は正常と判定さ
れる。欠陥が存在すると判定された場合は、その欠陥の
位置等を検査結果出力部７に出力する。この出力結果を
参照することにより回路パターンの厚み方向の異常を検
出することができる。In contrast to the image shown in FIG. 7 obtained in the same manner as in the third embodiment described above, in the present embodiment, the processing circuit composed of the circuit pattern extraction logic circuit 5 and the defect inspection logic circuit 6 is differentiated. Edges are detected by the processing means. As a result, for example, an image as shown in FIG. 9 is obtained. Figure 9
In addition, the area 39 of the edge portion of the defect 23 and the defect 24 of which the signal intensity of the pixel of the edge portion of the normal circuit pattern is different
The region 40 of the edge portion of is shown. The area 41 is an area of an edge portion of a normal circuit pattern, and the signal strengths of the areas 39 and 40 are different from the signal strength of the area 41. The reason is that the differential value of the defective part where the thickness of the circuit pattern is insufficient is smaller than the differential value of the normal circuit pattern, and the differential value of the defective part where the thickness of the circuit pattern is excessive is the differential value of the normal circuit pattern. This is because it becomes larger than the value.
Therefore, by detecting the change in the shape and the signal intensity of the regions 39 and 40 using the image processing means,
Defects can be detected. As the image processing means, for example, an image with a size of 7 × 7 pixels is cut out from the image, the number of pixels having a signal intensity larger than a reference value thf set in advance in the image is counted, and the number of pixels is determined. Is greater than a preset reference value the, it is determined to be defective, and if the number of pixels is equal to or smaller than the preset reference value the, it is determined to be normal, and the image to be cut out is incremented, and all images are incremented. To scan. As a result, the area 3 of the edge portion of the defect 23 in which the thickness of the circuit pattern is insufficient
9 and the area 40 of the edge portion of the defect 24, which is lacking in thickness due to the lack of the bottom of the circuit pattern, is determined to be defective, and the area 41 of the edge portion of the normal circuit pattern is determined to be normal. When it is determined that there is a defect, the position of the defect and the like are output to the inspection result output unit 7. An abnormality in the thickness direction of the circuit pattern can be detected by referring to this output result.
【００２３】前述の各実施例においては、回路パターン
抽出論理回路５は、撮像管４で得られた画像に対し、画
像処理手段によって回路パターンが存在する領域である
ことを判定して抽出しているが、回路パターンの存在し
ない領域であることを判定し前記画像より回路パターン
の存在しない領域を除いた領域を抽出してもよい。In each of the above-described embodiments, the circuit pattern extraction logic circuit 5 determines, by the image processing means, that the circuit pattern exists in the image obtained by the image pickup tube 4 and extracts it. However, it is also possible to determine that there is no circuit pattern area and extract the area excluding the circuit pattern area from the image.
【００２４】また、前述の各実施例においては、回路パ
ターン抽出論理回路５及び欠陥検査論理回路６は電気回
路として示されているが、それぞれコンピュータのソフ
トウェアで処理することができる。Further, in each of the above-mentioned embodiments, the circuit pattern extraction logic circuit 5 and the defect inspection logic circuit 6 are shown as electric circuits, but each can be processed by software of a computer.
【００２５】次に、本発明の第５の実施例を説明する。
本実施例は、図１において、Ｘ線を照射するＸ線源１を
超音波発振源に、Ｉ．Ｉ．３及び撮像管４を超音波検出
器に代えた回路パターンの欠陥検査装置を用いて回路パ
ターンの欠陥検査を行う実施例であり、図１０は、該装
置の構成を示すブロック図である。なお、本実施例にお
いても、前記実施例の場合と同様、プリント配線基板の
回路パターンを検査する場合について説明するが、本発
明がこれに限定されるものではないことは言うまでもな
い。Next, a fifth embodiment of the present invention will be described.
In the present embodiment, in FIG. I. 3 is an embodiment in which a circuit pattern defect inspection device is used in which the ultrasonic wave detectors 3 and the imaging tube 4 are replaced by ultrasonic wave detectors, and FIG. 10 is a block diagram showing the configuration of the device. In this embodiment as well, a case of inspecting the circuit pattern of the printed wiring board will be described as in the case of the above embodiments, but it goes without saying that the present invention is not limited to this.
【００２６】図１０において、４３は超音波を発振する
超音波発振源、２は被検査体であるプリント配線基板、
４４はこのプリント配線基板２を介して上記超音波発振
源４３に対峙されプリント配線基板２の超音波透過像を
検出する超音波検出器、５は得られた画像より回路パタ
ーンの領域を抽出する回路パターン抽出論理回路、６は
回路パターン抽出論理回路５により抽出した回路パター
ンの領域に対して欠陥検査を行う欠陥検査論理回路、７
は欠陥検査論理回路６により検査した結果を出力する検
査結果出力部である。In FIG. 10, 43 is an ultrasonic wave oscillating source for oscillating ultrasonic waves, 2 is a printed wiring board which is an object to be inspected,
An ultrasonic wave detector 44 faces the ultrasonic wave oscillating source 43 through the printed wiring board 2 and detects an ultrasonic transmission image of the printed wiring board 2. An ultrasonic detector 5 extracts a circuit pattern region from the obtained image. A circuit pattern extraction logic circuit, 6 is a defect inspection logic circuit for performing a defect inspection on the area of the circuit pattern extracted by the circuit pattern extraction logic circuit 5, 7
Is an inspection result output unit for outputting the inspection result by the defect inspection logic circuit 6.
【００２７】上記検査装置を用いて、プリント配線基板
２の回路パターンを検査するには、まず超音波発振源４
３から出る超音波をプリント配線基板２に照射し、その
透過超音波を超音波検出器４４に照射する。すると例え
ば図２に示すような画像が得られる。この画像はプリン
ト配線基板２の超音波透過率に対応した明暗のレベルを
もつ。金属である回路パターンは透過率が低く、基材は
透過率が高い。そこで上記画像は、回路パターンが片面
にある部分に対応した暗部Ａ１４と回路パターンが両面
にある部分に対応した暗部Ｂ１５と回路パターンが存在
しない部分に対応した明部１６とで形成される。得られ
た画像に対し、前記の実施例に示したものと同様の機能
を持つ回路パターン抽出論理回路５及び欠陥検査論理回
路６及び検査結果出力部７を用い、同様な手順を行うこ
とにより、回路パターンの厚み方向の異常を検出するこ
とができる。In order to inspect the circuit pattern of the printed wiring board 2 using the above inspection apparatus, first, the ultrasonic oscillation source 4
The printed wiring board 2 is irradiated with ultrasonic waves emitted from the ultrasonic wave 3 and the ultrasonic wave detector 44 is irradiated with the transmitted ultrasonic waves. Then, for example, an image as shown in FIG. 2 is obtained. This image has a brightness level corresponding to the ultrasonic transmittance of the printed wiring board 2. The circuit pattern, which is a metal, has a low transmittance and the substrate has a high transmittance. Therefore, the image is formed by a dark portion A14 corresponding to a portion where the circuit pattern is on one side, a dark portion B15 corresponding to a portion where the circuit pattern is on both sides, and a bright portion 16 corresponding to a portion where the circuit pattern does not exist. By performing the same procedure on the obtained image by using the circuit pattern extraction logic circuit 5, the defect inspection logic circuit 6, and the inspection result output unit 7 having the same functions as those shown in the above-mentioned embodiment, It is possible to detect an abnormality in the thickness direction of the circuit pattern.
【００２８】以上の実施例で詳説したように、本発明に
おいては、回路パターンの欠陥検査に際し、まず回路パ
ターンの存在すべき領域を抽出し、この領域について欠
陥検査を行うので、例えば断線に近いような欠陥でも、
回路パターンの存在しない領域と区別して検出でき、精
度の高い検査ができる。その結果、回路パターンの品質
を高めるとともに、これを組み込んだ製品の信頼性を向
上させることができる。As described in detail in the above embodiments, in the present invention, when the defect inspection of the circuit pattern is performed, the region where the circuit pattern should exist is first extracted and the defect inspection is performed on this region. Such a defect
The detection can be performed separately from the area where the circuit pattern does not exist, and highly accurate inspection can be performed. As a result, it is possible to improve the quality of the circuit pattern and also improve the reliability of the product incorporating the circuit pattern.
【００２９】[0029]
【発明の効果】本発明によれば、被検査回路パターンの
表面形状の異常を検出するだけではなく、回路パターン
の厚み方向の異常も精度良く検出できるので、回路パタ
ーンの品質を高め、これを組み込んだ製品の信頼性を向
上することができる。According to the present invention, not only the abnormality in the surface shape of the circuit pattern to be inspected but also the abnormality in the thickness direction of the circuit pattern can be accurately detected, so that the quality of the circuit pattern can be improved and The reliability of the incorporated product can be improved.
【図１】本発明による回路パターンの欠陥検査装置の構
成の一例を示すブロック図である。FIG. 1 is a block diagram showing an example of the configuration of a circuit pattern defect inspection apparatus according to the present invention.
【図２】本発明の実施例に係る、プリント配線基板をＸ
線で透過し光電変換した光学像の一例を示す図である。FIG. 2 shows a printed wiring board according to an embodiment of the present invention as X.
It is a figure which shows an example of the optical image which permeate | transmitted with the line and photoelectrically converted.
【図３】本発明の実施例に係る、回路パターン抽出を行
う論理回路の機能としてのオペレータの、切り出した画
像の一例を示す図である。FIG. 3 is a diagram showing an example of a clipped image of an operator as a function of a logic circuit for extracting a circuit pattern according to the embodiment of the present invention.
【図４】本発明の一実施例に係る、検査領域の抽出結果
の一例を示す図である。FIG. 4 is a diagram showing an example of an inspection region extraction result according to an embodiment of the present invention.
【図５】本発明の一実施例に係る、検査領域の抽出結果
の他の例を示す図である。FIG. 5 is a diagram showing another example of the inspection region extraction result according to the embodiment of the present invention.
【図６】本発明の一実施例に係る、プリント配線基板の
一例を示す斜視図である。FIG. 6 is a perspective view showing an example of a printed wiring board according to an embodiment of the present invention.
【図７】図６のプリント配線基板の画像の一例を示す図
である。FIG. 7 is a diagram showing an example of an image of the printed wiring board of FIG.
【図８】本発明の一実施例に係る、検査領域の抽出結果
である３値化処理結果の一例を示す図である。FIG. 8 is a diagram showing an example of a ternarization process result which is an inspection region extraction result according to an embodiment of the present invention.
【図９】本発明の一実施例に係る、検査領域の抽出結果
であるエッジ検出結果の一例を示す図である。FIG. 9 is a diagram showing an example of an edge detection result which is an inspection region extraction result according to an embodiment of the present invention.
【図１０】本発明による回路パターンの欠陥検査装置の
構成の他の例を示すブロック図である。FIG. 10 is a block diagram showing another example of the configuration of the circuit pattern defect inspection apparatus according to the present invention.
【図１１】従来技術による回路パターンの欠陥検査装置
の構成の一例を示す説明図である。FIG. 11 is an explanatory diagram showing an example of the configuration of a circuit pattern defect inspection apparatus according to a conventional technique.
【図１２】回路パターンに生じた回路パターンの底部の
欠けの一例を示す図である。FIG. 12 is a diagram showing an example of a chipped bottom portion of a circuit pattern that occurs in the circuit pattern.
１…Ｘ線源 ２…プリント配線基板 ３…Ｘ線蛍光像倍管（Ｉ．Ｉ．） ４…撮像管 ５…回路パターン抽出
論理回路 ６…欠陥検査論理回路 ７…検査結果出力部 ８…線状照明 ９…ラインセンサ １０…基材部 １１…回路パターン １２ａ…照明光学系 １２ｂ…検出光学系 １３ａ…欠陥 １３ｂ…欠陥 １４…暗部Ａ １５…暗部Ｂ １６…明部 １７…回路パターンが存在すべき部分に対応した領域 １８…回路パターンが存在しない部分に対応した領域 １９ａ…回路パターンが片面のみに存在すべき部分に対
応した領域 １９ｂ…回路パターンが両面に存在すべき部分に対応し
た領域 ２０…１９×１９画素の大きさの切り出した画像 ２１…回路パターンが存在しない部分に対応した領域 ２２…プリント配線基板 ２３…回路パターンの厚みが不足である欠陥 ２４…回路パターンの底部の欠けで厚みが不足である欠
陥 ２５…基材の表側の回路パターン ２６…基材の裏側の回路パターン ２７…基材部 ２８…欠陥２３の像の
領域 ２９…欠陥２４の像の領域 ３０…片面のみに回路パターンが存在する部分の像の領
域 ３１…両面に回路パターンが存在する部分の像の領域 ３２…基材部のみの部分の像の領域 ３３…回路パターンのエッジ部分の領域３５及び回路パ
ターンの厚みが不足である欠陥部分のエッジの領域３６
及び回路パターンの底部の欠けで厚みが不足である欠陥
部分のエッジの領域３７を含む領域 ３４…回路パターンが存在しない部分及び回路パターン
が存在する部分を含む領域 ３５…回路パターンのエッジ部分の領域 ３６…回路パターンの厚みが不足である欠陥部分のエッ
ジの領域 ３７…回路パターンの底部の欠けで厚みが不足である欠
陥部分のエッジの領域 ３９…欠陥２３のエッジ部分の領域 ４０…欠陥２４のエッジ部分の領域 ４１…正常の回路パターンのエッジ部分の領域 ４２…基材部のみの部分の領域 ４３…超音波発振源 ４４…超音波検出器DESCRIPTION OF SYMBOLS 1 ... X-ray source 2 ... Printed wiring board 3 ... X-ray fluorescence image multiplier (II) 4 ... Imaging tube 5 ... Circuit pattern extraction logic circuit 6 ... Defect inspection logic circuit 7 ... Inspection result output unit 8 ... Line Illumination 9 ... Line sensor 10 ... Substrate 11 ... Circuit pattern 12a ... Illumination optical system 12b ... Detection optical system 13a ... Defect 13b ... Defect 14 ... Dark part A 15 ... Dark part B 16 ... Bright part 17 ... Circuit pattern exists A region corresponding to a power portion 18 ... A region corresponding to a portion where no circuit pattern exists 19a ... A region corresponding to a portion where a circuit pattern should exist only on one side 19b ... A region corresponding to a portion where a circuit pattern should exist on both sides 20 ... Image cut out with a size of 19 x 19 pixels 21 ... Area corresponding to a portion where no circuit pattern exists 22 ... Printed wiring board 23 ... Insufficient thickness of circuit pattern Defects 24 ... Defects of insufficient thickness due to chipped bottom of circuit pattern 25 ... Circuit pattern on front side of base material 26 ... Circuit pattern on back side of base material 27 ... Base material part 28 ... Image area 29 of defect 23 ... Defect 24 image area 30 ... image area of a portion where a circuit pattern exists only on one side 31 ... image area of a portion where a circuit pattern exists on both sides 32 ... image area of a portion only of the base material portion 33 ... circuit pattern Edge region 35 and defective region edge region 36 in which the thickness of the circuit pattern is insufficient.
And a region including an edge region 37 of a defective portion where the bottom of the circuit pattern is lacking and the thickness is insufficient 34 ... A region including a portion where the circuit pattern does not exist and a portion where the circuit pattern exists 35 ... A region of the edge portion of the circuit pattern 36 ... Edge region of defective portion where circuit pattern thickness is insufficient 37 ... Edge region of defective portion where thickness is insufficient due to lack of bottom of circuit pattern 39 ... Edge region of defect 23 40 ... Defect 24 Edge region 41 ... Edge region of normal circuit pattern 42 ... Region of base material only 43 ... Ultrasonic oscillator 44 ... Ultrasonic detector
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柄崎 晃一 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 飯田 正 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Koichi Karazaki 1 Horiyamashita, Hinoyama, Hadano, Kanagawa Pref., Kanagawa Plant, Hitate Manufacturing Co., Ltd. (72) Masaru Iida, 1 Horiyamashita, Hadano, Kanagawa Kanagawa factory
Claims (16)
得られた画像の信号強度に基づいて回路パターンの欠陥
を検査する方法において、得られた画像より画像処理手
段によって回路パターンが本来形成されている部分を検
査対象領域として抽出し、該検査対象領域の信号強度
を、予め設定された欠陥検査基準値と比較して条件判定
することにより、該回路パターンの欠陥を検出すること
を特徴とする回路パターンの欠陥検査方法。1. A circuit pattern is imaged by an imaging means,
In a method of inspecting a defect of a circuit pattern based on the signal intensity of the obtained image, a portion where the circuit pattern is originally formed by the image processing means is extracted from the obtained image as an inspection target area, and the inspection target area is extracted. The defect inspection method of the circuit pattern is characterized in that the defect of the circuit pattern is detected by comparing the signal intensity of the above with a preset defect inspection reference value to determine the condition.
方法において、検査対象領域の信号強度を欠陥検査基準
値と比較して条件判定する方法として、該欠陥検査基準
値を少なくとも２種類設け、該欠陥検査基準値のうち１
種類の第１の欠陥検査基準値と該検査対象領域の信号強
度とを比較して、検査対象領域の信号強度が第１の欠陥
検査基準値より大なることを条件１とし、該欠陥検査基
準値のうち条件１で参照した第１の欠陥検査基準値より
小なる第２の欠陥検査基準値と該検査対象領域の信号強
度とを比較して、検査対象領域の信号強度が第２の欠陥
検査基準値より小なることを条件２とし、条件１及び条
件２で参照する２種類の欠陥検査基準値と該検査対象領
域の信号強度とを比較して、検査対象領域の信号強度が
第１の欠陥検査基準値と第２の欠陥検査基準値の間にあ
ることを条件３とし、条件１を満たす領域を回路パター
ンの厚みが不足である欠陥とし、条件２を満たす領域を
回路パターンの厚みが過剰である欠陥とし、条件３を満
たす領域を正常とすることを特徴とする回路パターンの
欠陥検査方法。2. The circuit pattern defect inspection method according to claim 1, wherein at least two types of defect inspection reference values are provided as a method for condition determination by comparing the signal intensity of an inspection target area with a defect inspection reference value. , 1 of the defect inspection reference values
The first defect inspection reference value of the type is compared with the signal intensity of the inspection target area, and the condition 1 is that the signal intensity of the inspection target area is larger than the first defect inspection reference value. Of the values, the second defect inspection reference value smaller than the first defect inspection reference value referred to in Condition 1 is compared with the signal intensity of the inspection target area, and the signal intensity of the inspection target area is the second defect. The condition 2 is set to be smaller than the inspection reference value, and the two types of defect inspection reference values referred to in the conditions 1 and 2 are compared with the signal intensity of the inspection target region, and the signal intensity of the inspection target region is first. Between the defect inspection reference value and the second defect inspection reference value is set as a condition 3, an area satisfying the condition 1 is defined as a defect having an insufficient circuit pattern thickness, and an area satisfying the condition 2 is set as a circuit pattern thickness. Is an excessive defect, and the area that satisfies the condition 3 is normal. Defect inspection method of a circuit pattern, wherein Rukoto.
欠陥検査方法において、画像処理手段は、回路パターン
の存在を検知する第１の手段と回路パターンが存在しな
いことを検知する第２の手段とから構成され、前記画像
内の任意領域の近傍の２次元領域内に配置された複数の
前記第１の手段と複数の前記第２の手段の検知結果の組
み合わせから、該任意領域が本来回路パターンが存在す
べき領域であることを判定して検査対象領域を決定する
ことを特徴とする回路パターンの欠陥検査方法。3. The circuit pattern defect inspection method according to claim 1, wherein the image processing means includes a first means for detecting the presence of the circuit pattern and a second means for detecting the absence of the circuit pattern. And a plurality of the first means and a plurality of the second means arranged in a two-dimensional area near the arbitrary area in the image, the arbitrary area is originally A method for inspecting a defect of a circuit pattern, which comprises determining an area to be inspected by determining that the area where the circuit pattern should exist.
欠陥検査方法において、画像処理手段は、回路パターン
の存在を検知する第１の手段と回路パターンが存在しな
いことを検知する第２の手段とから構成され、前記画像
内の任意領域の近傍の２次元領域内に配置された複数の
前記第１の手段と複数の前記第２の手段の検知結果の組
み合わせから、該任意領域が本来回路パターンが存在し
ない領域であることを判定して、それ以外の領域を検査
対象領域とすることを特徴とする回路パターンの欠陥検
査方法。4. The circuit pattern defect inspection method according to claim 1, wherein the image processing means includes a first means for detecting the presence of the circuit pattern and a second means for detecting the absence of the circuit pattern. And a plurality of the first means and a plurality of the second means arranged in a two-dimensional area near the arbitrary area in the image, the arbitrary area is originally A method for inspecting a defect of a circuit pattern, which comprises determining that the area does not have a circuit pattern and making an area other than the area to be inspected.
欠陥検査方法において、回路パターンの存在を検知する
第１の手段は、予め定められた少なくとも１種類の判定
基準値と該第１の手段が配置された領域の信号強度を比
較することにより検知結果を出力するものであることを
特徴とする回路パターンの欠陥検査方法。5. The circuit pattern defect inspection method according to claim 3 or 4, wherein the first means for detecting the presence of the circuit pattern is at least one predetermined judgment reference value and the first judgment reference value. A method for inspecting a defect in a circuit pattern, which outputs a detection result by comparing signal intensities of regions in which the means are arranged.
欠陥検査方法において、回路パターンの存在を検知する
第１の手段として、請求項５に記載の判定基準値を少な
くとも２種類設け、該判定基準値のうち１種類の第１の
判定基準値と該第１の手段が配置された領域の信号強度
とを比較して、領域の信号強度が第１の判定基準値より
大なることを条件１とし、該判定基準値のうち条件１で
参照した第１の判定基準値より小なる第２の判定基準値
と前記第１の手段が配置された領域の信号強度とを比較
して、領域の信号強度が第２の判定基準値より小なるこ
とを条件２とし、前記の条件１及び条件２で参照した２
種類の判定基準値と前記第１の手段が配置された領域の
信号強度とを比較して、領域の信号強度が第１の判定基
準値と第２の判定基準値の間にあることを条件３とし、
条件１を満たす領域を検査対象領域ではないと判定し、
条件２を満たす領域を両面に回路パターンが存在すると
判定し、条件３を満たす領域を片面のみに回路パターン
が存在すると判定することを特徴とする回路パターンの
欠陥検査方法。6. The circuit pattern defect inspection method according to claim 3 or 4, wherein at least two kinds of judgment reference values according to claim 5 are provided as a first means for detecting the presence of the circuit pattern. Of the determination reference values, one kind of first determination reference value is compared with the signal strength of the area in which the first means is arranged, and it is confirmed that the signal strength of the area is larger than the first determination reference value. The condition 1 is set, and a second determination reference value smaller than the first determination reference value referred to in the condition 1 among the determination reference values and a signal strength of an area in which the first means is arranged are compared, The condition 2 is that the signal strength of the region is smaller than the second determination reference value, and the condition 2 and the condition 2 referred to above are used.
The determination reference value of the type is compared with the signal strength of the area in which the first means is arranged, and the signal strength of the area is determined to be between the first determination reference value and the second determination reference value. 3 and
It is determined that the area that satisfies condition 1 is not the inspection area,
A circuit pattern defect inspection method, characterized in that a region satisfying condition 2 is determined to have a circuit pattern on both sides, and a region satisfying condition 3 is determined to have a circuit pattern on only one side.
欠陥検査方法において、画像処理手段は、請求項６記載
の回路パターンの存在を検知する第１の手段と回路パタ
ーンが存在しないことを検知する第２の手段とから構成
され、前記画像内の任意領域の近傍の２次元領域内に配
置された複数の前記第１の手段と複数の前記第２の手段
の検知結果の組み合わせから、該任意領域が本来回路パ
ターンが片面のみに存在すべき検査対象領域であるか、
本来回路パターンが両面に存在すべき検査対象領域であ
るか、検査対象領域ではないか、を判定して、検査対象
領域を回路パターンが片面のみに存在すべき検査対象領
域と、回路パターンが両面に存在すべき検査対象領域と
を分離して検査対象領域を決定することを特徴とする回
路パターンの欠陥検査方法。7. The circuit pattern defect inspection method according to claim 1 or 2, wherein the image processing means includes the first means for detecting the presence of the circuit pattern according to claim 6 and the absence of the circuit pattern. A second means for detecting, and a combination of the detection results of the plurality of first means and the plurality of second means arranged in a two-dimensional area near an arbitrary area in the image, Whether the arbitrary area is an inspection target area where the circuit pattern should originally exist only on one side,
It is determined whether the circuit pattern should be the inspection target area that should exist on both sides or not, and the inspection target area should be the inspection target area where the circuit pattern should exist on only one side, and the circuit pattern is the both sides. A defect inspection method for a circuit pattern, characterized in that the inspection target region is determined by separating it from the inspection target region that should exist.
方法において、検査対象領域の信号強度を欠陥検査基準
値と比較して条件判定する方法として、該欠陥検査基準
値を４種類設け、請求項７記載の画像処理手段によって
該検査対象領域が片面のみに回路パターンが存在すべき
検査対象領域と判定された場合には、該欠陥検査基準値
のうち１種類の第１の欠陥検査基準値と該検査対象領域
の信号強度とを比較して、検査対象領域の信号強度が第
１の欠陥検査基準値より大なることを条件１とし、該欠
陥検査基準値のうち条件１で参照した第１の欠陥検査基
準値より小なる第２の欠陥検査基準値と該検査対象領域
の信号強度とを比較して、検査対象領域の信号強度が第
２の欠陥検査基準値より小なることを条件２とし、条件
１及び条件２で参照する２種類の欠陥検査基準値と該検
査対象領域の信号強度とを比較して、検査対象領域の信
号強度が第１の欠陥検査基準値と第２の欠陥検査基準値
の間にあることを条件３とし、条件１を満たす該検査対
象領域を回路パターンの厚みが不足である欠陥とし、条
件２を満たす該検査対象領域を回路パターンの厚みが過
剰である欠陥とし、条件３を満たす該検査対象領域を正
常とし、請求項７記載の画像処理手段によって該検査対
象領域が両面に回路パターンが存在すべき検査対象領域
と判定された場合には、該欠陥検査基準値のうち条件１
で参照した第１の欠陥検査基準値より小さく、かつ条件
２で参照した第２の欠陥検査基準値とは異なる第３の欠
陥検査基準値と該検査対象領域の信号強度とを比較し
て、検査対象領域の信号強度が第３の欠陥検査基準値よ
り大なることを条件４とし、該欠陥検査基準値のうち条
件４で参照した第３の欠陥検査基準値より小なる第４の
欠陥検査基準値と該検査対象領域の信号強度とを比較し
て、検査対象領域の信号強度が第４の欠陥検査基準値よ
り小なることを条件５とし、条件４及び条件５で参照す
る２種類の欠陥検査基準値と該検査対象領域の信号強度
とを比較して、検査対象領域の信号強度が第３の欠陥検
査基準値と第４の欠陥検査基準値の間にあることを条件
６とし、条件４を満たす該検査対象領域を回路パターン
の厚みが不足である欠陥とし、条件５を満たす該検査対
象領域を回路パターンの厚みが過剰である欠陥とし、条
件６を満たす該検査対象領域を正常とすることを特徴と
する回路パターンの欠陥検査方法。8. The circuit pattern defect inspection method according to claim 1, wherein four types of defect inspection reference values are provided as a method for condition determination by comparing a signal intensity of an inspection target area with a defect inspection reference value, When the image processing means according to claim 7 determines that the inspection target area is an inspection target area in which a circuit pattern should exist on only one side, one type of first defect inspection standard among the defect inspection standard values. The value is compared with the signal intensity of the inspection target area, and the condition 1 is that the signal intensity of the inspection target area is larger than the first defect inspection reference value. The condition 1 of the defect inspection reference values is referred to. The second defect inspection reference value smaller than the first defect inspection reference value is compared with the signal intensity of the inspection target region, and the signal intensity of the inspection target region is determined to be smaller than the second defect inspection reference value. Use condition 2 and refer to condition 1 and condition 2. The two types of defect inspection reference values are compared with the signal intensity of the inspection target area, and the signal intensity of the inspection target area is determined to be between the first defect inspection reference value and the second defect inspection reference value. The condition 3 is set, the inspection target region satisfying the condition 1 is set as a defect in which the circuit pattern thickness is insufficient, and the inspection target region satisfying the condition 2 is set as a defect in which the circuit pattern thickness is excessive. When the target area is regarded as normal and the inspection target area is determined to be an inspection target area in which circuit patterns should be present on both sides by the image processing means according to claim 7, the condition 1 of the defect inspection reference values is set.
Comparing the third defect inspection reference value smaller than the first defect inspection reference value referred to in step 1 and different from the second defect inspection reference value referred to in condition 2 with the signal intensity of the inspection target region, The condition 4 is that the signal intensity of the inspection target area is higher than the third defect inspection reference value, and the fourth defect inspection is smaller than the third defect inspection reference value referred to in the condition 4 among the defect inspection reference values. By comparing the reference value with the signal intensity of the inspection target area, the condition 5 is that the signal intensity of the inspection target area is smaller than the fourth defect inspection reference value, and the two types of conditions 4 and 5 are referred to. The defect inspection reference value is compared with the signal intensity of the inspection target region, and the signal intensity of the inspection target region is between the third defect inspection reference value and the fourth defect inspection reference value, which is Condition 6. The thickness of the circuit pattern is insufficient in the inspection target region that satisfies the condition 4. Recessed and then, to the inspection target region satisfying the conditions 5 and defect thickness of the circuit pattern is excessive, defect inspection method of a circuit pattern, characterized by the inspection target region satisfying the condition 6 normal.
回路パターンの欠陥検査方法において、回路パターンを
撮像する方法として、Ｘ線源を使用し、Ｘ線で該回路パ
ターンを透過した信号を電気信号に変換して回路パター
ンを撮像することを特徴とする回路パターンの欠陥検査
方法。9. The circuit pattern defect inspection method according to claim 1, wherein an X-ray source is used as a method of imaging the circuit pattern, and the circuit pattern is transmitted by X-rays. A circuit pattern defect inspection method, which comprises converting a signal into an electric signal and imaging the circuit pattern.
の回路パターンの欠陥検査方法において、回路パターン
を撮像する方法として、超音波発振源を使用し、超音波
で該回路パターンを撮像することを特徴とする回路パタ
ーンの欠陥検査方法。10. The circuit pattern defect inspection method according to claim 1, wherein an ultrasonic oscillation source is used as a method of imaging the circuit pattern, and the circuit pattern is imaged by ultrasonic waves. A method of inspecting a circuit pattern for defects.
て被検査回路パターンを保持する手段と、該回路パター
ンの画像を得る手段と、請求項１ないし８のいずれか１
項に記載の方法によって前記回路パターンの欠陥を検査
する手段と、前記の各手段を制御する機構とを有するこ
とを特徴とする回路パターンの欠陥検査装置。11. A means for holding a circuit pattern to be inspected by a mechanism for scanning and arbitrarily positioning the circuit pattern, a means for obtaining an image of the circuit pattern, and any one of claims 1 to 8.
An apparatus for inspecting a circuit pattern defect, comprising: a unit for inspecting a defect in the circuit pattern by the method described in the item 1; and a mechanism for controlling each unit.
検査装置において、回路パターンの画像を得る手段が、
Ｘ線源から出るＸ線を回路パターンに照射し、該Ｘ線の
変化量を画像として得るものであることを特徴とする回
路パターンの欠陥検査装置。12. The circuit pattern defect inspection apparatus according to claim 11, wherein the means for obtaining an image of the circuit pattern comprises:
A circuit pattern defect inspection apparatus characterized in that a circuit pattern is irradiated with X-rays emitted from an X-ray source, and a change amount of the X-rays is obtained as an image.
検査装置において、回路パターンの画像を得る手段が、
超音波発振源から出る超音波を回路パターンに照射し、
該超音波の変化量を画像として得るものであることを特
徴とする回路パターンの欠陥検査装置。13. The circuit pattern defect inspection apparatus according to claim 11, wherein the means for obtaining an image of the circuit pattern comprises:
Irradiate the circuit pattern with ultrasonic waves emitted from the ultrasonic source,
A defect inspection apparatus for a circuit pattern, wherein the change amount of the ultrasonic wave is obtained as an image.
記載の回路パターンの欠陥検査装置において、検出した
欠陥を、欠陥の種類別に出力することを特徴とする回路
パターンの欠陥検査装置。14. The circuit pattern defect inspection apparatus according to claim 11, wherein the detected defect is output for each defect type.
記載の回路パターンの欠陥検査装置を製造工程に用いて
製作された回路パターン。15. A circuit pattern manufactured by using the circuit pattern defect inspection apparatus according to claim 11 in a manufacturing process.
込んだ製品。16. A product incorporating the circuit pattern according to claim 15.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04018816A JP3089079B2 (en) | 1992-02-04 | 1992-02-04 | Circuit pattern defect inspection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04018816A JP3089079B2 (en) | 1992-02-04 | 1992-02-04 | Circuit pattern defect inspection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05215694A true JPH05215694A (en) | 1993-08-24 |
| JP3089079B2 JP3089079B2 (en) | 2000-09-18 |
Family
ID=11982101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04018816A Expired - Fee Related JP3089079B2 (en) | 1992-02-04 | 1992-02-04 | Circuit pattern defect inspection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3089079B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930382A (en) * | 1995-05-15 | 1999-07-27 | Hitachi, Ltd. | Wiring pattern inspecting method and system for carrying out the same |
| US6072899A (en) * | 1997-01-23 | 2000-06-06 | Hitachi, Ltd. | Method and device of inspecting three-dimensional shape defect |
| JP2004340973A (en) * | 2003-05-15 | 2004-12-02 | Samsung Electronics Co Ltd | Real-time monitoring system in jointing process, and method therefor |
| JP2005283583A (en) * | 2004-03-29 | 2005-10-13 | Ajuhitek Inc | System for fault sensing prevention in visual inspection of film or tape shaped printed circuit board, and its processing method |
| JP2006266941A (en) * | 2005-03-24 | 2006-10-05 | Sekisui Chem Co Ltd | Surface inspection method and surface inspection device for conductive particle |
| JP2008051583A (en) * | 2006-08-23 | 2008-03-06 | Kokusai Gijutsu Kaihatsu Co Ltd | Inspection device |
| JP2010164333A (en) * | 2009-01-13 | 2010-07-29 | Toshiba Corp | Device and method for inspecting defect |
-
1992
- 1992-02-04 JP JP04018816A patent/JP3089079B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930382A (en) * | 1995-05-15 | 1999-07-27 | Hitachi, Ltd. | Wiring pattern inspecting method and system for carrying out the same |
| US6072899A (en) * | 1997-01-23 | 2000-06-06 | Hitachi, Ltd. | Method and device of inspecting three-dimensional shape defect |
| JP2004340973A (en) * | 2003-05-15 | 2004-12-02 | Samsung Electronics Co Ltd | Real-time monitoring system in jointing process, and method therefor |
| JP2005283583A (en) * | 2004-03-29 | 2005-10-13 | Ajuhitek Inc | System for fault sensing prevention in visual inspection of film or tape shaped printed circuit board, and its processing method |
| JP2006266941A (en) * | 2005-03-24 | 2006-10-05 | Sekisui Chem Co Ltd | Surface inspection method and surface inspection device for conductive particle |
| JP2008051583A (en) * | 2006-08-23 | 2008-03-06 | Kokusai Gijutsu Kaihatsu Co Ltd | Inspection device |
| JP2010164333A (en) * | 2009-01-13 | 2010-07-29 | Toshiba Corp | Device and method for inspecting defect |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3089079B2 (en) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0501683B1 (en) | Technique for enhanced two-dimensional imaging | |
| US6661912B1 (en) | Inspecting method and apparatus for repeated micro-miniature patterns | |
| US6870611B2 (en) | Electrical circuit conductor inspection | |
| JP4408298B2 (en) | Inspection apparatus and inspection method | |
| JPH1151622A (en) | Method and device for foreign matter inspection | |
| JPH05215694A (en) | Method and apparatus for inspecting defect of circuit pattern | |
| JP2001209798A (en) | Method and device for inspecting outward appearance | |
| JP4108829B2 (en) | Thickness defect inspection apparatus and inspection method thereof | |
| JP2001056297A (en) | Surface inspection method and device therefor | |
| JP3878340B2 (en) | Pattern defect inspection method and apparatus | |
| JP3283356B2 (en) | Surface inspection method | |
| JPH09312317A (en) | Flip chip junction inspection method and device | |
| JP4563184B2 (en) | Method and apparatus for inspecting mura defect | |
| JPH09113465A (en) | Detection apparatus for surface fault for galvanized steel plate | |
| JP5391172B2 (en) | Foreign object inspection apparatus and alignment adjustment method | |
| JPH11352073A (en) | Foreign matter inspection method and apparatus thereof | |
| JP2000046748A (en) | Method and apparatus for inspecting conductor pattern and production of multilayered substrate | |
| JPH07159333A (en) | Apparatus and method for inspection of appearance | |
| KR100564871B1 (en) | Inspecting method and apparatus for repeated micro-miniature patterns | |
| JP3609136B2 (en) | Semiconductor device inspection method and apparatus | |
| JPH06347418A (en) | Laser scanner and image forming method | |
| JP2536745B2 (en) | PCB cut condition inspection method | |
| JP2818347B2 (en) | Appearance inspection device | |
| JP2968106B2 (en) | Via hole inspection equipment | |
| JPH06123711A (en) | Method and device for detecting chipping |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |