JPH05122027A - パルス幅補正回路 - Google Patents
パルス幅補正回路Info
- Publication number
- JPH05122027A JPH05122027A JP3309887A JP30988791A JPH05122027A JP H05122027 A JPH05122027 A JP H05122027A JP 3309887 A JP3309887 A JP 3309887A JP 30988791 A JP30988791 A JP 30988791A JP H05122027 A JPH05122027 A JP H05122027A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- pulse width
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Recording Or Reproduction (AREA)
- Optical Head (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】 パルス幅の異なる記録情報（デジタル信号）
を光学的手段により記録する（追記型）光ディスク記録
装置に使用して好適なパルス幅補正回路を提供する。パ
ルス幅の異なるデジタル信号のパルス幅を個別にアナロ
グ補正して記録することにより、高品質な光ディスクが
得られる。 【構成】 入力デジタル信号のパルス幅に対応した所望
のアナログ遅延量を有する遅延ラインＤＬ2,ＤＬ3,ＤＬ
4 と、パルス幅に対応した遅延ラインの出力の終端部付
近でゲート信号G2,G3,G4を出力するタイミング回路Ｔ2
，Ｔ3 ，Ｔ4 とから構成して、遅延ラインの出力をゲ
ートして出力させ、パルス幅の異なるデジタル信号を個
別に補正する。
を光学的手段により記録する（追記型）光ディスク記録
装置に使用して好適なパルス幅補正回路を提供する。パ
ルス幅の異なるデジタル信号のパルス幅を個別にアナロ
グ補正して記録することにより、高品質な光ディスクが
得られる。 【構成】 入力デジタル信号のパルス幅に対応した所望
のアナログ遅延量を有する遅延ラインＤＬ2,ＤＬ3,ＤＬ
4 と、パルス幅に対応した遅延ラインの出力の終端部付
近でゲート信号G2,G3,G4を出力するタイミング回路Ｔ2
，Ｔ3 ，Ｔ4 とから構成して、遅延ラインの出力をゲ
ートして出力させ、パルス幅の異なるデジタル信号を個
別に補正する。
Description
【０００１】
【産業上の利用分野】本発明はパルス幅の異なる記録情
報（デジタル信号）を光学的手段により記録する（追記
型）光ディスク記録装置（光ディスク記録駆動回路）に
使用して好適なパルス幅補正回路に関するものである。
報（デジタル信号）を光学的手段により記録する（追記
型）光ディスク記録装置（光ディスク記録駆動回路）に
使用して好適なパルス幅補正回路に関するものである。
【０００２】
【従来の技術】図５は（追記型）光ディスク、例えば C
D-WO(Compact Disc Write Once) に使用される光ディス
ク記録装置の一般的な構成図である。光ディスクに記録
する情報信号は記録変調回路１０に入力されて、インタ
ーリーブ・エラー訂正符号付加処理などされた後、ＣＤ
記録信号にＥＦＭ変調される。ＣＤ記録信号は記録パル
ス幅を所定時間短くするパルスデューティー補正回路１
１で補正された後、記録パルス増幅回路１２で記録レー
ザダイオードを適正なパワーで発光させるための増幅が
なされ、光ピックアップ１３により回転している光ディ
スク１４に照射され信号記録が行われる。
D-WO(Compact Disc Write Once) に使用される光ディス
ク記録装置の一般的な構成図である。光ディスクに記録
する情報信号は記録変調回路１０に入力されて、インタ
ーリーブ・エラー訂正符号付加処理などされた後、ＣＤ
記録信号にＥＦＭ変調される。ＣＤ記録信号は記録パル
ス幅を所定時間短くするパルスデューティー補正回路１
１で補正された後、記録パルス増幅回路１２で記録レー
ザダイオードを適正なパワーで発光させるための増幅が
なされ、光ピックアップ１３により回転している光ディ
スク１４に照射され信号記録が行われる。
【０００３】パルスデューティー補正回路１１では再生
時の波形補償のために、ＣＤ記録信号の３Ｔ〜１１Ｔ
（ＴはＣＤ信号のクロック周期である231.4nsec ）をそ
れぞれ１Ｔ幅だけ記録パルス幅を狭く、２Ｔ〜１０Ｔと
した後、さらに補正した２Ｔパルスのみを50nsecパルス
幅広くアナログ補正している。つまり、パルス幅の異な
る記録情報を光学的手段により記録する際に、記録情報
のパルス幅を時間軸上で補正していた。
時の波形補償のために、ＣＤ記録信号の３Ｔ〜１１Ｔ
（ＴはＣＤ信号のクロック周期である231.4nsec ）をそ
れぞれ１Ｔ幅だけ記録パルス幅を狭く、２Ｔ〜１０Ｔと
した後、さらに補正した２Ｔパルスのみを50nsecパルス
幅広くアナログ補正している。つまり、パルス幅の異な
る記録情報を光学的手段により記録する際に、記録情報
のパルス幅を時間軸上で補正していた。
【０００４】このような従来の記録駆動回路により、光
ディスクにＣＤ信号を記録して再生回路により再生する
と、補正した２Ｔパルス以外では本来のパルス周期に対
して大きなずれを生じる。本来の周期からのずれは読取
り誤りを引き起こすため好ましくない。つまり、パルス
幅の異なる記録情報を光学的手段により記録する際に、
記録情報の２Ｔパルスのみ時間軸上でアナログ補正する
だけでは、後続のピット（記録光の熱により光ディスク
の記録層が変化を起こした部分）やランド（記録層がそ
のまま残っている部分）のパルス幅が正常に生成されな
いことが生じる。このため、２Ｔ〜１０Ｔ（これは上述
したように現信号である３Ｔ〜１１Ｔのパルスを１パル
スを一律に補正した結果）のパルスをそのパルス幅に応
じて個別にアナログ補正する要望があった。
ディスクにＣＤ信号を記録して再生回路により再生する
と、補正した２Ｔパルス以外では本来のパルス周期に対
して大きなずれを生じる。本来の周期からのずれは読取
り誤りを引き起こすため好ましくない。つまり、パルス
幅の異なる記録情報を光学的手段により記録する際に、
記録情報の２Ｔパルスのみ時間軸上でアナログ補正する
だけでは、後続のピット（記録光の熱により光ディスク
の記録層が変化を起こした部分）やランド（記録層がそ
のまま残っている部分）のパルス幅が正常に生成されな
いことが生じる。このため、２Ｔ〜１０Ｔ（これは上述
したように現信号である３Ｔ〜１１Ｔのパルスを１パル
スを一律に補正した結果）のパルスをそのパルス幅に応
じて個別にアナログ補正する要望があった。
【０００５】
【発明が解決しようとする課題】ところで、図６（Ａ）
に示すように、遅延ラインＤＬとオアゲートとでパルス
の幅を広くすることができ、従来のように２Ｔパルスの
みパルス幅広く補正することは比較的容易である。しか
し、２Ｔ〜１０Ｔ（これは上述したように現信号である
３Ｔ〜１１Ｔのパルスを１パルスを一律に補正した結
果）のようにパルス幅が異なる信号が混在して伝送され
ている場合に、異なるパルス幅ごとに違った補正をしよ
うとすると容易でない。同図（Ｂ）に示すような、例え
ば２Ｔ，３Ｔ，４Ｔのパルス幅を個別に補正しようとし
て、同図（Ｃ）に示すように、３つ遅延ラインＤＬ2,Ｄ
Ｌ3,ＤＬ4 を単純に並列させただけでは正しい出力が得
られず、信号のパルス幅を検出してそのパルス幅に応じ
た遅延器を選択して動作させる必要がある。このため、
回路が複雑なものとなってしまう問題点があった。そこ
で、本発明は、パルス幅の異なるデジタル信号をパルス
幅に応じて個別にアナログ補正するパルス幅補正回路を
簡易な構成で実現したものである。
に示すように、遅延ラインＤＬとオアゲートとでパルス
の幅を広くすることができ、従来のように２Ｔパルスの
みパルス幅広く補正することは比較的容易である。しか
し、２Ｔ〜１０Ｔ（これは上述したように現信号である
３Ｔ〜１１Ｔのパルスを１パルスを一律に補正した結
果）のようにパルス幅が異なる信号が混在して伝送され
ている場合に、異なるパルス幅ごとに違った補正をしよ
うとすると容易でない。同図（Ｂ）に示すような、例え
ば２Ｔ，３Ｔ，４Ｔのパルス幅を個別に補正しようとし
て、同図（Ｃ）に示すように、３つ遅延ラインＤＬ2,Ｄ
Ｌ3,ＤＬ4 を単純に並列させただけでは正しい出力が得
られず、信号のパルス幅を検出してそのパルス幅に応じ
た遅延器を選択して動作させる必要がある。このため、
回路が複雑なものとなってしまう問題点があった。そこ
で、本発明は、パルス幅の異なるデジタル信号をパルス
幅に応じて個別にアナログ補正するパルス幅補正回路を
簡易な構成で実現したものである。
【０００６】
【課題を解決するための手段】本発明は上記課題を解決
するために、例えば、図１及び図２に示すように、パル
ス幅の異なるデジタル信号をパルス幅に応じてアナログ
補正するパルス幅の補正回路であって、入力されたデジ
タル信号Diのパルス幅（例えば、２Ｔ，３Ｔ，４Ｔ）に
対応した所望のアナログ遅延量dl2,dl3,dl4 を有する遅
延手段（遅延ラインＤＬ2,ＤＬ3,ＤＬ4 ）と、パルス幅
に対応した前記遅延手段の出力の終端部付近でゲート信
号G2,G3,G4を出力するゲート信号生成手段（タイミング
回路Ｔ1a，Ｔ1b，Ｔ2 ，Ｔ3 ，Ｔ4 ）と、パルス幅に対
応したゲート信号が出力された直後に、前記ゲート信号
生成手段をクリアする手段（タイミング回路Ｔ1a）と、
前記遅延手段の遅延出力d2,d3,d4とこの出力に対応した
前記ゲート信号との論理積をとるゲート手段（アンド回
路AND2,AND3,AND4）と、前記ゲート手段の出力D2,D3,D4
と入力されたデジタル信号Diとの論理和をとって補正出
力する手段（オア回路OR）とからなるパルス幅補正回路
を提供するものである。上記のように構成されたパルス
幅補正回路によれば、入力されたパルス幅に対応した補
正出力がゲート信号によって選択されて補正出力の終端
部が決定され、さらに、入力された信号の始端部と同一
の位置に補正出力の始端部が決定され、パルス幅に応じ
た補正出力が最終出力される。
するために、例えば、図１及び図２に示すように、パル
ス幅の異なるデジタル信号をパルス幅に応じてアナログ
補正するパルス幅の補正回路であって、入力されたデジ
タル信号Diのパルス幅（例えば、２Ｔ，３Ｔ，４Ｔ）に
対応した所望のアナログ遅延量dl2,dl3,dl4 を有する遅
延手段（遅延ラインＤＬ2,ＤＬ3,ＤＬ4 ）と、パルス幅
に対応した前記遅延手段の出力の終端部付近でゲート信
号G2,G3,G4を出力するゲート信号生成手段（タイミング
回路Ｔ1a，Ｔ1b，Ｔ2 ，Ｔ3 ，Ｔ4 ）と、パルス幅に対
応したゲート信号が出力された直後に、前記ゲート信号
生成手段をクリアする手段（タイミング回路Ｔ1a）と、
前記遅延手段の遅延出力d2,d3,d4とこの出力に対応した
前記ゲート信号との論理積をとるゲート手段（アンド回
路AND2,AND3,AND4）と、前記ゲート手段の出力D2,D3,D4
と入力されたデジタル信号Diとの論理和をとって補正出
力する手段（オア回路OR）とからなるパルス幅補正回路
を提供するものである。上記のように構成されたパルス
幅補正回路によれば、入力されたパルス幅に対応した補
正出力がゲート信号によって選択されて補正出力の終端
部が決定され、さらに、入力された信号の始端部と同一
の位置に補正出力の始端部が決定され、パルス幅に応じ
た補正出力が最終出力される。
【０００７】
【実施例】本発明になるパルス幅補正回路の一実施例を
以下図面と共に詳細に説明する。図１はパルス幅補正回
路の原理を説明する図、図２はそのタイミングチャート
である。ＤＬ2,ＤＬ3,ＤＬ4 は、パルス幅の異なる情
報、例えば前記したパルス幅２Ｔ，３Ｔ，４Ｔのデジタ
ル信号Diに対応した所望のアナログ遅延量dl2,dl3,dl4
を有する遅延ラインである。Ｔ1a，Ｔ1b，Ｔ2 ，Ｔ3 ，
Ｔ4 は制御用のゲート信号G2,G3,G4を生成するタイミン
グ回路（例えば、シフトレジスタ群）である。このタイ
ミング回路Ｔ2 ，Ｔ3 ，Ｔ4 は、対応した遅延ライン出
力の終了付近で出力されるようにゲート信号G2,G3,G4と
して出力されるように構成されている。ＤＬ2,ＤＬ3,Ｄ
Ｌ4 からの遅延出力D2,D3,D4は、タイミング回路Ｔ2 ，
Ｔ3 ，Ｔ4 のゲート信号G2,G3,G4との間でアンド回路AN
D2,AND3,AND4により論理積（アンド）がとられる。さら
に、オア回路ORによりアンド出力D2,D3,D4と入力信号Di
の論理和（オア）がとられて、パルス幅が補正された信
号Doとして出力されるように構成されている。タイミン
グ回路Ｔ1a，Ｔ1bはゲート基本信号Grとクリア信号CLR
を生成するものである。このクリア信号CLR は、パルス
幅に対応した前記ゲート信号が出力された直後に、前記
タイミング回路Ｔ1a，Ｔ1b，Ｔ2 ，Ｔ3 ，Ｔ4 をクリア
するように構成されている。
以下図面と共に詳細に説明する。図１はパルス幅補正回
路の原理を説明する図、図２はそのタイミングチャート
である。ＤＬ2,ＤＬ3,ＤＬ4 は、パルス幅の異なる情
報、例えば前記したパルス幅２Ｔ，３Ｔ，４Ｔのデジタ
ル信号Diに対応した所望のアナログ遅延量dl2,dl3,dl4
を有する遅延ラインである。Ｔ1a，Ｔ1b，Ｔ2 ，Ｔ3 ，
Ｔ4 は制御用のゲート信号G2,G3,G4を生成するタイミン
グ回路（例えば、シフトレジスタ群）である。このタイ
ミング回路Ｔ2 ，Ｔ3 ，Ｔ4 は、対応した遅延ライン出
力の終了付近で出力されるようにゲート信号G2,G3,G4と
して出力されるように構成されている。ＤＬ2,ＤＬ3,Ｄ
Ｌ4 からの遅延出力D2,D3,D4は、タイミング回路Ｔ2 ，
Ｔ3 ，Ｔ4 のゲート信号G2,G3,G4との間でアンド回路AN
D2,AND3,AND4により論理積（アンド）がとられる。さら
に、オア回路ORによりアンド出力D2,D3,D4と入力信号Di
の論理和（オア）がとられて、パルス幅が補正された信
号Doとして出力されるように構成されている。タイミン
グ回路Ｔ1a，Ｔ1bはゲート基本信号Grとクリア信号CLR
を生成するものである。このクリア信号CLR は、パルス
幅に対応した前記ゲート信号が出力された直後に、前記
タイミング回路Ｔ1a，Ｔ1b，Ｔ2 ，Ｔ3 ，Ｔ4 をクリア
するように構成されている。
【０００８】次に、図１のように構成されたパルス幅補
正回路の動作（タイミングチャート）を図２を参照して
説明する。パルス幅２Ｔ，３Ｔ，４Ｔのデジタル信号Di
はタイミング回路Ｔ1a，Ｔ1bで遅延された後、反転信号
との論理積がとられてされたゲート基本信号Grとなる
（図２のａ，ｂ）。同時に、このデジタル信号Diは遅延
ラインＤＬ2,ＤＬ3,ＤＬ4 により、遅延量d2,d3,d4が与
えられて出力される（図２のｄ，ｅ，ｆ）。
正回路の動作（タイミングチャート）を図２を参照して
説明する。パルス幅２Ｔ，３Ｔ，４Ｔのデジタル信号Di
はタイミング回路Ｔ1a，Ｔ1bで遅延された後、反転信号
との論理積がとられてされたゲート基本信号Grとなる
（図２のａ，ｂ）。同時に、このデジタル信号Diは遅延
ラインＤＬ2,ＤＬ3,ＤＬ4 により、遅延量d2,d3,d4が与
えられて出力される（図２のｄ，ｅ，ｆ）。
【０００９】ゲート基本信号Grは、タイミング回路Ｔ2
，Ｔ3 ，Ｔ4 により、対応した遅延ライン出力の終了
付近で出力されるようにゲート信号G2,G3,G4として出力
される（図２のｇ，ｈ，ｉ）。すなわち、入力信号のパ
ルス幅に対応した遅延ライン出力の終端部のみを含むよ
うに、ゲート信号G2,G3,G4が出力される。パルス幅に対
応したゲート信号が出力された直後には、クリア信号CL
R により、タイミング回路Ｔ1a，Ｔ1b，Ｔ2 ，Ｔ3 ，Ｔ
4 はクリアされる（図２のｃ）。
，Ｔ3 ，Ｔ4 により、対応した遅延ライン出力の終了
付近で出力されるようにゲート信号G2,G3,G4として出力
される（図２のｇ，ｈ，ｉ）。すなわち、入力信号のパ
ルス幅に対応した遅延ライン出力の終端部のみを含むよ
うに、ゲート信号G2,G3,G4が出力される。パルス幅に対
応したゲート信号が出力された直後には、クリア信号CL
R により、タイミング回路Ｔ1a，Ｔ1b，Ｔ2 ，Ｔ3 ，Ｔ
4 はクリアされる（図２のｃ）。
【００１０】そして、アンド回路AND2,AND3,AND4（ゲー
ト手段）により、遅延ラインの遅延出力d2,d3,d4とこの
出力に対応した前記ゲート信号G2,G3,G4との論理積をと
られ、ゲート信号により入力されたパルス幅に対応した
補正出力の終端部が決定されることとなる（図２のｊ，
ｋ，ｌ）。さらに、オア回路ORにより、アンド回路AND
2,AND3,AND4の出力D2,D3,D4と入力されたデジタル信号D
iとの論理和をとられ、つまり、補正出力の始端部はア
ンド出力D2,D3,D4との論理和（オア）がとられて、入力
信号Diの始端部と同一の位置となる。このようにして、
補正出力の始端部及び終端部が決定されてパルス幅に応
じた補正出力が最終出力される（図２のｍ）。
ト手段）により、遅延ラインの遅延出力d2,d3,d4とこの
出力に対応した前記ゲート信号G2,G3,G4との論理積をと
られ、ゲート信号により入力されたパルス幅に対応した
補正出力の終端部が決定されることとなる（図２のｊ，
ｋ，ｌ）。さらに、オア回路ORにより、アンド回路AND
2,AND3,AND4の出力D2,D3,D4と入力されたデジタル信号D
iとの論理和をとられ、つまり、補正出力の始端部はア
ンド出力D2,D3,D4との論理和（オア）がとられて、入力
信号Diの始端部と同一の位置となる。このようにして、
補正出力の始端部及び終端部が決定されてパルス幅に応
じた補正出力が最終出力される（図２のｍ）。
【００１１】この補正時、例えば、３Ｔのデジタル信号
を補正処理する時では（図中の中央での処理）、これよ
り短い、例えば２Ｔのデジタル信号に対応したゲート信
号G2は３Ｔのデジタル信号の遅延出力中に出力されるの
で、吸収されてしまい、３Ｔのデジタル信号の補正処理
になんら悪影響を与えない。また、これより長い、例え
ば４Ｔのデジタル信号に対応したゲート信号G4は、クリ
ア信号によりタイミング回路Ｔ2 ，Ｔ3 ，Ｔ4 がリセッ
トされ発生しないので、３Ｔのデジタル信号の補正処理
になんら悪影響を与えない。したがって、所望の遅延量
を有する安価な遅延ラインを使用した簡易な構成で、パ
ルス幅の異なるデジタル信号をパルス幅に応じてアナロ
グ補正できることとなる。
を補正処理する時では（図中の中央での処理）、これよ
り短い、例えば２Ｔのデジタル信号に対応したゲート信
号G2は３Ｔのデジタル信号の遅延出力中に出力されるの
で、吸収されてしまい、３Ｔのデジタル信号の補正処理
になんら悪影響を与えない。また、これより長い、例え
ば４Ｔのデジタル信号に対応したゲート信号G4は、クリ
ア信号によりタイミング回路Ｔ2 ，Ｔ3 ，Ｔ4 がリセッ
トされ発生しないので、３Ｔのデジタル信号の補正処理
になんら悪影響を与えない。したがって、所望の遅延量
を有する安価な遅延ラインを使用した簡易な構成で、パ
ルス幅の異なるデジタル信号をパルス幅に応じてアナロ
グ補正できることとなる。
【００１２】＜具体例＞図３はパルス幅補正回路の具体
的な回路図、図４はそのタイミングチャートである。な
お、この回路は前記原理図とは異なり、負論理で表現し
ている。タイミング回路Ｔ1a・Ｔ1b，Ｔ2 ，Ｔ3 ，Ｔ4
は、シフトレジスタ（例えば、汎用のＴＴＬ ７４１６
４）１〜４から構成している。シフトレジスタ１〜４
は、補正されるデジタル信号の幅に見合った時間分遅延
させるために直列に接続されている。タイミングクロッ
クCKは、１／２Ｔ周期で入力されるデジタル信号に同期
したクロックである。シフトレジスタ１〜４はこのタイ
ミングクロックCKにより、同期動作している。
的な回路図、図４はそのタイミングチャートである。な
お、この回路は前記原理図とは異なり、負論理で表現し
ている。タイミング回路Ｔ1a・Ｔ1b，Ｔ2 ，Ｔ3 ，Ｔ4
は、シフトレジスタ（例えば、汎用のＴＴＬ ７４１６
４）１〜４から構成している。シフトレジスタ１〜４
は、補正されるデジタル信号の幅に見合った時間分遅延
させるために直列に接続されている。タイミングクロッ
クCKは、１／２Ｔ周期で入力されるデジタル信号に同期
したクロックである。シフトレジスタ１〜４はこのタイ
ミングクロックCKにより、同期動作している。
【００１３】シフトレジスタ１のデータ端子には補正さ
れるデジタル信号が入力され、クロック端子には、イン
バータ５により反転されたクロックが入力されている。
入力されたデジタル信号は、１クロック遅延、２クロッ
ク遅延された出力QA,QB から、インバータ６，アンド回
路７により入力信号の立上がり位置から１フレーム遅れ
た位置に１クロック幅のゲート基本信号Grが生成されて
いる。また、出力ＱAの反転出力がクリア信号となって
いる。
れるデジタル信号が入力され、クロック端子には、イン
バータ５により反転されたクロックが入力されている。
入力されたデジタル信号は、１クロック遅延、２クロッ
ク遅延された出力QA,QB から、インバータ６，アンド回
路７により入力信号の立上がり位置から１フレーム遅れ
た位置に１クロック幅のゲート基本信号Grが生成されて
いる。また、出力ＱAの反転出力がクリア信号となって
いる。
【００１４】ゲート基本信号Grは、次段のシフトレジス
タ２，３，４に順次入力されて、対応した遅延ライン出
力の終了付近でゲート出力されるように、その出力位置
（タップ）が選択されゲート信号G2,G3,G4として出力さ
れる。例えば、２Ｔのパルス幅信号では、シフトレジス
タ２のQA出力をゲート信号とすれば良い。このように、
シフトレジスタの出力を適宜選択することで、異なるパ
ルス幅及びその遅延量に応じたゲート信号が生成でき
る。このゲート信号を元にして、前述した原理図と同様
に、オアゲート群８，アンドゲート９，遅延ライン群１
０によって、遅延出力，入力信号により補正した信号が
最終出力される。このように、パルス幅の異なるデジタ
ル信号をパルス幅に応じてアナログ補正するパルス幅補
正回路を簡易な構成で実現できる。
タ２，３，４に順次入力されて、対応した遅延ライン出
力の終了付近でゲート出力されるように、その出力位置
（タップ）が選択されゲート信号G2,G3,G4として出力さ
れる。例えば、２Ｔのパルス幅信号では、シフトレジス
タ２のQA出力をゲート信号とすれば良い。このように、
シフトレジスタの出力を適宜選択することで、異なるパ
ルス幅及びその遅延量に応じたゲート信号が生成でき
る。このゲート信号を元にして、前述した原理図と同様
に、オアゲート群８，アンドゲート９，遅延ライン群１
０によって、遅延出力，入力信号により補正した信号が
最終出力される。このように、パルス幅の異なるデジタ
ル信号をパルス幅に応じてアナログ補正するパルス幅補
正回路を簡易な構成で実現できる。
【００１５】したがって、このパルス幅補正回路を前述
した図５に示すような（追記型）光ディスク記録装置
（光ディスク記録駆動回路）のパルスデューティー補正
回路（１１）に使用すると、２Ｔ〜１０Ｔ（これは上述
したように現信号である３Ｔ〜１１Ｔのパルスを１パル
スを一律に補正した結果）のようにパルス幅が異なる信
号が混在して伝送されている場合でも、異なるパルス幅
ごとに違った補正ができる。よって、パルス幅の異なる
記録情報を光学的手段により記録する際に、ピット（記
録光の熱により光ディスクの記録層が変化を起こした部
分）やランド（記録層がそのまま残っている部分）のパ
ルス幅が正常に生成され、本来の周期からのずれがな
く、読取り誤り少ない高品質な光ディスクが得られる。
した図５に示すような（追記型）光ディスク記録装置
（光ディスク記録駆動回路）のパルスデューティー補正
回路（１１）に使用すると、２Ｔ〜１０Ｔ（これは上述
したように現信号である３Ｔ〜１１Ｔのパルスを１パル
スを一律に補正した結果）のようにパルス幅が異なる信
号が混在して伝送されている場合でも、異なるパルス幅
ごとに違った補正ができる。よって、パルス幅の異なる
記録情報を光学的手段により記録する際に、ピット（記
録光の熱により光ディスクの記録層が変化を起こした部
分）やランド（記録層がそのまま残っている部分）のパ
ルス幅が正常に生成され、本来の周期からのずれがな
く、読取り誤り少ない高品質な光ディスクが得られる。
【００１６】
【発明の効果】以上詳述したように、本発明になるパル
ス幅補正回路は、簡易な構成で、パルス幅の異なるデジ
タル信号のパルス幅をパルス幅に応じて個別にアナログ
補正でき、この回路を光ディスク記録装置に利用した場
合には、高品質な光ディスクが得られる。
ス幅補正回路は、簡易な構成で、パルス幅の異なるデジ
タル信号のパルス幅をパルス幅に応じて個別にアナログ
補正でき、この回路を光ディスク記録装置に利用した場
合には、高品質な光ディスクが得られる。
【図１】本発明になるパルス幅補正回路の一実施例を示
す図で、パルス幅補正回路の原理を説明する図である。
す図で、パルス幅補正回路の原理を説明する図である。
【図２】図１に示した原理図のタイミングチャートであ
る。
る。
【図３】本発明になるパルス幅補正回路の具体的な回路
図である。
図である。
【図４】図２に示した回路図のタイミングチャートであ
る。
る。
【図５】パルス幅補正回路が利用される光ディスク記録
装置の一般的な構成図である。
装置の一般的な構成図である。
【図６】パルス幅補正を説明する図である。
１，２，３，４ シフトレジスタ ５，６ インバータ、 ７ アンド回路、 ８ オアゲート群、 ９ アンドゲート、 １０ 遅延ライン群 ＤＬ2,ＤＬ3,ＤＬ4 遅延手段（遅延ライン） Ｔ2 ，Ｔ3 ，Ｔ4 ゲート信号生成手段（タイミング回
路） AND2,AND3,AND4 ゲート手段（アンド回路） OR 補正出力する手段（オア回路）
路） AND2,AND3,AND4 ゲート手段（アンド回路） OR 補正出力する手段（オア回路）
Claims (1)
- 【請求項１】パルス幅の異なるデジタル信号をパルス幅
に応じてアナログ補正するパルス幅の補正回路であっ
て、 入力されたデジタル信号のパルス幅に対応した所望のア
ナログ遅延量を有する複数の遅延手段と、 パルス幅に対応した前記遅延手段の出力の終端部付近で
ゲート信号を出力するゲート信号生成手段と、 パルス幅に対応したゲート信号が出力された直後に、前
記ゲート信号生成手段をクリアする手段と、 前記遅延手段の遅延出力とこの出力に対応した前記ゲー
ト信号との論理積をとるゲート手段と、 前記ゲート手段の出力と入力されたデジタル信号との論
理和をとって補正出力する手段とからなることを特徴と
するパルス幅補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30988791A JP3275264B2 (ja) | 1991-10-29 | 1991-10-29 | パルス幅補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30988791A JP3275264B2 (ja) | 1991-10-29 | 1991-10-29 | パルス幅補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05122027A true JPH05122027A (ja) | 1993-05-18 |
| JP3275264B2 JP3275264B2 (ja) | 2002-04-15 |
Family
ID=17998516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30988791A Expired - Lifetime JP3275264B2 (ja) | 1991-10-29 | 1991-10-29 | パルス幅補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3275264B2 (ja) |
-
1991
- 1991-10-29 JP JP30988791A patent/JP3275264B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3275264B2 (ja) | 2002-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6333905B2 (en) | Optical disk, optical disk device, and optical disk recording method | |
| US5517481A (en) | Optical recording and reproducing apparatus wherein data is recorded by stepwise shifting the edge position of each pit | |
| JPH07129959A (ja) | ディスク記録方法およびディスク記録装置 | |
| JP3224418B2 (ja) | 記録データ列２次変調方法 | |
| JP2982556B2 (ja) | 光ディスク記録装置 | |
| JP3477856B2 (ja) | 光ディスク記録装置 | |
| JP3275264B2 (ja) | パルス幅補正回路 | |
| JP2556725Y2 (ja) | シンメトリ装置 | |
| JP3737023B2 (ja) | パルス幅制御回路 | |
| US20070297307A1 (en) | Write Correction Circuit and Write Correction Method | |
| JP3545163B2 (ja) | 信号変換装置及びディジタル情報記録装置 | |
| JPS6047213A (ja) | 記録タイミング補正方式 | |
| JP3631586B2 (ja) | ライトパルス幅補正回路、書き込み信号処理装置、及び光ディスクドライブ | |
| US7167428B2 (en) | Optical record carrier recording device and method comprising means for generating a timing signal having an increased timing resolution | |
| JPH1064100A (ja) | ディジタル情報記録装置 | |
| JP2748845B2 (ja) | 光ディスク記録装置 | |
| JPH1074322A (ja) | 光ディスク、光ディスク装置、光ディスクの記録方法及び光ディスクの再生方法 | |
| JP2670203B2 (ja) | 光情報記録装置 | |
| JP2600568B2 (ja) | 光記録装置 | |
| JPH07235055A (ja) | 光ディスクの記録レーザ光設定方法及び光ディスク記録再生装置 | |
| JPH0773591A (ja) | 情報再生装置および情報記録媒体 | |
| JPS6242333A (ja) | デユ−テイ補正回路 | |
| JPH0562194A (ja) | 光デイスク記録駆動回路 | |
| JP2002197662A (ja) | 情報記録媒体 | |
| JPH04364227A (ja) | 光ディスク記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |