JPH05121431A - 半導体集積回路装置及び製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 シリコン基板の面方位に依存しないセルフア
ラインバイポーラトランジスタを製造可能とする。 【構成】 シリコン基板１０１の絶縁膜１０６上に形成
されて一部が開口されたベース電極１０７と、この開口
の内側面に形成されてベース拡散層１０９，１１１とベ
ース電極１０７に接するベース引出し電極１１０と、ベ
ース電極及びベース引出し電極を覆う絶縁膜１１２と、
この絶縁膜１１２上に形成されて開口の中央部において
シリコン基板に形成されるエミッタ拡散層１１４と接し
ているエミッタ電極１１３と、シリコン基板のベース拡
散層下に形成されている埋込層１０２からの引出し電極
１１６とで構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路装置、特
にバイポーラトランジスタと、その製造方法に関する。

【０００２】

【従来の技術】近年、バイポーラトランジスタの負荷駆
動能力の高さと相補型ＭＯＳ（ＣＭＯＳ）回路の低消費
電力性の特徴を組み合わせた性能を備えるバイポーラ−
ＣＭＯＳ（ＢｉＣＭＯＳ）集積回路装置が多く使われる
ようになってきている。その利用形態の１つに、バイポ
ーラのＥＣＬゲートで構成した超高速のロジックと、Ｃ
ＭＯＳで構成した高集積のメモリとを混載した集積回路
装置があるが、この場合、ＥＣＬゲートの遅延時間を決
めるバイポーラのスイッチング特性としては最高速のも
のが要求される。

【０００３】従来、バイポーラ集積回路装置で使われて
いるｎｐｎ型トランジスタとして、図６に示すようなも
のがある。同図において、シリコン基板２０１のｎ型の
埋込コレクタ層２０２、埋込コレクタ層からの電位引出
しのためのコレクタ拡散層２０５、ｎ型エピタキシャル
層２０３、ｐ型真性ベース層２０８、真性ベース層から
の電位引き出しのためのｐ型グラフトベース層２０９及
びｐ型多結晶シリコン層２０６、ｎ型エミッタ拡散層２
１２及びｎ型多結晶シリコン層２１１から構成されてい
る。

【０００４】ここで、グラクトベース層２０９はベース
抵抗を下げるため10¹⁹〜10²⁰cm^-3の不純物濃度を有して
おり、エミッタ層２１２もやはり10²⁰cm^-3以上の高濃度
であるため両領域が接触されないように分離する必要が
ある。この場合、多結晶シリコン層２０６の側面に形成
された酸化膜２１０の側壁がそれらの分離間隔を決めて
おり、その大きさは 0.2μｍ程度である。尚、２０４は
フィールド酸化膜、２０７，２１３は酸化膜、２１４は
配線層である。この構造のバイポーラトランジスタはベ
ース層に対してエミッタ層の位置が目合わせなしで決ま
るため、セルフアライントランジスタと呼ばれ、トラン
ジスタが微細に作れることから高速動作が期待できるも
のである。

【０００５】図６に示したｎｐｎトランジスタの製造方
法を図７を用いて説明する。尚、図７ではベース、エミ
ッタ部分の製造方法のみを図示している。先ず、図７
（ａ）のように、10¹⁹〜10²⁰cm^-3のｎ型埋込コレクタ層
２０２上に10¹⁶〜10¹⁷cm^-3のｎ型エピタキシャル層２０
３を１μｍ程度成長させた上に、多結晶シリコン２０６
を全面に 250ｎｍ程度堆積し、イオン注入法を用いてエ
ネルギ50ｋｅＶ、注入量５×10¹⁵cm^-2の条件でＢＦ₂ を
多結晶シリコン２０６に導入する。続いて、シリコン窒
化膜等の絶縁膜２０７を 200ｎｍ程全面に堆積させ、フ
ォトリソグラフィ技術を用いてエミッタを形成する領域
の絶縁膜２０７及び多結晶シリコン２０６を除法する。
この開口部の幅は 1.0μｍ程度である。

【０００６】次に、同図（ｂ）のように、真性ベース層
を形成するためエミッタ開口部にＢ⁺ を15ｋｅＶ、 2.5
×10¹³cm^-2の条件でイオン注入し、 900℃、10分程度の
熱処理を行って多結晶シリコン２０６中に導入されてい
たＢをエピタキシャル層２０３へ拡散し、グラフトベー
ス層２０９を形成する。続いて、全面に約 200ｎｍ厚の
酸化膜を堆積した後、エッチバック法を用いて多結晶シ
リコン２０６と絶縁膜２０７に側壁２１０を形成する。
このとき側壁の幅は 0.2μｍ程度である。

【０００７】続いて、同図（ｃ）のように、多結晶シリ
コンを全面に約 0.2μｍ堆積させ、70ｋｅＶ、１×10¹⁶
cm^-2の注入条件でヒ素をこの多結晶シリコンに導入して
から、 900℃、10分程度熱処理を行って真性ベース層２
０８上にエミッタ拡散層２１２を形成する。更に、多結
晶シリコン２１１のエミッタ電極パターン形成し、配線
を取り出す。

【０００８】この製造方法において、図７（ａ）の構造
を得る際に、多結晶シリコン２０６のみを除法し、エピ
タキシャル層２０３は除法しないようにする必要があ
る。そのためバイポーラ集積回路装置においては通常
〔１１１〕面方位のシリコン基板を用い、多結晶シリコ
ンのエッチングにヒドラジンを用いることにより、〔１
１１〕面方位の単結晶シリコンと多結晶シリコンのエッ
チレートの差を利用してエピタキシャル層表面でエッチ
ングを止める手法が用いられている。

【０００９】

【発明が解決しようとする課題】この従来の構造のバイ
ポーラトランジスタでは，図７（ａ）の構造を得るため
に〔１１１〕面のシリコン基板を用いざるを得ない。例
えば、ＭＯＳ集積回路装置ではシリコン基板−ゲート酸
化膜境界に生じる界面準位の量を最少限に抑えるために
〔１１１〕面のシリコン基板を用いるが、前記したバイ
ポーラトランジスタに〔１００〕面のシリコン基板を用
いると、多結晶シリコン２０６とエピタキシャル層２０
３の境界でエッチングを止めることが極めて困難なた
め、不具合が生じる。

【００１０】即ち、エッチングが少ないと、多結晶シリ
コン中にエミッタ−ベース接合が形成されることになり
接合リークが増加し、トランジスタが正常な特性となら
ない。又、エッチングが多いと、エピタキシャル層の厚
さが薄くなるため、高濃度の埋込コレクタ層とエミッタ
拡散層の距離が近くなりエミッタ−コレクタ間がパンチ
スルーしてやはり正常特性が得られない。したがって従
来のバイポーラのセルフアライントランジスタは、〔１
００〕面シリコン基板を用いるＢｉＣＭＯＳ集積回路装
置には使用できないという問題点を有していた。本発明
の目的は〔１００〕面シリコン基板対しても形成可能な
セフルアライン構造のトランジスタ及びその製造方法を
提供することにある。

【００１１】

【課題を解決するための手段】本発明の半導体集積回路
装置は、半導体基板上の絶縁膜上に形成されて一部が開
口されたベース電極と、この開口の内側面に形成され、
前記半導体基板に形成されたベース拡散層と前記ベース
電極に接するベース引出し電極と、前記ベース電極及び
ベース引出し電極を覆う絶縁膜と、この絶縁膜の上に形
成され、かつ前記開口の中央部において前記半導体基板
に形成されるエミッタ拡散層と接するエミッタ電極と、
半導体基板のベース拡散層下に形成された埋込コレクタ
層からの引出し電極とを有するバイポーラトランジスタ
を備える。

【００１２】又、本発明の半導体集積回路装置の製造方
法は、半導体基板上に形成された埋込コレクタ層上にエ
ピタキシャル層を形成する工程と、このエピタキシャル
層上に第１の絶縁膜、ベース電極、第２の絶縁膜を順次
形成した後、ベース形成領域の第２の絶縁膜及びベース
電極に開口を設ける工程と、前記ベース電極及び第２の
絶縁膜の開口内側面に第１の側壁を形成する工程と、こ
の第１の側壁の中央部に露呈される部分の前記第１の絶
縁膜の膜厚を増加させる工程と、前記第１の側壁及び第
１の絶縁膜をエッチングして第１の絶縁膜の膜厚が増加
された部分のみを残す工程と、前記開口内側面に前記ベ
ース電極に接するベース引出し電極を形成する工程と、
全面に第３の絶縁膜を被着し、これを前記第１の絶縁膜
と共にエッチバックして第３の絶縁膜を前記ベース引出
し電極の上面にのみ残す工程と、前記第１の絶縁膜が除
去された部分に露呈された半導体基板上にエミッタ電極
を形成する工程とを含んでいる。

【００１３】

【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明を適用したｎｐｎバイポーラトランジ
スタの断面図である。同図において、シリコン基板１０
１の10¹⁹〜10²⁰cm^-3の不純物濃度のｎ型埋込コレクタ層
１０２上に10¹⁶cm^-3程度のｎ型エピタキシャル層１０３
を１μｍ程度形成し、その中に10¹⁷〜10¹⁸cm^-3のｐ型真
性ベース層１０９、10²⁰cm^-3程度のｎ型エミッタ拡散層
１１４を形成する。

【００１４】前記埋込コレクタ層１０２からの電位の引
き出しは10¹⁹cm^-3程度の不純物濃度のコレクタ拡散層１
０５を通して行う。又、真性ベース層１０９からの引き
出しは10¹⁹〜10²⁰cm^-3程度の不純物濃度のｐ型グラフト
ベース層１１１、多結晶シリコン側壁１１０、多結晶シ
リコン引き出し電極１０７を通して行う。更に、エミッ
タ拡散層１１４からの電位引き出しは10²⁰cm^-3程度の不
純物濃度のｎ型多結晶シリコン膜１１３を通して行う。
又、エミッタ多結晶シリコン膜１１３とベース引き出し
電極１０７とは酸化膜の側壁１１２を隔てて分離絶縁さ
れる。尚、１０４は素子分離用のフィールド酸化膜、１
０６，１０８は酸化膜、１１５は層間絶縁膜、１１６は
配線層である。

【００１５】図１に示したバイポーラトランジスタの第
１の製造方法を図２及び図３に示す。先ず、図２（ａ）
のように、ｎ型埋込コレクタ層１０２上にｎ型エピタキ
ャル層１０３を１μｍ程度成長し、酸化膜１０６を30ｎ
ｍ程度成長する。続いて、多結晶シリコン膜１０７を全
面に 250ｎｍ程度堆積し、イオン注入法を用いてエネル
ギー50keＶ，注入量５×10¹⁵cm^-2でＢＦ₂ を注入し、多
結晶シリコン膜１０７をｐ型化する。続いて、酸化膜１
０８を 200ｎｍ程堆積し、フォトリソグラフィ技術を用
いてエミッタを形成する領域の酸化膜１０８及び多結晶
シリコン膜１０７を除去する。この開口部の幅は例えば
１μｍ程度である。更に、全面に約200ｎｍ厚のシリコ
ン窒化膜１１７を堆積する。

【００１６】次に、図２（ｂ）のように、前記シリコン
窒化膜１１７のエッチバックを行って開口内のエミッタ
形成領域の側壁１１７´を形成する。続いて、図２
（ｃ）のように、酸化を行ってエピタキャル層１０３表
面の酸化膜１０６′の膜厚を60nm程度に増加させる。こ
の時、窒化膜の側壁１１７′で覆われている部分は酸化
が進まないため、最初につけた酸化膜１０６の厚さ30ｎ
ｍが保持される。次いで、図２（ｄ）のように、側壁窒
化膜１１７′をエッチングして除去し、更に酸化膜１０
６，１０６′を30nm程度エッチングする。この際、先に
酸化膜厚を増加させたエミッタ形成領域の中央部のみに
酸化膜１０６′が残るようにする。その後、15keＶ，３
×10¹³cm^-2の注入条件でＢをイオン注入し、ベース層１
０９を形成する。

【００１７】次に、図３（ａ）のように、全面に約 200
ｎｍ厚の多結晶シリコン膜１１０を堆積し、エネルギー
50keＶ，注入量５×10¹⁵cm^-2でＢＦ₂ をイオン注入し、
窒素雰囲気中で 900℃10分の熱処理を行って多結晶シリ
コン膜１０７及び１１０に導入したＢをエピタキャル層
１０３中へ拡散させ、グラフトベース層１１１を形成す
る。続いて全面にエッチバックを行い、ベース引出し電
極となる多結晶シリコン膜１０７に多結晶シリコンの側
壁１１０を形成する。

【００１８】次に、図３（ｂ）のように、約 200ｎｍ厚
の酸化膜を堆積させ、全面エッチバックにより側壁酸化
膜１１２を形成する。この時、開口内の中央部にエピタ
キャル層１０３の表面を露出させる。次に、図３（ｃ）
のように、多結晶シリコン膜１１３を約 200ｎｍ堆積
し、70keＶ，１×10¹⁶cm^-2の注入条件でヒ素を多結晶シ
リコン膜１１３に導入してから900℃10分程度の熱処理
を行って真性ベース層１０９上にエミッタ拡散層１１４
を形成する。この後、従来と同様に配線工程を行って、
図１に示した構造を得る。

【００１９】この製造方法によれば、図２（ａ）に示し
たベース引出し電極用の多結晶シリコン１０７のエッチ
ング時には、エピタキャル層１０３との間に酸化膜１０
６′が存在し、これがエッチングのストッパーとなる。
又、図３（ａ）に示したベース引出し電極側壁となる多
結晶シリコン１１０のエッチバック時は、酸化膜１０
６′が存在し、これがストッパーとなる。したがって、
多結晶シリコンのエッチング時にエピタキャル層１０３
をエッチングしてしまう心配がない。

【００２０】図４及び図５は本発明の他の製造方法の工
程断面図である。先ず、図４（ａ）のように、前記実施
例の図２（ｂ）まではほぼ同様の工程を得るが、但し多
結晶シリコン上の酸化膜 200ｎｍの代わりに酸化膜１０
８を 200ｎｍに加えてシリコン窒化膜１１８を 100ｎｍ
程度堆積したものを使う。このシリコン窒化膜の一部で
開口内に側壁１１８′が形成される。そして、15keＶ，
３×10¹³cm^-2のＢイオン注入によりベース層１０９を形
成する。次に、図４（ｂ）のように、シリカ塗布膜１１
９を塗布し窒素雰囲気で 300℃60分＋ 800℃10分の熱処
理を加えＳｉＯ₂ 化した後、酸化膜のエッチングを行
い、エミッタ形成領域にのみシリカ膜１１９が残るよう
にする。この膜厚は例えば50ｎｍ程度とすれば十分であ
る。

【００２１】次に、図４（ｃ）のように、窒化膜１１
８′のみをエッチングして除去し、更に酸化膜１０６を
30ｎｍ程度エッチングすると、エミッタ形成領域の中央
部のみ酸化膜１０６′が残る。続いて、図４（ｄ）のよ
うに、 200ｎｍ厚の多結晶シリコンを堆積し、50keＶ，
５×10¹⁵cm^-2でＢＦ₂ をイオン注入し、更に全面エッチ
ングして多結晶シリコンの側壁１１０を形成する。

【００２２】次に、図５（ａ）のように、窒素雰囲気で
900℃10分程度の熱処理を行ってグラフトベース層１１
１を形成し、酸化膜エッチングを行ってシリカ膜１１９
の残り及び酸化膜１０６′を除去する。続いて、図５
（ｂ）のように、側壁酸化膜１１２，多結晶シリコン膜
パターン１１３，エミッタ拡散層１１４を図３（ｂ）及
び（ｃ）と同様に形成する。

【００２３】この実施例においては、多結晶シリコンの
側壁１１０のエッチングの時のストッパーとなる酸化膜
１０６′を形成する際、酸化を行わないためエピタキャ
ル層１０３の表面不純物濃度の変化がなく、ベース層の
不純物プロファイルの制御性により優れるという利点が
ある。

【００２４】

【発明の効果】以上説明したように本発明は、バイポー
ラトランジスタのエミッタ開口部にエッチバック技術を
利用してセルフアラインで酸化膜を残し、その酸化膜を
ベース引出し電極部分（側壁部を含む）のエッチングの
際のストッパとして利用することにより、シリコン基板
上に成長させたエピタキシャル層を全くエッチングせず
にバイポーラトランジスタを形成するため、使用するシ
リコン基板の面方位によらず、バイポーラセルフアライ
ントランジスタが製造できる。したがって、例えば〔１
００〕面上にＣＭＯＳ回路と併せてこのバイポーラトラ
ンジスタを形成すれば、ＭＯＳトランジスタ及びバイポ
ーラトランジスタの双方の性能を最大限に引出したＢｉ
ＣＭＯＳ集積回路装置が実現できる。

【図面の簡単な説明】

【図１】本発明にかかるバイポーラトランジスタの断面
図である。

【図２】図１のバイポーラトランジスタの製造方法を工
程順に示す断面図である。

【図３】図２の工程の続きを工程順に示す断面図であ
る。

【図４】図１のバイポーラトランジスタの他の製造方法
を工程順に示す断面図である。

【図５】図４の工程の続きを工程順に示す断面図であ
る。

【図６】従来のセルフアライントランジスタの断面図で
ある。

【図７】図６のトランジスタの製造方法を工程順に示す
断面図である。

【符号の説明】

１０１ シリコン基板 １０２ 埋込層 １０３ エピタキシャル層 １０６，１０６′ 酸化膜（第１酸化膜） １０７ 多結晶シリコン膜（ベース電極） １０８ 酸化膜（第２酸化膜） １０９ ベース層 １１０ 多結晶シリコン（ベース引出し電極） １１１ グラフトベース層 １１２ 酸化膜 １１３ 多結晶シリコン（エミッタ電極） １１４ エミッタ層

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板上の絶縁膜上に形成されて一
   部が開口されたベース電極と、この開口の内側面に形成
   され、前記半導体基板に形成されたベース拡散層と前記
   ベース電極に接するベース引出し電極と、前記ベース電
   極及びベース引出し電極を覆う絶縁膜と、この絶縁膜上
   に形成され、かつ前記開口の中央部において前記半導体
   基板に形成されるエミッタ拡散層と接するエミッタ電極
   と、半導体基板のベース拡散層下に形成された埋込コレ
   クタ層からの引出し電極とを有するバイポーラトランジ
   スタを備える半導体集積回路装置。
2. 【請求項２】 半導体基板上に形成された埋込コレクタ
   層上にエピタキシャル層を形成する工程と、このエピタ
   キシャル層上に第１の絶縁膜、ベース電極、第２の絶縁
   膜を順次形成した後、ベース形成領域の第２の絶縁膜及
   びベース電極に開口を設ける工程と、前記ベース電極及
   び第２の絶縁膜の開口内側面に第１の側壁を形成する工
   程と、この第１の側壁の中央部に露呈される部分の前記
   第１の絶縁膜の膜厚を増加させる工程と、前記第１の側
   壁及び第１の絶縁膜をエッチングして第１の絶縁膜の膜
   厚が増加された部分のみを残す工程と、前記開口内側面
   に前記ベース電極に接するベース引出し電極を形成する
   工程と、全面に第３の絶縁膜を被着し、これを前記第１
   の絶縁膜と共にエッチバックして第３の絶縁膜を前記ベ
   ース引出し電極の上面にのみ残す工程と、前記第１の絶
   縁膜が除去された部分に露呈された半導体基板上にエミ
   ッタ電極を形成する工程とを含むことを特徴とする半導
   体集積回路装置の製造方法。