JPH0512074A - 故障情報記憶装置 - Google Patents
故障情報記憶装置Info
- Publication number
- JPH0512074A JPH0512074A JP3193458A JP19345891A JPH0512074A JP H0512074 A JPH0512074 A JP H0512074A JP 3193458 A JP3193458 A JP 3193458A JP 19345891 A JP19345891 A JP 19345891A JP H0512074 A JPH0512074 A JP H0512074A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- eeprom
- ram
- power
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 電子機器の動作中に発生した故障情報を一旦
記憶し，故障修理時等にこの記憶情報を読出し故障解析
用データとして利用する故障情報記憶装置において，故
障発生の時間経緯を推定でき，かつ電圧保持回路を要し
ない簡易な故障情報記憶装置を提供する。 【構成】 制御部と，この制御部に接続されバッテリー
バックアップされたＲＡＭと，電気的に書込及び消去が
可能なＥＥＰＲＯＭとで構成され，通常動作時は制御部
に入力された故障情報を上記ＲＡＭに書き込み，電源投
入毎にＲＡＭからＥＥＰＲＯＭへ書き込みアドレスを更
新しながらデータを転送する故障情報記憶装置。
記憶し，故障修理時等にこの記憶情報を読出し故障解析
用データとして利用する故障情報記憶装置において，故
障発生の時間経緯を推定でき，かつ電圧保持回路を要し
ない簡易な故障情報記憶装置を提供する。 【構成】 制御部と，この制御部に接続されバッテリー
バックアップされたＲＡＭと，電気的に書込及び消去が
可能なＥＥＰＲＯＭとで構成され，通常動作時は制御部
に入力された故障情報を上記ＲＡＭに書き込み，電源投
入毎にＲＡＭからＥＥＰＲＯＭへ書き込みアドレスを更
新しながらデータを転送する故障情報記憶装置。
Description
【０００１】
【産業上の利用分野】本発明は電子機器の動作中に発生
した故障情報を記憶し，故障修理時等に必要に応じてこ
の情報を読み出すことにより，故障原因の解析を行うこ
とを目的とする故障情報記憶装置の改良に関するもので
ある。
した故障情報を記憶し，故障修理時等に必要に応じてこ
の情報を読み出すことにより，故障原因の解析を行うこ
とを目的とする故障情報記憶装置の改良に関するもので
ある。
【０００２】
【従来の技術】故障情報記憶装置の従来の技術として
は，例えば図２に示すものがある。図において，１−１
から１−４は故障信号の入力端子，２は制御部，３はシ
リアル方式のＥＥＰＲＯＭ，４はＥＥＰＲＯＭ３と制御
部２への電源入力端子，５はＥＥＰＲＯＭ３のデータ入
力ライン，６はＥＥＰＲＯＭ３のデータ出力ライン，７
はＥＥＰＲＯＭ３のクロック入力ライン，８はＥＥＰＲ
ＯＭ３の選択信号ライン，９は電源電圧が低下した場
合，少なくともＥＥＰＲＯＭ３の書込所要時間は制御部
２とＥＥＰＲＯＭ３が動作可能なように電圧を保持する
電圧保持部，１０はＥＥＰＲＯＭ３に書き込まれた故障
情報を制御部２を介して外部装置に読み出すためのイン
タフェース部である。
は，例えば図２に示すものがある。図において，１−１
から１−４は故障信号の入力端子，２は制御部，３はシ
リアル方式のＥＥＰＲＯＭ，４はＥＥＰＲＯＭ３と制御
部２への電源入力端子，５はＥＥＰＲＯＭ３のデータ入
力ライン，６はＥＥＰＲＯＭ３のデータ出力ライン，７
はＥＥＰＲＯＭ３のクロック入力ライン，８はＥＥＰＲ
ＯＭ３の選択信号ライン，９は電源電圧が低下した場
合，少なくともＥＥＰＲＯＭ３の書込所要時間は制御部
２とＥＥＰＲＯＭ３が動作可能なように電圧を保持する
電圧保持部，１０はＥＥＰＲＯＭ３に書き込まれた故障
情報を制御部２を介して外部装置に読み出すためのイン
タフェース部である。
【０００３】以下，この動作を図３を用いて説明する。
故障入力端子１−１〜１−４には，主装置の各部からの
故障信号を入力する。ここでは，本装置を無線機に適用
した場合の一例として，１−１にシンセサイザのアンロ
ック信号，１ー２に電源電圧の低下信号，１−３に装置
内の温度異常信号，１−４に出力パワー異常信号を入力
したとする。図３において，主装置の動作期間３０，３
１の間に故障が発生し，故障入力端子１−１〜１−４か
ら故障信号２１〜２３が入力されると，制御部２はＥＥ
ＰＲＯＭ３に故障の種類を示す情報を書き込む。故障の
種類を示す情報は，あらかじめ，例えば図４に示すよう
にコード化しておく。すなわち端子１−１から信号２１
が入力した場合は，アンロックを示すコードである＄４
０をＥＥＰＲＯＭ３に書き込む。端子１ー２から信号２
２が入力した場合は，電源電圧低下を示す＄２０をＥＥ
ＰＲＯＭ３に書き込む。同様に端子１−３から信号２３
が入力した場合は＄１０を，端子１−４から信号２４が
入力した場合は＄０８を書き込む。
故障入力端子１−１〜１−４には，主装置の各部からの
故障信号を入力する。ここでは，本装置を無線機に適用
した場合の一例として，１−１にシンセサイザのアンロ
ック信号，１ー２に電源電圧の低下信号，１−３に装置
内の温度異常信号，１−４に出力パワー異常信号を入力
したとする。図３において，主装置の動作期間３０，３
１の間に故障が発生し，故障入力端子１−１〜１−４か
ら故障信号２１〜２３が入力されると，制御部２はＥＥ
ＰＲＯＭ３に故障の種類を示す情報を書き込む。故障の
種類を示す情報は，あらかじめ，例えば図４に示すよう
にコード化しておく。すなわち端子１−１から信号２１
が入力した場合は，アンロックを示すコードである＄４
０をＥＥＰＲＯＭ３に書き込む。端子１ー２から信号２
２が入力した場合は，電源電圧低下を示す＄２０をＥＥ
ＰＲＯＭ３に書き込む。同様に端子１−３から信号２３
が入力した場合は＄１０を，端子１−４から信号２４が
入力した場合は＄０８を書き込む。
【０００４】図４は図３に示すＥＥＰＲＯＭ書込２９の
終了時点でＥＥＰＲＯＭ３に書き込まれた内容である。
最初に発生したシンセサイザのアンロックがアドレス＄
Ｎに書かれ，次に発生した電源電圧の低下がアドレス＄
（Ｎ＋１）書かれ，以下異常の発生した順にアドレス＄
（Ｎ＋４）まで故障情報が書き込まれている。
終了時点でＥＥＰＲＯＭ３に書き込まれた内容である。
最初に発生したシンセサイザのアンロックがアドレス＄
Ｎに書かれ，次に発生した電源電圧の低下がアドレス＄
（Ｎ＋１）書かれ，以下異常の発生した順にアドレス＄
（Ｎ＋４）まで故障情報が書き込まれている。
【０００５】ここで，図３に示すＥＥＰＲＯＭ書込２６
の様に主装置の電源電圧の異常低下の故障情報をＥＥＰ
ＲＯＭ３に書き込む場合や，信号２３の様に電源オフ直
前に異常が発生した場合，制御部２とＥＥＰＲＯＭ３の
電源電圧も低下してしまうとＥＥＰＲＯＭ３への書込み
を行う事ができない。したがって，主装置の電源電圧低
下が生じた時に，制御部２とＥＥＰＲＯＭ３の電源電圧
をＥＥＰＲＯＭ３への書込所用時間以上，保持する電圧
保持部が必要である。ＥＥＰＲＯＭの書込所用時間は，
標準的に８ｂｉｔのデータを書き込む場合で１０ｍｓ前
後である。
の様に主装置の電源電圧の異常低下の故障情報をＥＥＰ
ＲＯＭ３に書き込む場合や，信号２３の様に電源オフ直
前に異常が発生した場合，制御部２とＥＥＰＲＯＭ３の
電源電圧も低下してしまうとＥＥＰＲＯＭ３への書込み
を行う事ができない。したがって，主装置の電源電圧低
下が生じた時に，制御部２とＥＥＰＲＯＭ３の電源電圧
をＥＥＰＲＯＭ３への書込所用時間以上，保持する電圧
保持部が必要である。ＥＥＰＲＯＭの書込所用時間は，
標準的に８ｂｉｔのデータを書き込む場合で１０ｍｓ前
後である。
【０００６】
【発明が解決しようとする課題】前述の従来技術には，
図４のようにＥＥＰＲＯＭ３に記憶された故障情報を読
み出しても故障の種類と発生順序は確認できるが，故障
発生時間間隔等の時間経緯を全く推定されできない大き
な欠点があり，また装置の電源電圧が低下した時に制御
部２とＥＥＰＲＯＭ３の電源電圧をＥＥＰＲＯＭ３の書
込み時間だけ保持する回路が必要である欠点もあった。
本発明はこれらの問題点に鑑みてなされたもので，故障
発生の時間経緯を推定でき，かつ電圧保持回路を要しな
い簡易な故障情報記憶装置を提供することを目的とす
る。
図４のようにＥＥＰＲＯＭ３に記憶された故障情報を読
み出しても故障の種類と発生順序は確認できるが，故障
発生時間間隔等の時間経緯を全く推定されできない大き
な欠点があり，また装置の電源電圧が低下した時に制御
部２とＥＥＰＲＯＭ３の電源電圧をＥＥＰＲＯＭ３の書
込み時間だけ保持する回路が必要である欠点もあった。
本発明はこれらの問題点に鑑みてなされたもので，故障
発生の時間経緯を推定でき，かつ電圧保持回路を要しな
い簡易な故障情報記憶装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明は，上記の目的を
達成するため，バッテリバックアップされたＲＡＭを設
けて，主装置の動作中は制御部２に故障信号が入力する
毎に故障情報を当該ＲＡＭの故障情報記憶エリアに書き
込み，電源の投入直後にＲＡＭに保持されている前回の
動作中に発生した故障情報をＥＥＰＲＯＭ３に転送する
と同時に，ＲＡＭに保持しているＥＥＰＲＯＭ３の書き
込みアドレスの更新と，ＲＡＭの故障情報記憶エリアの
消去を行うようにしたものである。
達成するため，バッテリバックアップされたＲＡＭを設
けて，主装置の動作中は制御部２に故障信号が入力する
毎に故障情報を当該ＲＡＭの故障情報記憶エリアに書き
込み，電源の投入直後にＲＡＭに保持されている前回の
動作中に発生した故障情報をＥＥＰＲＯＭ３に転送する
と同時に，ＲＡＭに保持しているＥＥＰＲＯＭ３の書き
込みアドレスの更新と，ＲＡＭの故障情報記憶エリアの
消去を行うようにしたものである。
【０００８】本発明の別の手段として，上記と同様にＲ
ＡＭを設けて故障信号入力時に故障情報を当該ＲＡＭに
書きこむ一方，電源投入時は上記ＲＡＭの情報を読み出
し，前回の電源投入間に故障が発生していた場合は故障
情報をＥＥＰＲＯＭ３に書き込み，故障が発生していな
かった場合は連続して故障なしで電源を投入した回数を
データとしてＥＥＰＲＯＭに書き込み，その回数がＥＥ
ＰＲＯＭの１アドレスデータで表わせる最大値に達する
まで書込アドレスを更新しないようにしたものである。
ＡＭを設けて故障信号入力時に故障情報を当該ＲＡＭに
書きこむ一方，電源投入時は上記ＲＡＭの情報を読み出
し，前回の電源投入間に故障が発生していた場合は故障
情報をＥＥＰＲＯＭ３に書き込み，故障が発生していな
かった場合は連続して故障なしで電源を投入した回数を
データとしてＥＥＰＲＯＭに書き込み，その回数がＥＥ
ＰＲＯＭの１アドレスデータで表わせる最大値に達する
まで書込アドレスを更新しないようにしたものである。
【０００９】
【作用】その結果，ＥＥＰＲＯＭ３に書き込まれている
データを見ると，何度めの電源投入の間に故障が発生し
たかがわかるので，電源を規則的に投入するシステムに
適用された場合，故障発生日や故障発生の時間間隔等の
時間経緯を把握することが可能である。また，ＲＡＭへ
の書込時間はＥＥＰＲＯＭへの書込時間に比べて数μｓ
と著しく短く，電源電圧が低下しても，制御部２とＥＥ
ＰＲＯＭ３の電源電圧が動作可能な電圧範囲にある間に
終了できるため，電圧保持部９が不要となる。
データを見ると，何度めの電源投入の間に故障が発生し
たかがわかるので，電源を規則的に投入するシステムに
適用された場合，故障発生日や故障発生の時間間隔等の
時間経緯を把握することが可能である。また，ＲＡＭへ
の書込時間はＥＥＰＲＯＭへの書込時間に比べて数μｓ
と著しく短く，電源電圧が低下しても，制御部２とＥＥ
ＰＲＯＭ３の電源電圧が動作可能な電圧範囲にある間に
終了できるため，電圧保持部９が不要となる。
【００１０】
【実施例】以下，この発明の一実施例を図１を用いて説
明する。１−１から１−４は故障信号の入力端子，２は
制御部，３はシリアル方式のＥＥＰＲＯＭ，４はＥＥＰ
ＲＯＭ３と制御２への電源の入力端子，５はＥＥＰＲＯ
Ｍ３のデータ入力ライン，６はＥＥＰＲＯＭ３のデータ
出力ライン，７はＥＥＰＲＯＭ３のクロック入力ライ
ン，８はＥＥＰＲＯＭ３の選択信号ライン，１０はＥＥ
ＰＲＯＭ３に書き込まれた故障情報を制御部２を介して
読み出すための外部装置とのインタフェース部，１１は
ＲＡＭ，１２は装置の電源４０に直接接続した電源入力
端子，１３は装置の電源スイッチ４１の出力に接続した
電源入力端子，１４は電源入力端子１２，１３からの入
力電圧をＲＡＭ３の動作電圧に変換するツェナータイオ
ード，１５，１６はダイオード，１７は電流制限用抵
抗，１８はＲＡＭ１１のデータライン，１９はアドレス
ライン，２０はＲＡＭ２の制御ライン（ライトイネーブ
ルやチップセレクト）である。
明する。１−１から１−４は故障信号の入力端子，２は
制御部，３はシリアル方式のＥＥＰＲＯＭ，４はＥＥＰ
ＲＯＭ３と制御２への電源の入力端子，５はＥＥＰＲＯ
Ｍ３のデータ入力ライン，６はＥＥＰＲＯＭ３のデータ
出力ライン，７はＥＥＰＲＯＭ３のクロック入力ライ
ン，８はＥＥＰＲＯＭ３の選択信号ライン，１０はＥＥ
ＰＲＯＭ３に書き込まれた故障情報を制御部２を介して
読み出すための外部装置とのインタフェース部，１１は
ＲＡＭ，１２は装置の電源４０に直接接続した電源入力
端子，１３は装置の電源スイッチ４１の出力に接続した
電源入力端子，１４は電源入力端子１２，１３からの入
力電圧をＲＡＭ３の動作電圧に変換するツェナータイオ
ード，１５，１６はダイオード，１７は電流制限用抵
抗，１８はＲＡＭ１１のデータライン，１９はアドレス
ライン，２０はＲＡＭ２の制御ライン（ライトイネーブ
ルやチップセレクト）である。
【００１１】以下，この動作を図５を用いて説明する。
従来技術の場合と同様に，故障入力端子１−１にシンセ
サイザのアンロック信号，１−２に電源電圧の低下信
号，１−３に装置内の温度異常信号，１−４に出力パワ
ー異常信号を入力する。ＲＡＭ１１は図７のように故障
情報とＥＥＰＲＯＭ書込アドレスの記憶エリアを持つ。
装置の動作中に故障入力端子１−１〜１−４から故障信
号が入力すると，制御部２はＲＡＭ１１に故障の種類を
示す情報を書き込む。故障の種類を示す情報は従来技術
と同様に図４のようにコード化するものとする。動作中
に２種類以上の故障信号が入力した場合には，図５に示
すＲＡＭ書込３３，３４，３６のように先に入力した故
障信号のコードとＯＲをとってＲＡＭ１１に書き込む。
従来技術の場合と同様に，故障入力端子１−１にシンセ
サイザのアンロック信号，１−２に電源電圧の低下信
号，１−３に装置内の温度異常信号，１−４に出力パワ
ー異常信号を入力する。ＲＡＭ１１は図７のように故障
情報とＥＥＰＲＯＭ書込アドレスの記憶エリアを持つ。
装置の動作中に故障入力端子１−１〜１−４から故障信
号が入力すると，制御部２はＲＡＭ１１に故障の種類を
示す情報を書き込む。故障の種類を示す情報は従来技術
と同様に図４のようにコード化するものとする。動作中
に２種類以上の故障信号が入力した場合には，図５に示
すＲＡＭ書込３３，３４，３６のように先に入力した故
障信号のコードとＯＲをとってＲＡＭ１１に書き込む。
【００１２】主装置の電源スイッチがオフの間，ＲＡＭ
１１は，電源に直接接続した電源入力端子１２から抵抗
１７とダイオード１５を介してバックアップされ，デー
タ内容を保持する。装置の電源スイッチがオンすると，
制御部２はＲＡＭ１１に保持されている。前回の動作中
に発生した故障情報を，ＥＥＰＲＯＭ３に書き込む。Ｅ
ＥＰＲＯＭの書き込みアドレスも，故障情報と同様にＲ
ＡＭ１１に保持されている。次にＲＡＭの故障情報エリ
アの消去（全データ“０”）と，書き込みアドレスの更
新をする。
１１は，電源に直接接続した電源入力端子１２から抵抗
１７とダイオード１５を介してバックアップされ，デー
タ内容を保持する。装置の電源スイッチがオンすると，
制御部２はＲＡＭ１１に保持されている。前回の動作中
に発生した故障情報を，ＥＥＰＲＯＭ３に書き込む。Ｅ
ＥＰＲＯＭの書き込みアドレスも，故障情報と同様にＲ
ＡＭ１１に保持されている。次にＲＡＭの故障情報エリ
アの消去（全データ“０”）と，書き込みアドレスの更
新をする。
【００１３】図６は図５に示すＥＥＰＲＯＭ書込３９の
終了時点でＥＥＰＲＯＭ３に書き込まれたデータ内容
で，動作期間３０の間に発生した故障のコードがアドレ
ス＄Ｎに，動作期間３１の間に発生した故障のコードが
アドレス＄（Ｎ＋１）に書かれている。アドレス＄（Ｎ
＋２）以降はビット７が“１”であり，故障情報が書き
込まれていないことを示す。この状態で，外部装置にイ
ンタフェース１０からＥＥＰＲＯＭ３に書かれたデータ
を読み出すと，アドレス＄（Ｎ＋１）のデータより，前
回の使用中にシンセサイザのアンロックと温度異常が発
生したことがわかる。アドレス＄Ｎのデータからは，前
々回の使用中に，シンセサイザのアンロックと，電源電
圧の低下と，出力パワー異常が発生したことがわかる。
またアドレス＄（Ｎ−１）のデータからは，前々回の使
用中には故障が発生しなかったことがわかる。
終了時点でＥＥＰＲＯＭ３に書き込まれたデータ内容
で，動作期間３０の間に発生した故障のコードがアドレ
ス＄Ｎに，動作期間３１の間に発生した故障のコードが
アドレス＄（Ｎ＋１）に書かれている。アドレス＄（Ｎ
＋２）以降はビット７が“１”であり，故障情報が書き
込まれていないことを示す。この状態で，外部装置にイ
ンタフェース１０からＥＥＰＲＯＭ３に書かれたデータ
を読み出すと，アドレス＄（Ｎ＋１）のデータより，前
回の使用中にシンセサイザのアンロックと温度異常が発
生したことがわかる。アドレス＄Ｎのデータからは，前
々回の使用中に，シンセサイザのアンロックと，電源電
圧の低下と，出力パワー異常が発生したことがわかる。
またアドレス＄（Ｎ−１）のデータからは，前々回の使
用中には故障が発生しなかったことがわかる。
【００１４】上記の方法でＥＥＰＲＯＭ３に故障情報を
書き込む場合，ＥＥＰＲＯＭのアドレスは，電源を投入
する毎に更新するため，ＥＥＰＲＯＭの使用効率が悪
い。これを改善するには，電源投入直後に，ＲＡＭ１１
の故障情報記憶エリアの内容をチェックし，消去された
状態のままであれば，ＥＥＰＲＯＭ３には故障なしで電
源を入／切した回数をデータとして書けばよい。
書き込む場合，ＥＥＰＲＯＭのアドレスは，電源を投入
する毎に更新するため，ＥＥＰＲＯＭの使用効率が悪
い。これを改善するには，電源投入直後に，ＲＡＭ１１
の故障情報記憶エリアの内容をチェックし，消去された
状態のままであれば，ＥＥＰＲＯＭ３には故障なしで電
源を入／切した回数をデータとして書けばよい。
【００１５】図８はこの方法でＥＥＰＲＯＭ３に書かれ
たデータの一例である。アドレス＄０〜＄２はビット７
が“１”であり，ビット０からビット６には，故障なし
で電源を入／切した回数が書かれていることを示す。ア
ドレス＄０と＄１は全データ“１”であるから，それぞ
れ１２８回連続して故障がなかったことを示す。アドレ
ス＄２のビット０からビット６には１１が書かれている
ので，１１回連続して故障がなかったことを示す。した
がって，この場合装置の使用を開始してから１２８＋１
２８＋１１＝２６７回連続して故障がなかったことを示
す。アドレス＄３と＄４のビット７は“０”であり，ビ
ット０〜ビット６には故障情報が書かれていることを示
す。アドレス＄５のビット７は“１”で，ビット０〜ビ
ット６には３が書かれているので，３回連続して故障が
なかったことを示す。
たデータの一例である。アドレス＄０〜＄２はビット７
が“１”であり，ビット０からビット６には，故障なし
で電源を入／切した回数が書かれていることを示す。ア
ドレス＄０と＄１は全データ“１”であるから，それぞ
れ１２８回連続して故障がなかったことを示す。アドレ
ス＄２のビット０からビット６には１１が書かれている
ので，１１回連続して故障がなかったことを示す。した
がって，この場合装置の使用を開始してから１２８＋１
２８＋１１＝２６７回連続して故障がなかったことを示
す。アドレス＄３と＄４のビット７は“０”であり，ビ
ット０〜ビット６には故障情報が書かれていることを示
す。アドレス＄５のビット７は“１”で，ビット０〜ビ
ット６には３が書かれているので，３回連続して故障が
なかったことを示す。
【００１６】結局，使用を開始してから２６７回は故障
がなく，２６８回めと２６９回めに故障が発生し，さら
にその後３回は故障なく動作していることを示してい
る。
がなく，２６８回めと２６９回めに故障が発生し，さら
にその後３回は故障なく動作していることを示してい
る。
【００１７】尚，電源電圧の低下信号が，通常の電源オ
フの際にも故障入力端子１−２から入力して，電源オフ
の毎にＲＡＭ１１に書き込まれてしまうことが考えられ
るが，これは電源スイッチ４１の状態を制御部２に入力
し，スイッチがオフの時はＲＡＭ１１に書きこみをしな
いようにすることで，容易に解決することができる。
フの際にも故障入力端子１−２から入力して，電源オフ
の毎にＲＡＭ１１に書き込まれてしまうことが考えられ
るが，これは電源スイッチ４１の状態を制御部２に入力
し，スイッチがオフの時はＲＡＭ１１に書きこみをしな
いようにすることで，容易に解決することができる。
【００１８】
【発明の効果】以上の様に本発明によれば，電源投入回
数と故障情報の相関がわかるため，故障情報の書かれた
アドレスを手がかりに故障発生の時間経緯を推定するこ
とができるようになると共に，電圧保持回路を要しない
簡易な回路で電源電圧の低下もしくはオフの直前に発生
した故障も記録することができる。
数と故障情報の相関がわかるため，故障情報の書かれた
アドレスを手がかりに故障発生の時間経緯を推定するこ
とができるようになると共に，電圧保持回路を要しない
簡易な回路で電源電圧の低下もしくはオフの直前に発生
した故障も記録することができる。
【図１】本発明の全体構成を示すブロック図。
【図２】従来例の全体構成を示すブロック図。
【図３】従来例の動作説明図。
【図４】従来装置によりＥＥＰＲＯＭに書かれた故障情
報を示す図。
報を示す図。
【図５】本発明の動作説明図。
【図６】本発明によりＥＥＰＲＯＭに書かれた故障情報
の一例を示す図。
の一例を示す図。
【図７】本発明のＲＡＭのデータ内容。
【図８】本発明によりＥＥＰＲＯＭに書かれた故障情報
の他の例を示す図。
の他の例を示す図。
１−１〜１−４ 故障信号入力端子
２ 制御部
３ ＥＥＰＲＯＭ
４ 電源入力端子
５ ＥＥＰＲＯＭのデータ入力ライン
６ ＥＥＰＲＯＭのデータ出力ライン
７ ＥＥＰＲＯＭのクロック入力ライン
８ ＥＥＰＲＯＭの選択信号ライン
９ 電圧保持部
１０ 外部装置インタフェース
１１ ＲＡＭ
１２ 電源入力端子
１３ 電源入力端子
１４ ツェナーダイオード
１５，１６ ダイオード
１７ 抵抗
１８ ＲＡＭのデータライン
１９ ＲＡＭのアドレスライン
２０ ＲＡＭの制御信号ライン
２１ シンセサイザのアンロック信号入力端子
２２ 電源電圧低下信号入力端子
２３ 温度異常信号入力端子
２４ 出力パワー異常信号入力端子
２５〜２９ ＥＥＰＲＯＭへの書込信号
３０，３１ 装置の動作期間
３２〜３６ ＲＡＭへの書込信号
３７〜３９ ＥＥＰＲＯＭへの書込信号
４０ 電源
４１ 電源スイッチ
４２ レギュレータ
Claims (2)
- 【請求項１】 制御部と，前記制御部に接続され電気的
に書込および消去が可能なＲＯＭ（以下ＥＥＰＲＯＭ）
と，前記制御部に接続されバッテリバックアップされた
ＲＡＭとで構成され， 更に前記制御部は，主装置の故障信号の入力端子を有
し，入力した故障信号に応じた故障情報を前記ＲＡＭの
故障情報記憶エリアに書き込み，電源が投入された後に
前記ＲＡＭの故障情報記憶エリアの情報を前記ＥＥＰＲ
ＯＭに転送すると共に，前記ＲＡＭに対してＥＥＰＲＯ
Ｍ書き込みアドレスの更新と，故障情報記憶エリアの消
去を行うことを特徴とする故障情報記憶装置。 - 【請求項２】 前記制御部は，電源投入後に前記ＲＡＭ
の故障情報記憶エリアの情報を読み出して故障信号入力
の有無を確認し，故障信号が入力されている場合は当該
故障情報記憶エリアの情報を前記ＥＥＰＲＯＭに書き込
むと同時に，前記ＲＡＭに対してＥＥＰＲＯＭ書込アド
レスの更新と，故障情報記憶エリアの消去を行い， 故障信号が入力されていない場合は，連続して故障無し
で電源を投入した回数をデータとして前記ＥＥＰＲＯＭ
に書き込み，その回数がＥＥＰＲＯＭの１アドレスのデ
ータで表せる最大値に達するまで書込アドレスの更新を
行わないことを特徴とする特許請求の範囲請求項１記載
の故障情報記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193458A JPH0512074A (ja) | 1991-07-08 | 1991-07-08 | 故障情報記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193458A JPH0512074A (ja) | 1991-07-08 | 1991-07-08 | 故障情報記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512074A true JPH0512074A (ja) | 1993-01-22 |
Family
ID=16308341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3193458A Pending JPH0512074A (ja) | 1991-07-08 | 1991-07-08 | 故障情報記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512074A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013162478A (ja) * | 2012-02-08 | 2013-08-19 | Canon Inc | カメラ |
-
1991
- 1991-07-08 JP JP3193458A patent/JPH0512074A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013162478A (ja) * | 2012-02-08 | 2013-08-19 | Canon Inc | カメラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0287338B1 (en) | Security fuse circuit for programmable logic array | |
| US5881002A (en) | Nonvolatile memory control circuit | |
| JPS61501176A (ja) | 衝突時に保存可能な航空機のフライトデ−タレコ−ダシステムのための固体メモリ | |
| US4949240A (en) | Data storage system having circuitry for dividing received data into sequential wards each stored in storage region identified by chain data | |
| US7200759B2 (en) | Method and device for making information contents of a volatile semiconductor memory irretrievable | |
| US6454172B1 (en) | IC card having a display for displaying a response state | |
| US5001670A (en) | Nonvolatile memory protection | |
| KR100377608B1 (ko) | 데이터 처리장치 및 데이터 처리방법 | |
| KR950006700B1 (ko) | 메모리 백업이 정확한지의 여부를 알릴 수 있는 무선 페이저 수신기 | |
| EP0039449A1 (en) | A memory refreshing arrangement | |
| US5880992A (en) | Electrically erasable and programmable read only memory | |
| JPH0512074A (ja) | 故障情報記憶装置 | |
| US5928361A (en) | Data security device and method thereof | |
| US7188010B2 (en) | Device and method for converting a diagnostic interface to SPI standard | |
| US5283907A (en) | Process for safeguarding transfer of data from a temporary part into a main part of a non-volatile memory | |
| JP2598384Y2 (ja) | データ処理装置 | |
| CN113138938A (zh) | 存储器保护装置和方法、电子设备 | |
| JP2002150246A (ja) | 携帯可能電子装置 | |
| US6819606B2 (en) | Method for storing data in a memory device with the possibility of access to redundant memory cells | |
| EP0217348B1 (en) | Memory connected state detecting circuit | |
| JPH06236695A (ja) | 交換表示機能付不揮発性メモリ装置 | |
| KR0179868B1 (ko) | 프로그래머블 로직 콘트롤러의 모듈간 데이타 송수신장치 및 방법 | |
| KR0157730B1 (ko) | 개인용 컴퓨터를 이용한 이이피롬 기록장치 및 기록방법 | |
| CN115954037A (zh) | 提高efuse芯片良率的方法、装置和设备及存储介质 | |
| JP3190421B2 (ja) | Ｉｃメモリカードシステム |