JPH05120208A - データ処理システムの分散リソースを制御する装置 - Google Patents

Abstract

(57)【要約】 【目的】 バスの占領時間を最小限にとどめたリソース
の制御装置を与える。 【構成】 本発明のデータ処理装置は、競合タイプのバ
ス７、１１を介して端末装置１とメモリの間のデータ転
送を制御するデータ処理アダプタ２と、データ処理シス
テム全体のレジスタ、メモリなどの物理的なリソースを
制御するために、カプラ８を通してシステム・バス７に
接続された制御プロセツサ３とを含んでいる。制御動作
は、カプラでも、選択されたデータ処理アダプタでも、
選択された端末装置でもよい最終目的のユニツト中で実
行される制御動作を、プロセツサ・バス１４に与える制
御プロセツサによつて始動される。各ユニツトには、制
御動作情報を処理し、最終目的ユニツトに制御動作情報
を転送し、目的ユニツトにおいて制御動作の応答を準備
し、そして、カプラに応答信号を転送するための制御動
作インターフエースが与えられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、分散データ処理システ
ム、より詳細に言えば、分散データ処理システムのデー
タ処理能力を低下させる影響を最小限にとどめて、分散
データ処理システムのリソースを制御する装置に関す
る。

【０００２】

【従来の技術】従来の通信制御装置のような分散データ
処理システムは、図１に示したように、端末装置１、デ
ータ・アダプタ２及び制御プロセツサ３を含んでいる。
端末装置１は、電気通信回路、ホスト・チヤンネル、ロ
ーカル・エリア・ネツトワーク等のデータ・トラフイツ
ク・ソース／シンクを与えている。データ・アダプタ２
は、端末装置から受け取つたデータ・メツセージをスト
アしたり、あるいはメモリ４から受け取つたデータ・メ
ツセージを端末装置１に与えるための役目をする。

【０００３】図１はｎ個のデータ・アダプタ、２−１、
乃至２−ｎを示しており、各アダプタは複数個の端末装
置に装着されている。例えば、アダプタ２−１は、ｐ個
の端末装置、１−１１乃至１−１ｐに接続され、そし
て、アダプタ２−ｎは、ｑ個の端末装置、１−ｎ１乃至
１−ｎｑに接続されている。

【０００４】データ・アダプタ及び端末装置の或るもの
は、データ・アダプタ２−１に接続されたプライベート
・ストレージ５−１や、端末装置１−１１に接続された
プライベート記憶装置６−１のようなプライベート記憶
装置が与えられている。

【０００５】図１に示された分散データ処理システムの
タイプは、複数のデータ・アダプタ、制御プロセツサ３
及びメモリ４の間で高速度のデータ転送を可能にする競
合タイプのシステム・バス７に基本を置いている。制御
プロセツサ３はカプラ８を介してシステム・バス７にア
クセスする。アダプタ２、制御プロセツサ３及びメモリ
・コントローラ９によるシステム・バス７へのアクセス
はシステム・バス・スケジユーラ１０によつて制御され
る。

【０００６】端末装置１−１１乃至１−１ｐ及び１−ｎ
１乃至１−ｎｑは、夫々、アダプタ・バス１１−１及び
１１−ｎを通つて、それらのデータ・アダプタ２−１及
び２−ｎに接続される。これらのバスへのアクセスは、
アダプタ・バス・スケジユーラ１２−１及び１２−ｎに
よつて制御される。

【０００７】制御プロセツサ３は、データ・アダプタか
らのメツセージ転送、またはデータ・アダプタへのメツ
セージ転送のような論理動作を行なうが、その主たる機
能は、データ処理システム全体の中のレジスタなどのよ
うなすべての物理的なリソースを制御することにある。
制御プロセツサ３のこのリソース制御機能は、制御プロ
セツサ３がシステム中の任意の物理的なレジスタ、つま
りシステム中のプライベート・メモリにアクセスするこ
とができることを意味する。

【０００８】データ処理システムがリソースを制御する
従来の方法では、図１の破線で示した別個の制御バス１
３を持つている。

【０００９】この従来の方法による主たる利点は、シス
テム・バス７及びアダプタ・バス１１−１乃至１１−ｎ
上のデータ転送が制御動作によつて影響されないという
ことにある。然しながら、この従来の方法は以下に述べ
る欠点を持つている。

【００１０】若し、並列のバスが制御動作に必要とする
アドレス及びデータ情報を転送するのに使用されたなら
ば、それは、制御プロセツサ及び各制御エンテイテイ
（データ・アダプタ、端末装置、メモリ・コントロー
ラ）中に多数のライン・ドライバ／レシーバ、入／出力
ピンを必要とする。

【００１１】１つのユニツトから他のユニツトへのバ
ス、即ち複数ユニツトの直列接続バスが使用された場
合、余分なプロトコルを用いなければならない。加え
て、リソースを実際に読み取つたり、または、更新する
必要がある時には、リソースは使用禁止になる。

【００１２】システムのリソースを制御する他の方法
は、制御動作情報を転送するために、システム・バスの
使用を要求する能力を持つカプラ８を与えることであ
る。

【００１３】制御動作が、例えば端末装置１−１１の内
側にあるリソースの読み取り動作であると仮定すると、
カプラ８の要求がシステム・バスのスケジユーラ１０に
よつて与えられた時、この制御動作は、以下の動作段階
によつて実行される。

【００１４】（１） 制御動作コードがプロセツサ・バ
ス１４に与えられる段階（動作期間はｔ１）。

【００１５】（２） その動作コードがカプラ８によつ
てデコードされ、システム・バス７に転送される段階
（動作期間はＴ１）。

【００１６】（３） 制御動作コードがシステム・バス
７に与えられる段階（動作期間はｔ２）。

【００１７】（４） その制御動作コードがアダプタに
よつてデコードされ、アダプタ・バス１１−１に転送さ
れる段階（動作期間はＴ２）。

【００１８】（５） その制御動作コードがアダプタ・
バスに与えられる段階（動作期間はｔ３）。

【００１９】（６） その制御動作コードが端末装置１
−１１によつてデコードされ、実行される段階（動作期
間はＴ３）。

【００２０】（７） リソースの内容（読み取りデー
タ）が端末装置によつてアダプタ・バス１−１１にゲー
トされる段階（動作期間はＴ'３）。

【００２１】（８） 返還されたデータがアダプタ・バ
ス１１−１に与えられる段階（動作期間はｔ'３）。

【００２２】（９） 返還されたデータがアダプタによ
つて受け取られ、システム・バス７に転送される段階
（動作期間はＴ'２）。

【００２３】（１０） 返還されたデータがシステム・
バスに与えられる段階（動作期間はｔ'２）。

【００２４】（１１） 返還されたデータがカプラ８に
よつて受け取られ、プロセツサ・バス１４に転送される
段階(動作期間はＴ'１）。

【００２５】（１２） 返還されたデータがカプラ・バ
スに与えられる段階（動作期間はｔ'１）。

【００２６】上述の記述において、動作期間はｔ１＝
ｔ'１、 ｔ２＝ｔ'２、 ｔ３＝ｔ'３であり、かつ、
Ｔ１＝Ｔ'１、 Ｔ２＝Ｔ'２、 Ｔ３＝Ｔ'３であると
し、そして、ｔ１、ｔ２及びｔ３は、Ｔ１、Ｔ２及びＴ
３よりも短い。

【００２７】従つて、各バスの動作に干渉する時間は以
下のように計算することができる。即ち、プロセツサ・
バスの占領時間は、２×（ｔ１＋ｔ２＋ｔ３＋Ｔ１＋Ｔ
２＋Ｔ３）の間であり、システム・バスが占領する時間
は、２×（ｔ２＋ｔ３＋Ｔ２＋Ｔ３）の間であり、アダ
プタ・バスが占領する時間は２×（ｔ３＋Ｔ３）の間で
ある。

【００２８】これらのバスの占領時間は、制御動作が端
末装置によつて制御されるプライベート・メモリ中のワ
ードの読み取り動作である場合には特に重要である。

【００２９】この従来の方法は、通常のデータ転送機能
を遂行する時間の間では使用することができないシステ
ム・バス及びアダプタ・バスのような重要なシステム・
コンポーネントの独占時間が非常に長くなる結果を生じ
る。

【００３０】

【発明が解決しようとする課題】本発明の目的は、重要
なシステム・コンポーネントに対して与える影響を最小
限にして、データ処理システムの物理的なリソースを制
御する装置を提供することにある。

【００３１】本発明の他の目的は、データ処理システム
の物理的なリソースの制御に使用される付加的なバスを
必要としない装置を提供することにある。

【００３２】

【課題を解決するための手段】本発明に従つた装置は、
競合タイプのバスを介して端末装置とメモリの間のデー
タ・インターフエースを制御するためのデータ処理アダ
プタと、データ処理システム全体のレジスタ、またはメ
モリのような物理的なリソースを制御するために、デー
タ処理アダプタにも接続されたシステム・バスへ、カプ
ラを通して接続された制御プロセツサとを含むデータ処
理システムにおいて使用される。最終目的位置にあるユ
ニツトの中で実行される制御動作コードをプロセツサ・
バスに与える制御プロセツサによつて制御動作が開始さ
れる。上述の装置において、最終目的位置のユニツト
は、カプラでも、選択された処理アダプタでも、または
選択された端末装置であつてもよい。少なくともカプラ
・ユニツトか、または良好な実施例における各ユニツト
には、制御動作コードを処理し、または最終目的位置の
ユニツトへ制御動作コードを転送することと、最終目的
位置のユニツトにおける制御動作情報の応答信号を準備
することと、バスの占領時間を最小限にとどめるため
に、カプラに対して最終目的位置のユニツトの応答信号
を転送することとに使用される制御動作インターフエー
スが与えられる。

【００３３】カプラ中の制御動作インターフエースは、
一方においてプロセツサ・バスに接続され、他方におい
て、システム・バスに接続されており、そして、以下の
２つの手段を含んでいる。

【００３４】即ち、それらの手段は、プロセツサ・バス
で転送される制御動作情報は、データ処理アダプタのリ
ソースの制御動作情報を含むか否かを決定し、若し、デ
ータ処理アダプタのリソースの制御動作情報を含んでい
れば、システム・バス・スケジユーラを介してシステム
・バスへのアクセスを要求し、そして、そのアクセスが
システム・バス・スケジユーラによつて承認された時
に、プロセツサ・バスからシステム・バスに制御動作情
報を転送するために、プロセツサ・バスの制御動作情報
に応答する、カプラの制御動作情報を受け取る手段と、
システム・バスに与えられた制御動作情報は、制御プロ
セツサに対する応答信号を保持するカプラ応答保持手段
中に制御動作情報の応答信号をストアするための制御動
作の応答信号であるか否かを、待機状態にセツトされた
時に検出するために、制御動作がデータ処理アダプタの
リソースのための制御動作であり、そしてシステム・バ
スに与えられた制御動作に対する応答であることを、制
御動作受け取り手段が検出した時に、待機状態にセツト
される、カプラの応答信号を受け取る手段である。

【００３５】

【実施例】本発明の回路は図１に示したようなシステム
に適用される。このようなシステムにおいて、２つのタ
イプの動作を遂行しなければならない。つまり、第１の
タイプの動作は、上述したようなメツセージ転送動作、
即ちデータ・アダプタ２−１乃至２−ｎ及びシステム・
バス７、アダプタ・バス１１−１乃至１１−ｎを介し
て、端末装置１とメモリ４との間でのメツセージを転送
する動作であり、第２のタイプの動作は、制御プロセツ
サ３によつて開始され、カプラ８や、データ・アダプタ
１２や、端末装置１などの異なつた装置のリソースを制
御するための制御動作である。

【００３６】この制御動作を遂行するために、制御プロ
セツサ３は、制御される物理的なリソースにアクセスす
るために通常用いられるデータ・バス７、アダプタ・バ
ス１１−１乃至１１−ｎを使用しなければならない。本
発明の実施例を説明するために、この制御動作は、プラ
イベート記憶装置中のアドレスされたメモリの位置、あ
るいはレジスタに制御情報を書き込む動作、または、ア
ドレスされたメモリの位置、あるいはレジスタから制御
情報を読み取る動作であると仮定する。

【００３７】本発明に従つた機能を遂行するために、カ
プラ８、データ・アダプタ２及び端末装置１のような各
ユニツトは、図２に示したようなインターフエース回路
が与えられている。

【００３８】各インターフエース回路において、このイ
ンターフエース装置は、一端に第１の入／出力バス２０
が接続され、他端に第２の入／出力バス２２が接続され
ている。

【００３９】若し、図２に示した回路がカプラ８中に設
けられているならば、バス２０はプロセツサ・バス１４
であり、バス２２はシステム・バス７である。若し、図
２の回路がデータ・アダプタ２−１に設けられているな
らば、バス２０はシステム・バス７であり、バス２２は
アダプタ・バス１１−１である。若し、図２の回路が端
末装置１−１１に設けられているならば、バス２０はア
ダプタ・バス１１−１であり、バス２２は、端末装置か
らデータ・メツセージを受け取り、または端末装置へデ
ータ・メツセージを転送するためのユーザ用バスであつ
て、このバスは、図１において、端末装置からユーザの
装置に接続するユーザ・バス１６として示されている。

【００４０】入／出力バス２０及び２２は、図３及び図
４に細部が示されているアドレス・ライン及び制御ライ
ンを含んでいる。

【００４１】入／出力バス２０と２２とは、構成が異な
つており、このことは、アドレス・ライン及びデータ・
ラインの数と、それらのラインの合計数は、以下に説明
されるように異なつていることを意味する。

【００４２】本発明に従つた装置はデータ・ストレージ
動作インターフエース２４と、制御動作インターフエー
ス２６との２つのインターフエースを含んでいる。

【００４３】入／出力バス２０及び２２は双方向に信号
を転送するバスである。上位のユニツト、つまり上流の
方向のユニツトから、バス２０によつて与えられるアド
レス／制御情報（アドレス及び制御情報）と、データと
は、インターフエース２４及び２６の両方に与えられ
る。バス２０のアドレス／制御情報の伝送用ラインは、
アドレス／制御情報によつて決められる動作が通常のメ
モリ動作か、または制御動作かの何れであるかを決める
ためにインターフエース選択回路２８に与えられる。

【００４４】若し、動作が通常のメモリ動作であれば、
インターフエース選択回路２８は、動作の処理を管理
し、そして、アドレス及び制御情報と、若しあるならば
そのデータとを入／出力バス２２に与えるデータ・スト
レージ動作インターフエース２４を選択するためにライ
ン３０を活動化する。

【００４５】本発明の１実施例を説明するために、例え
ば、入／出力バス２０がシステム・バスであり、バス２
２がアダプタ・バス１１−１であり、メモリ４から、端
末装置１−１ｐにデータ・メツセージを転送するため
に、メモリ・コントローラ９が、バス７にアクセスし
て、そして、データ・アダプタ２−１中のデータ・スト
レージ動作インターフエース２４が選択されるものと仮
定する。システム・バス７のアドレス及び制御ラインの
アドレス及び制御情報は、バスに制御動作情報が与えら
れたことと、この動作情報がアドレスＡ１−１ｐを有す
る端末装置１−１ｐの読み取り動作であることとを表示
する。アダプタ２−１中のデータ・ストレージ動作イン
ターフエース２４が、読み取り動作を処理するために選
択されるように、メモリの読み取り動作コード及びアド
レスＡ１−１ｐは、インターフエース選択回路２８によ
つてデコードされる。この動作は、アダプタ２−１のデ
ータ・ストレージ動作インターフエース２４に割り当て
られたバス１１−１の「要求」ラインに与えられた「要
求」信号によつて、バス１１−１へのアクセスを要求す
ることと、アダプタ２−１のデータ・ストレージ動作イ
ンターフエース２４に割り当てられたバス１１−１の
「許可」ライン上のアダプタ・バス・スケジユーラ１２
−１により送られた「許可」信号によつて、上述のアク
セスが、アダプタ・バス・スケジユーラ１２−１により
与えられた時、アドレス及び制御情報と、データとをバ
ス１１−１に与えることとを含んでいる。

【００４６】このデータ・ストレージ動作インターフエ
ース２４は、本発明の要部ではないから、細部の説明は
行なわない。

【００４７】若し、バス２０のアドレス／制御情報によ
つて定義された動作が、制御動作であることを表示した
とすれば、インターフエース選択回路は制御動作インタ
ーフエース２６を選択するためにライン３２を活動化す
る。制御動作インターフエース２６の処理動作は図３及
び図４を参照して以下に説明する。

【００４８】制御動作インターフエース２６は、その動
作がローカル・リソース（下流にあるリソース）３４に
関係があるか否か、つまり、その制御動作がユニツトの
レジスタ、またはプライベート・メモリに関係があるか
否かを決定する。

【００４９】ローカル・リソースに関係を持つ制御動作
は、制御動作インターフエース２６の制御の下で実行さ
れ、その応答は、バス２０を介して上流方向に位置する
ユニツト（例えば、若し、ユニツトがデータ・アダプタ
であれば、カプラ８）に送られる。このユニツトのロー
カル・リソースに関係を持たない制御動作情報はバス２
２を通つて下流方向に位置するユニツトに転送される。

【００５０】上述とは反対方向の流れにおいて、下流に
位置しているユニツトからのアドレス／制御情報は、図
２のインターフエース回路によつて、バス２２から受け
取られ、そして、その動作がメモリ動作であるか、また
は制御動作情報の応答であるかに従つて、データ・スト
レージ動作のインターフエース２４か、または制御情報
のインターフエース２６に与えられ、それらのインター
フエースのうちの１つによつて処理される。これは、イ
ンターフエース選択回路２８によつて決めるか、また
は、本発明の良好な実施例における動作インターフエー
ス２４及び２６自身によつて決めることができる。

【００５１】若し、その動作が、メモリへの「書き込
み」動作のようなメモリ動作であれば、その動作は、バ
ス２０へのアクセスを制御し、そして、アドレス／制御
情報と、データとをバス２２からバス２０に転送するデ
ータ・ストレージ動作インターフエース２４の制御の下
で遂行される。

【００５２】若し、動作が、制御動作情報の応答であれ
ば、その動作は制御動作インターフエース２６によつて
処理される。制御動作インターフエース２６の動作は図
３及び図４を参照して以下に説明する。

【００５３】システム・バス及びアダプタ・バス中の制
御ラインは、バスに接続されたすべての装置に共通であ
るバス「活動化」ラインと、１台の装置毎に２本の「要
求」ラインと、１台のユニツト毎に２本の「許可」ライ
ンとを含んでいる。バス「活動化」ラインは、バス上に
制御動作か、またはメモリ動作が与えられた時に活動化
され、一方の「要求」ラインはバスへのアクセスを要求
するデータ・ストレージ動作インターフエース２４によ
つて活動化され、他方の「要求」ラインはバスへのアク
セスを要求する制御動作インターフエース２６によつて
活動化され、「許可」ラインは、各ユニツトのデータ・
ストレージ・インターフエース２４へのバス、または制
御動作インターフエース２６へのバスにアクセスを与え
るために、バス・スケジユーラによつて活動化される。

【００５４】バス１４は制御プロセツサ３のバスなの
で、その制御ラインは制御プロセツサの仕様に依存す
る。このラインの１つは、システム・バス、またはアダ
プタ・バスの「活動化」ラインと同じ機能を持つてい
る。

【００５５】制御動作インターフエース２６は、動作信
号がバス２０のタイプ／アドレス・ライン２０−Ａ及び
データ・ライン２０−Ｄに与えられていることを表示す
るインターフエース選択回路からのライン３２の信号
と、バス２０の「活動化」ライン２０−Ｃのバス「活動
化」信号とに応答するインターフエース制御回路４０を
含んでおり、そして、このインターフエース制御回路４
０は、ライン２０−Ａからのタイプ／アドレス情報と、
ライン２０−Ｄからのデータとを、夫々、アドレス・レ
ジスタ４２及びデータ・レジスタ４４の中にロードさせ
る「ロード」ライン４１を活動化する。（図３参照）

【００５６】タイプ／アドレス情報は、制御動作のタイ
プ、即ち、ユニツトの読み取り動作か、または書き込み
動作のアドレス（カプラ・ユニツトのアドレスか、アダ
プタ・ユニツトのアドレスか、システム・ユニツトのア
ドレスのいずれか）と、制御動作に関係するローカル・
リソースのアドレスを表示する。これについては、図５
を参照して後で説明する。

【００５７】各ユニツトは配線された（wired）アドレ
ス・レジスタ（以下、配線アドレス・レジスタという）
４６中にストアされた配線されたアドレスを持つてい
る。レジスタ４６中の配線されたアドレスは、バス４８
を通して選択回路５０に与えられ、そして、バス５２の
タイプ／アドレス情報の選択されたフイールドは、配線
されたアドレスを持つ選択回路によつてテストされる、
即ち比較され、これにより、その制御動作が、ユニツト
のローカル・リソースに関する動作であるか、または、
下流に位置付けられたユニツトに伝えられるべき動作で
あるか、または、ユニツトに関係のない動作であるかが
決められる。

【００５８】制御動作がユニツトの選択されたローカル
・リソースと関係があることを、選択回路５０が検出し
た場合、制御動作のタイプ及びローカル・リソースのア
ドレスは、選択回路５０によつてデータ・バス５６から
データ・バス５７へゲートされるデータ・レジスタの内
容と一緒に、バス５４を通つてユニツトのローカル・リ
ソース３４に与えられる。

【００５９】タイプ／アドレス情報のバス５４のタイプ
／アドレス情報に応答して、制御動作はローカル・リソ
ース３４（図２）中で実行され、これは、制御動作が書
き込み動作の場合には、この実行動作は、データ・バス
５７に与えられたデータが、アドレスされたレジスタの
中に書き込まれるか、または、ローカル・リソースであ
るプライベート・メモリの中に書き込まれることを意味
する。制御動作が読み取り動作の場合には、アドレスさ
れたレジスタ、またはプライベート・メモリの位置が読
み取られて、読み取りデータがバス６０に与えられる。

【００６０】読み取り動作、または書き込み動作が終了
した時、制御プロセツサによつて開始された制御動作が
終了されたことを表わす「ローカル・リソースの応答」
信号がライン６２に発生される。このローカル・リソー
スの応答信号は、オア回路６３の出力によつて与えられ
るが、このオア回路６３は、読み取り、または書き込み
動作が成功裡に完了した場合には、ローカル・リソース
３４によつて与えられたライン６１−Ｒの「読み取りＯ
Ｋ」信号か、または、ライン６１−Ｗの「書き込みＯ
Ｋ」信号かの何れかの入力信号を与えられ、あるいは、
動作が不成功で終了した場合には、ライン６１−Ｒ／Ｗ
−ＫＯのＲ／Ｗ−ＫＯ信号を入力信号として与えられ
る。更に、本発明に従つて、ローカル・リソースは、オ
ア回路６３の入力に接続されたライン６１−ＡＣＫを活
動化することによつて、制御動作を承認する信号を送る
ことができ、そして、制御プロセツサにより知られてい
るメモリの中に割り当てられたアドレスのデータを読み
取り、または、書き込むことによつて、制御動作を完了
する。

【００６１】制御動作に対する応答は、制御及び出力論
理回路６５を介して、制御動作インターフエース２６に
よつてバス２０に送られる。制御及び出力論理回路６５
の細部は図６を参照して後で説明される。

【００６２】後で細部を説明するけれども、制御動作が
ユニツトのローカル・リソースに関係ないことを、選択
回路５０が検出した場合には、選択回路５０はライン６
４を活動化して、バス５２からバス６６にタイプ／アド
レス・フイールドをゲートする。従つてバス６６からの
タイプ／アドレス情報と、バス５６からのデータとは、
下流に位置付けられたユニツトの方へ制御動作を転送す
るのを制御する制御及びマツパー・インターフエース回
路６８に与えられる。

【００６３】ライン６４の活動化信号に応答して、第１
の制御及びマツパー・インターフエース回路６８は、ユ
ニツト（カプラ８や、データ・アダプタ２など）の制御
動作インターフエース２６に割り当てられたバスの「要
求」ライン７０上にバス要求信号を発生する。この要求
信号はバス・スケジユーラ、即ちシステム・バス・スケ
ジユーラ１０、または、アダプタ・バス・スケジユーラ
１２−１、または、１２−ｎに与えられる。

【００６４】バス６６からのタイプ／アドレス情報とデ
ータは、バス・フオーマツトに従つてバス２２上にタイ
プ／アドレス情報とデータを与える第１の制御及びマツ
パー・インターフエース６８によつてマツプされる。

【００６５】バス・スケジユーラは、要求信号を処理す
ることができる時、ユニツトの制御動作インターフエー
スに割り当てられたバス２２の「許可」ライン７２を活
動化し、そして、この活動化は、下流に位置付けられ、
バス２２に接続されたユニツトに制御動作を転送するた
めに、バス２２のライン２２−Ａ及び２２−Ｄを通し
て、それぞれ、マツプされたタイプ／アドレス情報及び
データと、バス２２の２２−Ｃを介して、バス「活動
化」信号とを与える。

【００６６】制御動作を実行するための最終目的位置に
あるユニツトに制御動作信号が到達するまで、制御動作
信号は伝送される。

【００６７】下流の位置にあるユニツトに向けて制御動
作を転送すべきことを検出した選択回路５０は、ラツチ
７６をセツトするライン７４を活動化する。ラツチ７６
の出力ライン７８の活動化信号は、最終目的地のユニツ
トからの応答を受け取るために容認された最大の遅延時
間にセツトされた時間切れの値を持つているタイマ８０
を始動する。時間切れの値に達した時、タイマ８０はラ
イン８２を活動化する。

【００６８】返還選択回路８４が制御動作信号に対する
応答を受け取る準備が整つたことを意味する「待機」状
態にこの回路をセツトするために、ラツチ７６の出力ラ
イン７８の活動化信号が返還選択回路８４に与えられ
る。

【００６９】バス２２に与えられた制御動作情報が、制
御動作インターフエースによつて処理されるべき下流の
ユニツトからの制御動作に対する応答信号であること
を、タイプ／アドレス情報が表示したか否かを検出する
ために、ライン２２−Ａ及び２２−Ｄを介して、下流に
位置したユニツトから受け取られたタイプ／アドレス情
報及びデータと、ライン２２−Ｃの「活動化」信号と
が、ライン２２−Ｃのバス「活動化」信号に応答する第
２の制御及びマツパー・インターフエース８６に与えら
れる。この処理は、ライン２２Ａからのタイプ／アドレ
ス情報をデコードし、そして、バス４８からの配線アド
レスを持つ選択されたフイールドをテスト、即ち比較す
ることによつて行なわれる。若し、タイプ／アドレス情
報が上述の応答信号を表示したならば、第２の制御及び
マツパー・インターフエース８６は、図５を参照して説
明されるバス２０のタイプ／アドレス情報のフオーマツ
トに従つて、ライン２２−Ａ及び２２−Ｄからのタイプ
／アドレス及びデータを、タイプ／アドレス情報のバス
８７及びデータのバス９０にマツプし、そして、選択回
路８４に返還するために設けられた「応答信号受け取
り」ライン８９を活動化する。

【００７０】若し、返還選択回路８４が「待機」状態に
なれば、ライン８９の信号は、返還選択回路８４によつ
て「遠距離応答」ライン９２を活動化する。このライン
９２の「遠距離応答」信号はオア回路９３の１つの入力
に与えられ、リセツト・ライン７９のオア回路の出力信
号は、ラツチ７６をリセツトするので、返還選択回路８
４は、ラツチ７６のリセツト後には活動化されない。

【００７１】制御及び出力論理回路６５は、制御動作イ
ンターフエース２６に接続された「要求」信号のライン
９６を活動化することによつて、バス２０の制御動作信
号に対して応答した信号の転送を制御し、そしてまた、
制御動作インターフエース２６に接続された「許可」信
号のライン９８を通つてシステム・バス・スケジユーラ
１０から送られた「許可」信号に応答する。若し、バス
２０がプロセツサ・バス１４であるならば、ライン９６
の「要求」信号は、上述の制御動作の応答がカプラ８の
制御動作インターフエースに与えられたことと、制御プ
ロセツサ３がその信号を使用できることとを知らせるた
めに使用される。

【００７２】選択回路５０は「遠距離／ローカル」出力
ライン１００に信号を発生し、制御動作がローカル・リ
ソースに関係があることを、選択回路５０が検出した時
には、「遠距離／ローカル」ライン１００上に、例えば
「０」で表わされる第１レベルの信号を発生し、制御動
作情報が下流にあるユニツトに転送されねばならないこ
とを、選択回路が検出した場合には、「遠距離／ローカ
ル」出力ライン１００上に、「１」で表わされる第２レ
ベルの信号を発生する。

【００７３】この第２のレベルの信号は制御及び出力論
理回路６５に与えられる。

【００７４】アドレスがカプラから端末装置へ転送さ
れ、そして、制御動作情報に対する応答信号が端末装置
からカプラヘ返還された時、プロセツサ・バス１４、シ
ステム・バス７及びアダプタ・バス１１で転送されるタ
イプ／アドレス情報のフオーマツトが図５に示されてい
る。これらのフオーマツトは単なる一例にすぎないこと
は注意を要する。

【００７５】制御動作が開始された時、システム・バス
１４に接続された制御プロセツサ３によつて与えられた
タイプ／アドレス情報は、第１のフオーマツト、即ち、
図５に示したフオーマツト１で示されている。

【００７６】タイプ・フイールドの部分１０２は制御動
作のタイプのフイールドであり、部分１０２は、制御プ
ロセツサによつて、例えば制御動作に対しては「１」に
セツトされ、通常のメモリ動作に対しては「０」にセツ
トされる。通常のメモリ動作のためのアドレス・バスの
信号のフオーマツトは図示されていないが、これらのフ
オーマツトは、制御動作情報、またはメモリ動作情報が
制御動作インターフエース、またはメモリ動作インター
フエースによつて処理することができるように、フイー
ルド１０２を含むことだけが、メモリ動作情報のフオー
マツトに必要な要件である。

【００７７】制御動作のタイプのフイールドの部分１０
３は、制御プロセツサによつてセツトされ、制御動作が
読み取り動作か、または書き込み動作の何れであるかを
表示する。

【００７８】制御動作のタイプのフイールドの部分１０
４は、制御動作が、カプラか、アダプタか、または端末
装置のうちのどのローカル・リソースに関係があるかを
表示するために、制御プロセツサ３によつてコード化さ
れている。

【００７９】アドレスのフイールドの部分１０５はカプ
ラのアドレス・フイールドである。

【００８０】アドレスのフイールドの部分１０６はアダ
プタのアドレス・フイールドである。

【００８１】アドレスのフイールドの部分１０７は端末
装置のアドレス・フイールドである。

【００８２】アドレスのフイールドの部分１０８はロー
カル・リソースのアドレス・フイールドである。

【００８３】制御動作信号が制御プロセツサ３から端末
装置に差し向けられた時、タイプ／アドレスのフイール
ドは、フオーマツト２及び３で示されたユニツトの制御
及びマツパー・インターフエース６８によつてマツプさ
れる。

【００８４】制御動作インターフエースの信号が制御プ
ロセツサに返還された時、タイプ／アドレスのフイール
ドは、最終目的位置のユニツトの制御及び出力論理回路
６５と、フオーマツト４及び５で示されたユニツトの制
御及びマツパー・インターフエースとによつてマツプさ
れる。

【００８５】制御及び出力論理回路６５は図６を参照し
て以下に説明する。

【００８６】制御及び出力論理回路６５は、オア回路６
３の出力ライン６２からの「ローカル・リソース応答」
信号と、ライン８２からの「時間切れ」信号と、ライン
９２からの「応答」信号とを入力信号として受け取るオ
ア回路１２０を含んでいる。オア回路の応答は、これら
の信号のうちの１つが活動化されれば、バス２０に出力
を送る。ライン１２１に現われたオア回路１２０からの
出力信号は、ライン１２１上の活動化信号に応答する
「要求」ライン９６を活動化する制御インターフエース
回路１２２に与えられる。

【００８７】バス５２のタイプ／アドレス情報は、バス
５２のタイプ／アドレス情報のフイールドのフオーマツ
トからバス２０のアドレス／タイプのフオーマツトにア
ドレス・フイールドをマツプするマツパー回路１２４に
与えられる。例えば、アドレスされたローカル・リソー
スが、端末装置のリソースであり、バス５２上で受け取
られたタイプ／アドレス情報が、図５のフオーマツト２
を持つている場合には、マツパー回路１２４は、図５の
フオーマツト２から、図５のフオーマツト４を有するア
ダプタ・バス１１のタイプ／アドレス情報のフオーマツ
トを発生する。若し、アドレスされたローカル・リソー
スがアダプタのリソースであり、バス５２に受け取られ
たタイプ／アドレス情報が、図５のフオーマツト２を持
つているとすれば、アダプタの制御応答インターフエー
ス中のマツパー１２４は、バス５２上に受け取られたタ
イプ／アドレス情報のフオーマツトから、フオーマツト
５を持つシステム・バス７のタイプ／アドレス情報を発
生する

【００８８】ライン１００の「ローカル」信号が０であ
る時、つまり、ローカル・リソースの応答がインターフ
エース制御回路によつて返還されるべき時か、または、
タイマが時間切れ値に達したことを表示する信号が、ラ
イン８２上に現われた時に、オア回路１２６は、マツパ
ー回路１２４の出力バス１３０から、アンド・ゲート１
２８及びオア・ゲート１３２を通つて出力アドレス・レ
ジスタ１３４中にタイプ／アドレス情報をゲートするよ
うに、アンド・ゲート１２８に与えられるライン１２７
に活動化信号を発生する。

【００８９】返還されるべき信号は、読み取り動作が成
功裡に終了された時にはバス６０から返還された「ロー
カル」信号か、あるいは、書き込み動作が成功裡に終了
された時には、返還コード、ＲＣ＝書き込みＯＫ信号
か、または、読み取り、または書き込みが不成功に終了
した時には、返還コード、ＲＣ＝Ｒ／Ｗ−ＫＯ信号か、
または、ローカル・リソースから承認が返還された時に
は、返還コード、ＲＣ＝ＡＣＫ信号かの何れかである。

【００９０】バス６０からのローカル・データは、アン
ド・ゲート１３６の１つの入力に与えられ、このアンド
・ゲート１３６の出力は、ライン６１−Ｒの「読み取り
ＯＫ」信号と、バス１００上の０の「ローカル」信号と
により条件付けられて、バス１３７上に出力される。レ
ジスタ１３８、１４０及び１４２中にストアされた各返
還コードは、ライン１００の「ローカル」信号が０であ
り、そしてライン６１−Ｗの「書き込みＯＫ」信号が活
動化された時には、レジスタ１３８の出力バス１３９上
にゲートされ、また、ライン１００の「ローカル」信号
が０であり、そしてライン６１−Ｒ／Ｗ−ＫＯ信号が活
動化された時には、レジスタ１４０の出力バス１４１上
にゲートされ、また、ライン１００の「ローカル」信号
が０であり、ライン６１−ＡＣＫ信号が活動化された時
には、レジスタ１４２の出力バス１４３上にゲートされ
る。バス１３７、１３９、１４１、１４３は、オア・ゲ
ート１４６の入力に与えられ、そしてローカル・デー
タ、または返還コードを出力データ・レジスタ１４８中
にゲートされる。

【００９１】インターフエース制御回路１２２は、ライ
ン９８のシステム・バス・スケジユーラ１０からの「許
可」信号を受け取つた時、インターフエース制御回路１
２２の出力ライン１２３とバス「活動化」ライン２０−
Ｃとを活動化する。ライン１２３が活動化されると、ア
ドレス・レジスタ１３４の内容は、バス２０のアドレス
／タイプのライン２０−Ａに与えられ、そして、データ
・レジスタ１４８の内容は、バス２０のアドレス／タイ
プのラインのデータ・ライン２０−Ｄに与えられる。

【００９２】下流に位置したユニツトから受け取つた応
答信号がバス２０に返還されるべき応答信号である場合
には、バス８８からのタイプ／アドレス情報は、「遠距
離／ローカル」出力ライン１００の「遠距離」信号によ
つて条件付けられるアンド・ゲート１５０でゲートさ
れ、オア・ゲート１３２の入力バス１５１を「１」状態
にするので、このタイプ／アドレス情報はアドレス・レ
ジスタ１３４に与えられる。

【００９３】バス９１からの「遠距離」のデータは、
「遠距離／ローカル」出力ライン１００の「１」状態の
「遠距離」信号によつて条件付けられるアンド・ゲート
１５２によつてゲートされた時に、「遠距離」のデータ
はデータ・レジスタ１４８に与えられる。

【００９４】「遠距離応答」ライン９２が活動化された
こと、つまり、「遠距離応答」信号が下流に位置したユ
ニツトから受け取られた時、オア回路を介してライン１
２１は活動化され、そして、インターフエース制御回路
１２２は、ライン１２１の出力信号に応答してライン９
６の「要求」信号を活動化する。

【００９５】ライン９８のバス・スケジユーラから「許
可」信号を受け取つた時、インターフエース制御回路１
２２はライン１２３を活動化して、アドレス・レジスタ
１３４の内容をバス２０のライン２０−Ａにゲートし、
そして、データ・レジスタの内容をバス２０のライン２
０−Ｄにゲートする。

【００９６】「遠距離／ローカル」出力ライン１００の
「遠距離」信号が「１」状態にあり、かつ、タイマによ
り設定された遅延時間の時間切れの前に、応答信号が受
け取られなければ、遅延時間が時間切れになつたことを
表示する、レジスタ１５４にストアされた返還コードＲ
Ｃ＝Ｔ．Ｏ．は、オア回路１４６の入力バス１５５にゲ
ートされ、そしてデータ・レジスタ１４８に与えられ
る。

【００９７】ライン８２の時間切れ信号が活動化された
ならば、インターフエース制御回路１２２は、ライン９
６上に「要求」信号を発生し、そして、インターフエー
ス制御回路１２２が「許可」信号を受け取つた時、イン
ターフエース制御回路１２２は、「活動化」ライン２０
−Ｃを活動化し、アドレス・レジスタ１３４にストアさ
れているバス１３０からのタイプ／アドレス信号をライ
ン２０−Ａにゲートし、データ・レジスタ１４８中にス
トアされた返還コードＲＣ＝Ｔ．Ｏ．をライン２０−Ｄ
にゲートする。

【００９８】次に、どのようにして制御動作が制御プロ
セツサ３に転送され、実行され、そして、その応答が返
還されるかを以下に説明する。

【００９９】カプラ８、アダプタ２（２−１乃至２−ｎ
のような）及び端末装置（１−１１乃至１−ｐ及び１−
ｎ１乃至１−ｎｑのような）各ユニツトは、図３、図
４、図５及び図６に示したような制御動作インターフエ
ースを含んでいるので、図３乃至図６の回路素子は、こ
こで説明する素子が関係するユニツトを表わすために、
添付文字８を付けた参照数字、（２−１）乃至（２−
ｎ）、（１−１１）乃至（１−１ｐ）、（１−ｎ１）乃
至（１−ｎｑ）で示される。例えば、選択回路５０−８
は、カプラ８の制御動作インターフエース２８−８の中
の選択回路５０を示している。

【０１００】従つて、「１」状態に活動化されたタイプ
・フイールド１０２を検出した、選択回路２８−８によ
つて活動化されたカプラ８の制御動作インターフエース
において、選択回路５０−８は、タイプ・フイールド１
０４が「００」にセツトされたか否かを検出する。若
し、タイプ・フイールド１０４が「００」にセツトされ
ているならば、タイプ・フイールド１０３及びアドレス
・フイールド１０８はタイプ／アドレス・バス５４−８
に与えられる。若し、タイプ・フイールドが「００」に
セツトされていなければ、選択回路５０−８は、ラツチ
７６−８をセツトするために、ライン６４−８及びライ
ン７４−８を活動化し、かつ、返還選択回路８４−８が
「待機」状態にセツトされるので、選択回路５０−８
は、最終目的位置のユニツトによつて実行された時、制
御動作に対する応答を受け取る準備が整つている。ま
た、選択回路５０−８はバス５２−８からバス６６−８
へタイプ／アドレスのフイールド信号をゲートする。

【０１０１】ライン６４−８からの信号に応答した第１
のマツパー及び制御インターフエース６８−８は、図１
に示したシステム・バス７であるバス２２−８の要求ラ
イン７０−８を活動化する。第１の制御及びマツパー回
路６８が「許可」信号をバス２２−８の許可ライン７２
−８から受け取つた時、第１の制御及びマツパー回路６
８は、バス２２−８の制御動作ライン２２−Ｃを活動化
し、そして、バス５６−８からのフイールド１０２、１
０３、１０４、１０６、１０７及び１０８を、バス２２
−８のタイプ／アドレス・ライン２２−Ａにゲートし、
バス５６−８からのデータが若しあるならば、バス２２
−８のデータ・ライン２２−Ｄに、そのデータをゲート
する。

【０１０２】これらのタイプ／アドレス・フイールドは
アダプタ２−１乃至２−ｎ中の制御動作インターフエー
スによつて受け取られ、そして、フイールド１０４及び
１０６が、選択回路５０−（２−１）乃至５０−（２−
ｎ）に与えられる。各選択回路は、その配線アドレス
と、フイールド１０６中のアダプタ・アドレスとを比較
する。

【０１０３】比較動作の一致は、例えば５０−（２−
１）のような１つの選択回路によつて検出される。この
選択回路は、タイプ・フイールド１０４が「０１」にセ
ツトされているか否かを検出する。

【０１０４】若し、「０１」にセツトされていれば、こ
れは、制御動作がアダプタ２−１のローカル・リソース
に関係あることを意味し、フイールド１０３及び１０８
は制御動作を実行するためにバス５４−（２−１）に与
えられる。

【０１０５】若し、「０１」にセツトされていなけれ
ば、選択回路５０−（２−１）は、ラツチ７６−（２−
１）をセツトするために、ライン６４−（２−１）及び
ライン７４−（２−１）を活動化し、そして、返還選択
回路８４−（２−１）をその「待機」状態にセツトする
ので、それは、端末装置からの応答を受け取る準備が整
つている。また、選択回路５０−（２−１）はバス５２
−（２−１）からバス６６−（２−１）にタイプ／アド
レス・フイールドをゲートする。

【０１０６】ライン６４−（２−１）の活動化に応答し
たマツパー及び制御インターフエース６８−（２−１）
は、アダプタ・バス１１−１であるバス２２−（２−
１）の要求ライン７０−（２−１）を活動化し、そし
て、マツパー及び制御インターフエース６８−（２−
１）がバス２２−（２−１）の許可ライン７２−（２−
１）から、「許可」信号を受け取つた時、そのマツパー
及び制御インターフエースは、バス２２−（２−１）の
制御動作ライン２２−Ｃを活動化し、そして、バス６６
−（２−１）からのフイールド１０２、１０３、１０
４、１０７及び１０８のフイールドをバス２２−（２−
１）のタイプ／アドレス・ラインにゲートし、５６−
（２−１）からのデータがあるならば、バス２２−（２
−１）のデータ・ラインにゲートする。

【０１０７】最終的には、制御動作は端末装置に到達す
る。この場合、制御動作は、アドレスされた端末装置の
ローカル・リソースに関係し、制御動作情報を転送する
必要はない。従つて、端末装置中の制御動作インターフ
エースは、入力レジスタ４２−１及び４４−１と、イン
ターフエース制御４０−１と、選択回路５０−１と、ロ
ーカル・リソースの応答を転送するのに使用される回路
６５−１の一部だけとを含む。

【０１０８】端末装置１−１１乃至１−１ｎ中のインタ
ーフエースの入力バス２０−１であるアダプタ・バス１
１−１に接続されたすべての端末装置は、ライン２０−
Ａからタイプ／アドレスを受け取る。例えば、選択回路
５０−（１−１１）のようなたつた１つの回路だけが、
その配線アドレスに一致したことを検出し、そして、フ
イールド１０４が「１０」にセツトされたことを検出す
る。この検出に応答して、この選択回路は、フイールド
１０３及び１０８をライン５４−（１−１１）に与え、
そして、若しデータがあれば、そのデータをバス５７−
（１−１１）に与える。制御動作情報が実行され、そし
て、その応答信号は、バス６０−（１−１１）、ライン
６２−（１−１１）及び回路６５−（２−１）を介し
て、図６に示されたタイプ／アドレスのフオーマツト４
が返還される。

【０１０９】この応答信号は制御プロセツサ３に送ら
れ、返還選択回路８４−（２−１）及び８４−８に作用
する。アダプタ（２−１）のマツパー及び制御インター
フエース８６−（２−１）は、フオーマツト４の受け取
られたアドレスをフオーマツト５のアドレスに変換す
る。

【０１１０】アドレスされたアダプタ、またはカプラの
ローカル・リソースに関係する制御動作情報の応答信号
は、上述したのと同じように制御プロセツサに返還され
る。

【０１１１】背景技術として説明した従来技術のバスの
占領時間と、本発明のバスの占領時間との比較を説明す
る目的のために、端末装置のローカル・リソースに関す
る制御動作を完了するまでの経過を示すと、以下のよう
に要約することができる。

【０１１２】１− 制御動作情報がプロセツサ・バス１
４の制御プロセツサ３によつて与えられる（処理期間は
ｔ１）。

【０１１３】２− 制御動作情報はカプラ８の中の制御
動作インターフエース２６−８によつて受け取られ、そ
して、許可信号がシステム・バス・スケジユーラから受
け取られるまで、制御動作インターフエース中で待機す
る（処理時間はＴ１）。

【０１１４】３− 許可信号がシステム・バス・スケジ
ユーラから受け取られた後、制御動作情報がシステム・
バス７に与えられる（処理時間はｔ２）。

【０１１５】４− 制御動作情報はアダプタの制御動作
インターフエース２６によつて処理され、そして、許可
信号がシステム・バス・スケジユーラから受け取られる
まで、そのアドレスを知つているアダプタの制御動作イ
ンターフエース中で待機する（処理時間はＴ２）。

【０１１６】５− 許可信号がアダプタ・バス・スケジ
ユーラから受け取られた後、制御動作情報がアドレスさ
れたアダプタ・バス１１に与えられる（処理時間はｔ
３）。

【０１１７】６− 制御動作情報はアドレスされたアダ
プタに接続された端末装置によつて受け取られ、そし
て、アドレスされた端末装置の中で実行される（処理時
間はＴ３）。

【０１１８】７− 制御動作情報の応答信号が準備さ
れ、そして、インターフエース制御１０２−（１−１
１）はアダプタ・バス・スケジユーラから、許可信号を
受け取るまで、アドレスされた端末装置の制御動作イン
ターフエース中で待機する（処理時間はＴ' ３）。

【０１１９】８− 制御動作情報の応答信号がアダプタ
・バス１１−１に与えられる（処理時間はｔ'３ ）。

【０１２０】９− 制御動作信号はアダプタの制御動作
インターフエース２６によつて受け取られ、そして、許
可信号はシステム・バス・スケジユーラから受け取られ
るまで、この制御動作インターフエース中で待機する
（処理時間はＴ’２）。

【０１２１】１０− 許可信号がアダプタ・バス・スケ
ジユーラから受け取られた後、制御動作情報の応答信号
はシステム・バス１１−１に与えられる（処理時間は
ｔ' ２）。

【０１２２】１１− 制御動作情報の応答信号はアダプ
タの制御動作インターフエース２６によつて受け取ら
れ、そして、その応答信号を制御プロセツサ３に転送す
ることができるまで、この制御動作インターフエース中
で待機する（処理時間はＴ’１）。

【０１２３】１２− 制御動作情報の応答信号は制御プ
ロセツサへのプロセツサ・バス１４に与えられる（処理
時間はｔ’１）。

【０１２４】従つて、システム・バスが占領される期間
は、Ｔ２＋Ｔ' ２時間であり、アダプタ・バスが占領さ
れる期間は、Ｔ２＋Ｔ' ２時間である。そして、プロセ
ツサ・バスが占領される期間については、プロセツサ・
バスがカプラのバスに制御動作情報を与え、その応答信
号が制御動作インターフエース２６−８で使用可能な時
にプロセツサ・バスが干渉されるまで、プロセツサ・バ
スを解放するように、制御プロセツサ３が動作するなら
ば、プロセツサ・バスの占領期間は、わずかＴ２＋Ｔ'
２時間であるが、カプラのバスを他の目的に使用する前
に、若し、制御プロセツサが制御動作のために待機する
とすれば、プロセツサ・バス１４の占領期間は、ｔ１＋
ｔ２＋ｔ３＋ｔ' １＋ｔ' ２＋ｔ' ３＋Ｔ１＋Ｔ２＋Ｔ
３＋Ｔ'１＋Ｔ' ２＋Ｔ' ３時間もの長時間である。

【０１２５】カプラ８及びアダプタ２−１、２−ｎの制
御動作インターフエース内にタイマ８０を設けたこと
は、タイマの時間切れの値により決められた遅延時間内
の応答によつて、制御動作が正しく行なわれていること
をチエツクすることができる。従つて、誤動作の隔離を
正確に行なうことが可能である。

【０１２６】本発明は、制御動作がデータ処理システム
に含まれたユニツト内のレジスタ、またはプライベート
・メモリの読み取り、または書き込み動作について説明
してきたが、本発明は他の制御を行なう環境の下でも適
用できるのは言うまでもない。

【０１２７】

【発明の効果】本発明は、分散データ処理システムのデ
ータ転送において、システム・バスや、アダプタ・バス
などのバスの占領時間を最小限にしたリソースの制御装
置を与える。

【図面の簡単な説明】

【図１】従来の分散データ処理システムに本発明を適用
した実施例を示す図である。

【図２】本発明を適用した図１の分散データ処理システ
ムの各ユニツトに接続することのできる動作インターフ
エース装置を説明するための図である。

【図３】図２に示した制御動作インターフエース装置の
細部を説明するための図である。

【図４】図２に示した制御動作インターフエース装置の
細部を説明するための図である。

【図５】動作タイプ及びアドレスのフオーマツトの１例
を説明するための図である。

【図６】図３及び図４の制御及び出力論理回路の細部を
説明するためのブロツク図である。 符号の説明 １ 端末装置 ２ データ処理アダプタ ３ 制御プロセツサ ４ メモリ ５、６ プライベート記憶装置 ７ システム・バス ８ カプラ ９ メモリ・コントローラ １０ システム・バス・スケジユーラ １１ アダプタ・バス １２ アダプタ・バス・スケジユーラ １３ 従来のバス １４ プロセツサ・バス ２０、２２ インターフエースの入／出力バス ２４ データ・ストレージ動作インターフエース ２６ 制御動作インターフエース ２８ インターフエース選択回路 ３４ ローカル・リソース ４０、１２２ インターフエース制御回路 ４２、１３４ アドレス・レジスタ ４４、１４８ データ・レジスタ ５０ 選択回路 ５４ タイプ／アドレス情報のバス ５７ データ・バス ６３ ローカル・リソースの応答信号を通すオア回路 ６５ 制御及び出力論理回路 ６８ 第１の制御及びマツパー回路 ７６ ラツチ ８０ タイマ ８４ 返還選択回路 ８６ 第２の制御及びマツパー回路 １２４ マツパー １３８ 書き込みＯＫレジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジヤン−ルイ・カルビニヤク フランス国06610、ラゴード、シユマン・ レ・バリエール 187番地 (72)発明者 ジヤン−マリー・ムニエー フランス国06800、カニユー、シユー・ ラ・メール、シユマン・ド・コル 11番地 (72)発明者 ベルナール・ノーダー フランス国06700、サン・ローラン・デ ユ・バール、コルニシユ・ダグリモン”” レ・プロバンサール””、ビラ10号（番地 なし） (72)発明者 ジヤン−クロード・ロブ フランス国06800、カニユー、シユー・ ラ・メール、シユマン・ド・コルツト 64 の２番地

Claims (15)

【特許請求の範囲】
1. 【請求項１】 システム・バスに接続されており、メモ
   リとデータ処理アダプタとの間でデータ転送を行わせる
   複数個のデータ処理アダプタと、結合手段（カプラ）を
   介してシステム・バスに結合されているプロセツサ・バ
   スに接続された制御プロセツサと、システム・バスへの
   アクセスを管理するシステム・バス・スケジユーラとか
   らなるデータ処理システムの分散リソースを制御するた
   めの装置において、 上記結合手段は、一方の側でプロセツサ・バスに接続さ
   れ、他方の側でシステム・バスに接続されている制御動
   作インターフエース手段を含むことと、 プロセツサ・バスで転送される制御動作情報は上記デー
   タ処理アダプタのリソースのための制御動作情報を含む
   か否かを決定し、若し、上記リソースのための制御動作
   情報を含んでいれば、システム・バス・スケジユーラを
   介してシステム・バスへのアクセスを要求し、そして、
   上記アクセスがシステム・バス・スケジユーラによつて
   承認された時に、プロセツサ・バスからシステム・バス
   に制御動作情報を転送する、プロセツサ・バスの制御動
   作情報に応答するカプラ制御動作情報受け取り手段と、 システム・バスに与えられた制御動作情報は、制御プロ
   セツサで使用される応答信号を保持するカプラ応答保持
   手段中に制御動作応答信号をストアするための制御動作
   の応答信号であるか否かを、待機状態にセツトされた時
   に検出するために、制御動作がデータ処理アダプタのリ
   ソースのための制御動作であり、そしてシステム・バス
   に与えられた制御動作に対する応答であることを、制御
   動作受け取り手段が検出した時に、待機状態にセツトさ
   れるカプラ応答信号受け取り手段とを含むことを特徴と
   するデータ処理システムの分散リソースを制御する装
   置。
2. 【請求項２】 制御プロセツサによつてプロセツサ・バ
   スに与えられる上記制御動作情報は、プロセツサ・バス
   及びシステム・バスに与えることのできる他のすべての
   動作コードとは異なる制御動作コードと、制御プロセツ
   サによつて始動される制御動作タイプを表示する動作コ
   ードと、制御動作情報によつて制御されるリソースのア
   ドレスを含むアドレス・コードとを含むことを特徴とす
   る請求項１に記載のデータ処理システムの分散リソース
   を制御する装置。
3. 【請求項３】 カプラ制御動作インターフエース手段
   は、 制御動作に対する応答を受け取るために必要な最大の遅
   延時間に従つて定められた一定値にセツトされている初
   期値及び時間切れ値を持つタイミング手段であつて、プ
   ロセツサ・バスの制御動作情報がシステム・バスに転送
   される制御動作情報であることを、カプラ制御動作情報
   受け取り手段が決定した時、タイミング手段はその初期
   値にセツトされ、その後、システム・バスから応答信号
   が受け取られたことをカプラ応答信号受け取り手段が検
   出した時、タイミング手段がその初期値にリセツトされ
   るまで、タイミング手段の値が段階的に変化されるタイ
   ミング手段と、 カプラ応答保持手段に応答信号が受け取られなかつたこ
   とを表示したことにより、カプラ応答信号受け取り手段
   が不動作にセツトされたことを、カプラ応答保持手段が
   表示した時に、応答信号を与えるタイミング手段によつ
   て到達した時間切れの値に、カプラ応答信号受け取り手
   段が応答することを特徴とする請求項１、または請求項
   ２に記載のデータ処理システムの分散リソースを制御す
   る装置。
4. 【請求項４】 結合手段のリソースであるか、あるいは
   データ処理アダプタのリソースであるかを識別する制御
   動作コード及びアドレス・コードを、システム・バスの
   制御動作情報が含んでいるか否かを決定し、そして、シ
   ステム・バス上に制御動作情報を転送するか、または結
   合手段中の制御動作情報を実行して、カプラ応答保持手
   段中にストアされる応答信号を準備するかのいずれかの
   ために、カプラ制御動作情報受け取り手段が、プロセツ
   サ・バスに与えられた制御動作情報に応答することを特
   徴とする請求項２、または請求項３に記載のデータ処理
   システムの分散リソースを制御する装置。
5. 【請求項５】 各データ処理アダプタがシステム・バス
   に接続されたデータ処理アダプタの制御動作インターフ
   エース手段を含んでいることと、 アダプタ制御動作情報受け取り手段は制御動作情報がデ
   ータ処理アダプタのリソースを識別する制御動作コード
   及びアドレス・コードを含んでいるか否かを決定するた
   めに、システム・バスに与えられた制御動作情報に応答
   することと、 データ処理アダプタのリソースのための制御動作情報が
   システム・バスに与えられ、そして、アダプタ応答保持
   手段中に応答信号をストアしたことを、アダプタ制御動
   作情報受け取り手段が決定した時に、制御動作情報を実
   行し、応答信号を準備するためのアダプタ制御動作実行
   手段と、 応答信号がアダプタ応答保持手段にストアされた時に、
   システム・バス・スケジユーラを介してシステム・バス
   へのアクセスを要求し、そして、上記アクセスがシステ
   ム・バス・スケジユーラによつて承認された時に、アダ
   プタ応答保持手段からシステム・バスに応答信号をゲー
   トするためのアダプタ応答転送手段とを含むことを特徴
   とする請求項２、請求項３、または請求項４に記載のデ
   ータ処理システムの分散リソースを制御する装置。
6. 【請求項６】 データ処理アダプタは、アダプタ・バス
   を介してデータ処理アダプタに接続されているメモリ及
   び端末装置の間のデータ転送を制御し、上記アダプタ・
   バスのアクセスは、アダプタ・バス・スケジユーラによ
   つて制御され、そして、プロセツサ・バス上の制御プロ
   セツサによつて与えられる制御動作情報は、制御動作情
   報のアドレス・コードで識別された端末装置のリソース
   のための制御動作情報であり、かつ、アダプタ・バスに
   与えることのできる他のすべての制御動作情報から上記
   制御動作情報を識別する制御動作コードを持つているこ
   とを特徴とする請求項５に記載のデータ処理システムの
   分散リソースを制御する装置。
7. 【請求項７】 システム・バスに与えられた制御動作情
   報が制御動作コードを持つているか否かを決定し、若
   し、上記制御動作コードを持つているならば、アダプタ
   ・バス・スケジユーラを介してアダプタ・バスに対する
   アクセスを要求し、そして、アダプタ・バス・スケジユ
   ーラがアダプタ・バスにアクセスを与えた時、アダプタ
   ・バスに制御動作情報を転送するための、アダプタ・バ
   スに接続された端末装置のリソースのアドレス・コード
   を含んでいるか否かを決定するために、各データ処理ア
   ダプタの中のアダプタ制御動作情報受け取り手段が、シ
   ステム・バス上の制御動作情報に応答することと、 アダプタ応答転送手段は、 アダプタ応答信号転送手段がシステム・バスへのアクセ
   スを要求し、そして、システム・バスへのアクセスがア
   ダプタ・バス・スケジユーラによつて承認された時に、
   システム・バスにアダプタ応答信号保持手段の内容をゲ
   ートするように、アダプタ・バスに与えられた制御動作
   情報は、アダプタ応答信号保持手段中に制御動作情報の
   応答信号をストアするための転送された制御動作情報に
   対する応答信号であるか否かを、待機状態にセツトされ
   た時に決定するために、制御動作はアダプタ・バスに接
   続された端末装置のための制御動作であり、そしてアダ
   プタ・バスに与えられた制御動作の応答であることを、
   アダプタ制御動作情報受け取り手段が検出した時に、待
   機状態にセツトされるアダプタ応答信号受け取り手段を
   含むこととを特徴とする請求項６に記載のデータ処理シ
   ステムの分散リソースを制御する装置。
8. 【請求項８】 各端末装置はアダプタ・バスに接続され
   た端末装置の制御動作インターフエースを含むことと、 アダプタ・バスに与えられた制御動作情報が端末装置の
   リソースを識別する制御動作コード及びアドレス・コー
   ドを含んでいるか否かを決定するために、アダプタ・バ
   スに与えられた制御動作情報に応答する端末装置制御動
   作情報受け取り手段と、 制御動作情報を実行し、かつ、端末装置のリソースのた
   めの制御動作情報がアダプタ・バスに与えられ、そし
   て、端末装置応答信号保持手段中に応答信号をストアし
   たことを、端末装置制御動作情報受け取り手段が決定し
   た時に、応答信号を準備する端末制御動作情報実行手段
   と、 応答信号が端末装置応答信号保持手段中にストアされた
   時に、アダプタ・バス・スケジユーラを介してアダプタ
   ・バスへのアクセスを要求し、そして、バスのアクセス
   がアダプタ・バス・スケジユーラによつて承認された時
   に、端末装置応答信号保持手段からアダプタ・バスに応
   答信号をゲートする端末装置制御動作情報の応答信号の
   転送手段とを含むことを特徴とする請求項７に記載のデ
   ータ処理システムの分散リソースを制御する装置。
9. 【請求項９】 各アダプタ制御動作インターフエース手
   段は、 制御動作に対する応答を受け取るために必要な最大の遅
   延時間に従つて定められた一定値にセツトされている初
   期値及び時間切れ値を持つタイミング手段であつて、プ
   ロセツサ・バスの制御動作情報がアダプタ・バスに転送
   される制御動作情報であることを、アダプタ制御動作情
   報受け取り手段が決定した時、タイミング手段はその初
   期値にセツトされ、その後、アダプタ・バスから応答信
   号が受け取られたことをアダプタ応答信号受け取り手段
   が検出した時、タイミング手段がその初期値にリセツト
   されるまで、タイミング手段の値が段階的に変化される
   タイミング手段を含むことと、 上記アダプタ応答信号受け取り手段は、アダプタ応答保
   持手段に応答信号が受け取られなかつたことを表示した
   ことにより、アダプタ応答信号受け取り手段が不動作に
   セツトされたことを、アダプタ応答保持手段が表示した
   時に、応答信号を与えるタイミング手段によつて到達し
   た時間切れの値に、カプラ応答信号受け取り手段が応答
   し、そして、バスへのアクセスがシステム・バス・スケ
   ジユーラによつて承認された時に、システム・バス上の
   アダプタ応答信号保持手段の内容をゲートすることとを
   含むことを特徴とする請求項７、または請求項８に記載
   のデータ処理システムの分散リソースを制御する装置。
10. 【請求項１０】 制御されるべきリソースは、結合手
    段、データ処理アダプタ及び端末装置内のメモリ位置で
    あり、そして、制御動作は、アドレスされたメモリ位置
    の読み取り動作か、またはアドレスされたメモリ位置へ
    の書き込み動作であることを特徴とする請求項７、請求
    項８、または請求項９に記載のデータ処理システムの分
    散リソースを制御する装置。
11. 【請求項１１】 結合手段のリソースのためのプロセツ
    サ・バス上の制御動作アドレス・コードは、結合手段の
    アドレス及び制御されるメモリの位置のアドレスを含
    み、そして、カプラ保持手段中にストアされた応答信号
    は、制御動作が成功裡に終了した読み取り動作の場合に
    は、少なくともアドレスされた位置から読み取られたデ
    ータを含み、制御動作が成功裡に終了した書き込み動作
    の場合には、書き込み返還コードを含み、あるいは、制
    御動作が不成功に終つた場合には、エラー返還コードを
    含むことを特徴とする請求項１０に記載のデータ処理シ
    ステムの分散リソースを制御する装置。
12. 【請求項１２】 データ処理アダプタのリソースのため
    のプロセツサ・バス上の制御動作のアドレス・コード
    は、結合手段のアドレスと、データ処理アダプタのアド
    レスと、制御されるべきメモリ位置のアドレスとを含む
    ことと、 カプラ制御動作情報受け取り手段によつてシステム・バ
    スに転送されるアドレス・コードは、少なくともデータ
    処理アダプタのアドレス及びメモリ位置のアドレスを含
    むこととを特徴とする請求項１１に記載のデータ処理シ
    ステムの分散リソースを制御する装置。
13. 【請求項１３】 アダプタ制御動作情報実行手段によつ
    て与えられ、アダプタ保持手段中にストアされた応答信
    号は、制御動作が成功裡に終了した読み取り動作の場合
    には、少なくともアドレスされた位置から読み取られた
    データを含み、制御が成功裡に終了した書き込み動作の
    場合には、書き込み返還コードを含み、制御動作が不成
    功に終つた場合には、制御動作コード及び結合手段のア
    ドレスを含むことを特徴とする請求項１２に記載のデー
    タ処理システムの分散リソースを制御する装置。
14. 【請求項１４】 端末装置のリソースのためのプロセツ
    サ・バス上の制御動作アドレス・コードは、結合手段の
    アドレスと、端末装置が接続されているデータ処理アダ
    プタのアドレスと、端末装置のアドレスと、制御される
    べきメモリ位置のアドレスとを含むことと、 カプラ制御動作情報受け取り手段によつてシステム・バ
    スに転送されるアドレス・コードは、少なくともデータ
    処理アダプタのアドレスと、端末装置のアドレスと、制
    御されるべきメモリ位置のアドレスとを含むこととを特
    徴とする請求項１１、または請求項１２に記載のデータ
    処理システムの分散リソースを制御する装置。
15. 【請求項１５】 端末装置制御動作情報実行手段によつ
    て与えられ、端末装置保持手段中にストアされる応答信
    号は、制御動作が成功裡に終了した読み取り動作の場合
    には、少なくともアドレスされた位置から読み取られた
    データを含み、制御動作が成功裡に終了した書き込み動
    作の場合には、書き込み返還コードを含み、制御動作が
    不成功に終つた場合には、制御動作コード及び端末装置
    が接続されているデータ処理アダプタのアドレスを含む
    ことを特徴とする請求項１４に記載のデータ処理システ
    ムの分散リソースを制御する装置。