JPH05114147A - シ−ク制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 シ−ク時にヘッド移動を精度よく高速に行わ
せるシ−ク制御装置に関する。 【構成】 ヘッドにより、装着されたディスクのサ−ボ
領域から予め記録されたアクセスコ−ドとトラッキング
用のウオ−ブルピットＣＬＫＭ，Ｗ1 ，Ｗ2 とを再生
し、アクセスコ−ド情報はグレ−コ−ド復調回路３に供
給し、ウオ−ブルピット情報は領域分割回路８に供給し
て一トラックを複数の領域に分割して検出精度を向上さ
せる。そして前記両回路からの情報を位置信号合成回路
７に供給してヘッド位置を検出する。この位置情報は、
速度検出回路９により速度情報に変換されてＣＰＵ１０
に供給される。ＣＰＵではこの情報に基づき、ヘッドを
目標トラック位置に高速かつ高精度にシ−ク動作を行わ
せる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シ−ク時にヘッド移動
を精度よく高速に行わせるシ−ク制御装置に関する。

【０００２】

【従来の技術】図９は、一般の光ディスク装置に採用さ
れているシ−ク動作を示す速度曲線で、縦軸に速度
［ｖ］を、横軸に時間［ｔ］を取り、現在位置ｘ₀ から
目標位置ｘ₁ 位置までのシ−ク時の速度曲線を示してあ
る。この方法によれば、光ヘッドとディスクトラックと
の相対速度を検出し、その速度を現在位置と目標位置と
の距離に応じて追従させる方法である。この時、重要視
されるのが速度検出能力及び制御性能である。制御性能
としては、目標トラックにおいて安定なトラッキングを
行うために相対速度をおよそ±６ｍｍ／ｓｅｃ以下にお
さえ込む必要がある。又、高速性が要求されることから
最高速度（ｖ_ｍａｘ ）は、±０．５ｍｍ／ｓｅｃの検
出が必要と考えられる。

【０００３】このように広い範囲の速度検出方法とし
て、例えば、次のような方法が提案されている。 高速及び低速の二つの検出器を具備して、これらを切
り換えて使用する方法（特開平２−７３５７９号）。 速度検出回路に状態観測器（オブザ−バ）を付加し
て、低速度検出の位相遅れを少なくする方法（『光ディ
スクメモリの高速アクセス方式』：光メモリシンポジウ
ム，１９８６、Ｐ１９１〜１９６）。 高速度検出を上位ビットデ−タを形成して行い、低速
度検出を下位ビットデ−タを形成して行う方法（特開平
２−１５６４２６号）。

【０００４】

【発明が解決しようとする課題】しかしながら、前記
〜の方法では、以下のような問題点が残る。 の方法では、信号切り換え時の不安定やシ−ケンスの
繁雑さが残る。 の方法では、機構部の安定さが必要とされる（数学的
な特性が必要とされる）の方法では、二つの速度演算
が必要とされる。 そこで、本発明が解決しようとする課題は、トラック横
断信号にトラック分割信号を加えて分解能の向上を図っ
て前記問題点を解決することにある。

【０００５】

【課題を解決するための手段】本発明に係る方式は、以
上のような課題を解決するものであり、以下の構成より
成る。即ち、予め環状に形成された複数のトラックにト
ラック位置情報とサ−ボ情報とが形成されたディスクを
装着して使用され、この装着されたディスクの前記トラ
ックに対して直交方向に移動するヘッドと、このヘッド
からの再生情報に基づき所定のトラックを検出するため
のトラック位置検出手段とを具備し、前記トラック位置
検出手段から得られる検出情報に基づき、予め設定され
る目標速度に追従するよう制御されてシ−ク動作を行う
シ−ク制御装置において、前記所定トラックを前記ヘッ
ドの移動方向に対して複数に分割するための分割手段
と、この分割手段からの位置情報と前記トラック位置検
出手段からの位置情報とを合成するための合成手段とを
設けて、この合成手段からの位置情報に基づきシ−ク制
御を行わせる構成としたことを特徴とするシ−ク制御装
置。

【０００６】

【作用】一トラックをヘッドの移動方向に複数分割し
て、一トラック内のヘッドの位置を更に精度良く検出で
きるようにして、高精度なシ−ク制御を行えるようにす
る。

【０００７】

【実施例】以下、本発明の一実施例につき、図を参照し
て説明する。図１はシ−ク制御装置の一実施例に係る概
略ブロック図、図２は前記シ−ク制御装置に使用される
ディスクの部分拡大図である。これらの図において、デ
ィスクには複数のトラック（ｎ，ｎ＋1,ｎ＋2,…）が、
順次環状に形成され、これらのトラックは複数のセクタ
に分かれている。更に、これらのセクタの一つのセクタ
には、サ−ボ領域、デ−タ領域、及び記録用のデ−タ領
域等が予め設けられており、前記サ−ボ領域には、トラ
ック位置を示すためのアクセスコ−ドとトッラキングサ
−ボを行うためのウォ−ブルピット（Ｗ1,ＣＬＫＭ，Ｗ
2 ）とがそれぞれ形成されている。そして、シ−ク制御
装置には、これらのパタ−ン及び記録デ−タを再生する
ための図示しない光ピックアップ（ヘッド）が、各トラ
ックに対して直交方向に移動可能に設けられている。

【０００８】例えば、今、所定のトラックを再生するた
めの操作を行うと、前記光ピックアップによりトラック
情報が再生され、この再生信号がＡ／Ｄ（アナログ／デ
ジタル）変換回路１に供給される。この入来したアナロ
グ信号は、ここで、チャネルクロック信号に基づきデジ
タル信号に変換される。この変換されたデジタル信号
は、トラック横断信号検出回路２、グレ−コ−ド復調回
路３及びトラックアドレス復調回路４にそれぞれ供給さ
れて、所定の信号が生成される。

【０００９】グレ−コ−ド復調回路３では、サ−ボ領域
に所定の変位量を以てプリフォ−マットされたアクセス
コ−ドをサ−ボブロックのアクセスコ−ドの信号タイミ
ングでデ−タをラッチして順次復調し、グレ−コ−ド信
号を生成する。そして、この信号は次段の補間回路５に
供給されることになる。このグレ−コ−ド信号は、シ−
ク動作中において安定にトラック横断を検出するもの
で、トラックとトラックとの中間等の信号レベルの小さ
な悪条件下でも有効に働かせる必要がある。このグレ−
コ−ド復調回路３では、前記グレ−コ−ドからの再生信
号をサンプルホ−ルドして、所定の信号処理を行う構成
としており、このサンプリング期間内に急激な速度変化
があるとは考えらないことから、１サンプリング前のコ
−ドデ−タと速度検出回路９からの速度デ−タとにより
現在とりえるコ−ドデ−タを予測し、所定の範囲内であ
れば、現在のデ−タをそのまま選択し、所定の範囲を越
えるものであれば、予測デ−タを使用するようにしてい
る。これにより、ディスク上のディフェクト等によるラ
ンダムなエラ−を回避するようにしている。そして、こ
の信号は３ビットの情報信号とされ、その一方がトラッ
クカウンタ６に供給されると共に、他方が位置信号合成
回路７の一端側に供給される。

【００１０】一方、トラック横断信号検出回路２では、
トラッキングサ−ボ用に形成されたピットパタ−ンの再
生信号を所定周期毎にサンプルホ−ルドして、所定のピ
ットパタ−ンを順次検出する。この信号は、一トラック
毎にトラック中心位置に形成されたクロックピットＣＬ
ＫＭと、トラック中心位置からそれぞれ±１／４トラッ
クづつずれた位置に形成された２つのウォ−ブルピット
Ｗ1,Ｗ2 を再生することにより得られる。更に、ここで
は、前記再生信号に基づき（Ｗ1 −Ｗ2 ）及び〔ＣＬＫ
Ｍ−（Ｗ1 ＋Ｗ2 ）／２〕の二信号が生成され、これら
の信号が次段の領域分割回路８に供給される。

【００１１】図３は、これらの二信号波形とトラック
（ｎ＋１），（ｎ）との対応関係を模式的に示した部分
図である。同図に示すように、トラック（ｎ＋１），
（ｎ）において、（Ｗ1 −Ｗ2 ）及び〔ＣＬＫＭ−（Ｗ
1 ＋Ｗ2 ）／２〕の各信号には、プラス方向を示す極性
の領域［＋］とマイナス方向を示す極性の領域［−］と
が存在する。そして、これらの二信号により四つのそれ
ぞれ異なった領域を示す組み合わせが可能となる。即
ち、［＋］［−］、［＋］［＋］、［−］［＋］及び
［−］［−］の組み合わせである。

【００１２】本実施例では、このことに着目して、一ト
ラックを更に四つのトラックに分割して、サ−ボ精度を
向上させるようにしている。例えば、［＋］［−］を
［３］、［＋］［＋］を［２］、［−］［＋］を
［１］、そして［−］［−］を［０］、というように所
定のコ−ド符号に変換して各分割領域を表わすようにし
ている。

【００１３】図４は、前記分割領域を符号化して示すた
めの符号化変換回路８Ａのブロック図で、前記領域分割
回路８内に設けられる。同図において、例えば、分割領
域［３］を示すような信号が入来する場合には、図示し
ない回路より［＋］極性を示す信号が［０］とされてイ
ンバ−タ８ａに入来すると共に、［−］極性を示す信号
が［１］とされてイクスクル−シブ・オア回路８ｂの一
端側に供給される。インバ−タ８ａでは入来信号が反転
されて信号［１］として出力されると共に、その一方が
前記イクスクル−シブ・オア回路８ｂの他端側に供給さ
れる。これによりイクスクル−シブ・オア回路８ｂから
信号［０］が出力され、この信号が次段のインバ−タ８
ｃに供給されて反転信号［１］とされる。これにより、
この符号化変換回路８Ａからは、分割領域［３］を示す
２ビットの符号化デ−タ［１１］が出力されて、これら
のデ−タが前記位置信号合成回路７の他端側に供給され
ることになる。

【００１４】なお、本実施例では、一トラックを四分割
する構成にしているが、これに限らず八分割する構成と
しても良い。その場合には、各分割領域での二信号の絶
対値を大小比較することにより可能となる。

【００１５】位置信号合成回路７では、補間回路５から
の所定のトラック数を示す３ビットのデ−タと、前記領
域分割回路８からの２ビットの分割領域を示すデ−タと
が入来して合成されることになる。図５は、そのコ−ド
符号化された信号の波形図で、Ｇ0,Ｇ1,Ｇ2 の各波形の
組み合わせにより所定のトラック番号を示し、Ｄ0,Ｄ1
のの各波形の組み合わせにより所定の分割トラックを示
す。コ−ド符号［１１］は、上位桁で第１番目のトラッ
クであることを示し、下位桁で、その第１番目のトラッ
クの分割領域［１］であることをを示す。同様にコ−ド
符号［１２］は、第１番目のトラックの分割領域［２］
の位置であることを示している。

【００１６】そして、この位置信号合成回路７では、前
記夫々の波形の変化点でデ−タの読み違いが生じる場合
があり、これを回避するために以下の１）及び２）の簡
易処理を行うようにしている。 １）トラック番号が変化する場合 例えば、変化点Ｐでトラック番号が［１］から［２］に
変化する場合に、本来ならば分割領域が［３］から
［０］に変化するべきところ、［３］の状態のままであ
る時には、デ−タに誤りがあるとして［０］に置き換え
る。また、これとは逆にトラック番号が［２］から
［１］に変化した場合に、分割領域が変化せずに［０］
を示したままの場合には、［３］のデ−タと置き換える
ようにしている。 ２）トラック番号が変化しない場合 トラック番号が変化しないのに、例えば分割領域［３］
が［０］に変化するような場合には、デ−タの誤りとし
て、デ−タ［３］と置き換える。また、同様に、これと
は逆に分割領域［０］が［３］に変化する場合には、デ
−タ［０］に置き換えるようにしている。

【００１７】そして、このチェック過程を経た合成信号
は、次段の速度検出回路９に供給され、ここで、シ−ク
動作中のピックアップの移動速度が検出されることにな
る。図６は、その速度検出回路９の詳細ブロック図で、
前記位置信号合成回路７からの出力信号は、減算器９ａ
の一端側に供給されると共に、遅延回路９ｂに供給さ
れ、ここで、１サンプリング期間遅延されて前記減算器
９ａの他端側に供給される。減算器９ａでは、入来中の
現在信号と１サンプリング期間前の信号とが減算されて
移動量が求められる。そして、この信号は、分解能をあ
げるために次段のディジタルフィルタ９ｃに供給されて
平滑処理が行われる。そして、この信号は速度変換回路
９ｄに供給され後、前記補間回路５に帰還されると共
に、ＣＰＵ（マイクロプロセッサ）１０内の速度制御演
算部１０ａに供給される。

【００１８】また一方、トラックアドレス復調回路４か
らは、トラックアドレスが復調されて、その一方がトラ
ックカウンタ６に供給されてシ−ク動作開始時にプリセ
ットされると共に、他方がＣＰＵ１０内の比較部１０ｂ
に供給される。この比較部１０ｂには、図示しないコン
トロ−ラから目標トラックアドレスが供給されており、
ここで、この目標アドレスと前記現在のトラックアドレ
スとが比較され、シ−ク動作が必要とされるか否かの判
断が行われる。シ−ク動作を必要とする場合には、比較
部１０ｂよりテ−ブル１０ｃに目標トラックに対応した
読み出し信号が供給されて、これに対応した目標速度が
目標速度演算部１０ｄに読み出される。

【００１９】一方、トラックカウンタ６からプリセット
後のアップダウン信号が比較部１０ｂに供給され、ここ
で、プリセット後の移動距離が判別されて、この情報が
目標速度演算部１０ｄに供給される。また、この目標速
度演算部１０ｄでは、目標速度情報及びプリセット後の
移動距離情報より、後述する演算処理が行われてビット
数が補間された目標速度が生成される。そして、この目
標速度は速度制御演算部１０ａに供給されて、ここで、
速度検出回路９から入来する現在の速度情報と比較演算
され、アクチュエ−タ駆動用の制御信号が生成される。

【００２０】またこの時、前記図示しないコントロ−ラ
から、アドレス比較回路１１の他方側に目標トラックア
ドレスが供給されており、一方側に供給されるアップダ
ウン信号と比較され、不一致する場合（シ−ク動作を必
要とする場合）にはスイッチＳＷを端子ｂ側に切り換え
るようにしており、前記制御信号をＰＷＭ駆動回路１２
に供給することになる。これによりアクチュエ−タ１３
が所定位置に移動される。アクチュエ−タ１３が所定位
置に移動されると、アドレス比較回路１１から一致信号
が出力されて、スイッチＳＷが接点ａ側に切り換えら
れ、これ以降は、トラック横断信号検出回路２及びトラ
ッキングサ−ボ位相補償回路１４を通じてトラッキング
制御信号が生成されて、フォロ−イング制御が行われる
構成となっている。

【００２１】次ぎに、前記ＣＰＵ１０内での目標速度の
演算方法につき説明する。近年シ−ク動作として、より
高速のものが望まれ、例えば、制御速度として１ｍ／ｓ
ｅｃに近いものが望まれている。又、シ−ク動作からト
ラッキング動作へ安定的な切り換を行うため、５ｍｍ／
ｓｅｃ以内の制御が要求される。そのため、目標速度と
しても１ｍｍ／ｓｅｃ以内の分解能をもち、１ｍ／ｓｅ
ｃの速度まで表現する必要があり、およそ１０ビット分
のデ−タ容量が必要となる。

【００２２】そして、この場合、汎用性メモリを使用し
て安価な装置を提供することを考慮すると、デ−タ長が
８ビットに収まることが望ましい。本実施例において
は、前述の高速化の要望を満足させつつ、不足するデ−
タ容量を後述する演算処理により補うようにしている。
図７（Ａ）は、本実施例のディスク装置のシ−ク動作時
における速度曲線を示し、縦軸に目標速度ｖを、横軸に
目標位置までのトラック数差をそれぞれ示してある。こ
の速度曲線は、数式１で表される。

【００２３】

【数式１】

【００２４】ＣＰＵ１０内のテ−ブル１０ｃには、前記
曲線で示される７ポイントの目標位置までのトラック差
（ｘ₁ 〜ｘ₇ ）に対応した上位８ビット分の目標速度デ
−タが格納されている。このデ−タは、減速特性より決
まるたデ−タであり、図７（Ｂ）に示す表として格納さ
れている。そして、演算時には前記格納されたデ−タが
使用されると共に、後述する演算式により、各速度値の
間を２ⁿ 等分し、速度分解能をｎビット分追加補正する
ようにしている。この場合、全体が１０ビットであれ
ば、ｎ＝２となり、４等分することになる。本実施例で
は、この４等分する方法で示してある。数式２は前記ｎ
ビット分追加補正する演算式で、この式に基づき目標ト
ラックまでの目標速度ｖが算出されることになる。

【００２５】

【数式２】

【００２６】まず、演算にあたってはテ−ブル１０ｃよ
り目標速度演算部１０ｄにｘ_i ≦ｘ＜ｘ_i+1 なるｘ_i を
演算部１０ｄに取り込み、数式２に基づきｖ_i 〜ｖ_i+1
の期間の目標速度を線形近似により求め、この際に２ビ
ット分のデ−タ補間をしている。

【００２７】図８はその速度を求める際のフロ−で、同
図を参照して具体的演算方法につき説明する。今、仮に
ピックアップがトラックｘ² とトラックｘ₃ の間にあっ
たとする。ステップ２０では、まず、フラグ［ｉ＝１］
が立てられ、ステップ２１において、ｘ₁ と現在のピッ
クアップの位置ｘ₃ とが比較される。この場合には比較
結果が小であるため、ステップ２２に進み、数値［１］
と数値［７］とが比較される。この結果、ステップ２３
に移行されて、フラグ［１］が加算されて、再び前記ス
テップ２１に帰還される。そして、このル−チンはステ
ップ２１にフラグ［ｉ＝３］が立てられるまで同様に繰
り返される。このステップ２１にフラグ［ｉ＝３］が立
てられると、ステップ２４に移行し、ここで、実質的に
数式２と同様の演算が実行される。ここでは、演算式の
右辺の第１項と第２項とに２² ＝４が乗算されて、２ビ
ット分のデ−タが補間されて目標トラックまでの目標速
度が算出される。この場合、［ｘ_i −ｘ_i-1 ］を予め
［Δｘ_i］としてテ−ブル１０ｃ内に格納しておけば、
計算がより便利なものとなる。

【００２８】また、ビックアップが目標トラックとｘ₇
以上離れた位置にある場合には、このことがスッテプ２
５において検出され、テ−ブル１０ｃから常にｖ₇ の速
度が読み出されることになる。そして、これらの演算過
程で求められた目標速度は、速度制御演算部１０ａに供
給され、ここで、現在速度との比較がなされて、その差
信号に基づき制御信号が生成されることになる。以下同
様に各移動トラック毎に制御信号が生成されて、シ−ク
動作が行われる。

【００２９】従って、本実施例のシ−ク制御装置によれ
ば、演算処理によりビット数を追加して分解能を上げる
ようにしているので、汎用性の小メモリ容量のものを使
用でき、低価格で高速度のシ−ク動作が達成できると共
に、一トラックを更に複数のトラックに分割してヘッド
位置を正確に検出できるようにしているので、高精度な
シ−ク動作ができるものとなる。

【００３０】

【発明の効果】本発明のシ−ク制御装置によれば、予め
環状に形成された複数のトラックにトラック位置情報と
サ−ボ情報とが形成されたディスクを装着して使用さ
れ、この装着されたディスクの前記トラックに対して直
交方向に移動するヘッドと、このヘッドからの再生情報
に基づき所定のトラックを検出するためのトラック位置
検出手段とを具備し、前記トラック位置検出手段から得
られる検出情報に基づき、予め設定される目標速度に追
従するよう制御されてシ−ク動作を行うシ−ク制御装置
において、前記所定トラックを前記ヘッドの移動方向に
対して複数に分割するための分割手段と、この分割手段
からの位置情報と前記トラック位置検出手段からの位置
情報とを合成するための合成手段とを設けて、この合成
手段からの位置情報に基づきシ−ク制御を行わせる構成
としたので、一トラック内のヘッドの位置を正確に検出
でき、高精度のシ−ク制御を行わせることができる等の
効果を奏する。

【図面の簡単な説明】

【図１】シ−ク制御装置の一実施例に係る概略ブロック
図である。

【図２】ディスクの部分拡大図である。

【図３】ウオ−ブルピットからの再生信号に基づいて生
成した波形とトラックとの対応関係を模式的に示した部
分図である。

【図４】符号化変換回路８Ａのブロック図である。

【図５】位置信号を示すための波形図である。

【図６】速度検出回路９のブロック図である。

【図７】（Ａ）は本実施例のディスク装置のシ−ク動作
時における速度曲線を示す図である。 （Ｂ）はテ−ブル１０ｃに格納されるデ−タ表である。

【図８】目標速度を求める際の演算処理を説明するため
のフロ−である。

【図９】従来例のシ−ク動作を示した特性曲線である。

【符号の説明】

１ Ａ／Ｄ（アナログ／デジタル）変換回路 ２ トラック横断信号検出回路 ３ グレ−コ−ド復調回路 ４ トラックアドレス復調回路 ５ 補間回路 ６ トラックカウンタ ７ 位置信号合成回路 ８ 領域分割回路 ９ 速度検出回路 １０ ＣＰＵ（マイクロプロセッサ） １０ａ 速度制御演算部 １０ｂ 比較部 １０ｃ テ−ブル １０ｄ 目標速度演算部 ＣＬＫＭ クロックピット Ｗ1,Ｗ2 ウォ−ブルピット

【数１】

【数２】

Claims (1)

【特許請求の範囲】
1. 【請求項１】 予め環状に形成された複数のトラックに
   トラック位置情報とサ−ボ情報とが形成されたディスク
   を装着して使用され、この装着されたディスクの前記ト
   ラックに対して直交方向に移動するヘッドと、このヘッ
   ドからの再生情報に基づき所定のトラックを検出するた
   めのトラック位置検出手段とを具備し、前記トラック位
   置検出手段から得られる検出情報に基づき、予め設定さ
   れる目標速度に追従するよう制御されてシ−ク動作を行
   うシ−ク制御装置において、 前記所定トラックを前記ヘッドの移動方向に対して複数
   に分割するための分割手段と、この分割手段からの位置
   情報と前記トラック位置検出手段からの位置情報とを合
   成するための合成手段とを設けて、この合成手段からの
   位置情報に基づきシ−ク制御を行わせる構成としたこと
   を特徴とするシ−ク制御装置。