JPH05111065A - 多段結合網 - Google Patents
多段結合網Info
- Publication number
- JPH05111065A JPH05111065A JP3267785A JP26778591A JPH05111065A JP H05111065 A JPH05111065 A JP H05111065A JP 3267785 A JP3267785 A JP 3267785A JP 26778591 A JP26778591 A JP 26778591A JP H05111065 A JPH05111065 A JP H05111065A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- communication
- bypass
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 構成するスイッチが故障しても通信を可能と
する多段結合網を得る。 【構成】 ｎ入力−ｎ出力のスイッチをｘ行，ｙ列並
べ、Ｎ＝ｎｙ個の入出力端を有する多段結合網に対し、
入出力端のＮ本の通信路にそれぞれｎ本のバイパス路を
交差させ、各バイパス路にはＮ／ｎ個の交差点にバイパ
ス・スイッチを他のバイパス路の交差点と重複しないよ
うに設ける。
する多段結合網を得る。 【構成】 ｎ入力−ｎ出力のスイッチをｘ行，ｙ列並
べ、Ｎ＝ｎｙ個の入出力端を有する多段結合網に対し、
入出力端のＮ本の通信路にそれぞれｎ本のバイパス路を
交差させ、各バイパス路にはＮ／ｎ個の交差点にバイパ
ス・スイッチを他のバイパス路の交差点と重複しないよ
うに設ける。
Description
【０００１】
【産業上の利用分野】本発明は、並列処理マシンの多数
の演算器、プロセッサやメモリなどを高速に相互に結合
する多段結合網に関する。
の演算器、プロセッサやメモリなどを高速に相互に結合
する多段結合網に関する。
【０００２】
【従来の技術】多段結合網とは、Ｎ入力―Ｎ出力のネッ
トワークの一種でスイッチを行、列にメッシュ状に並べ
て、各行間のスイッチを相互に接続し、各行単位で切換
えることにより全ての入力から全ての出力への通信を可
能としたものである。２入力―２出力のスイッチを用
い、Ｎ／２列，log2Ｎ行の多段結合網はオメガ網として
知られている。
トワークの一種でスイッチを行、列にメッシュ状に並べ
て、各行間のスイッチを相互に接続し、各行単位で切換
えることにより全ての入力から全ての出力への通信を可
能としたものである。２入力―２出力のスイッチを用
い、Ｎ／２列，log2Ｎ行の多段結合網はオメガ網として
知られている。
【０００３】通常の多段結合網では、各入力ノード―出
力ノード間の経路は１本づつしかなく、ネットワーク上
の１ケ所の故障で通信不可能なノードが生じていた。こ
の問題を解決するため、冗長な経路を設ける各種手法が
提案されている。「並列処理マシン，富田眞治，末吉敏
則共著、オーム社1985年５月25日発行、105 〜11頁」に
は、オメガ網の最前段入力ステージにスイッチを１段追
加する方法、各ステージ内にループ構造を導入する方
式、大きなクロスバススイッチを用いる方式、ステージ
間に多重リングを張る方式、負荷分散網方式などが開示
されている。
力ノード間の経路は１本づつしかなく、ネットワーク上
の１ケ所の故障で通信不可能なノードが生じていた。こ
の問題を解決するため、冗長な経路を設ける各種手法が
提案されている。「並列処理マシン，富田眞治，末吉敏
則共著、オーム社1985年５月25日発行、105 〜11頁」に
は、オメガ網の最前段入力ステージにスイッチを１段追
加する方法、各ステージ内にループ構造を導入する方
式、大きなクロスバススイッチを用いる方式、ステージ
間に多重リングを張る方式、負荷分散網方式などが開示
されている。
【０００４】
【発明が解決しようとする課題】これらの方法や方式
は、障害発生時の通信網の性能を低下させないようにす
るためコストが高いものや、あるいは大きく通信性能が
低下するものであった。
は、障害発生時の通信網の性能を低下させないようにす
るためコストが高いものや、あるいは大きく通信性能が
低下するものであった。
【０００５】ところで、現実の処理では、通信網の能力
を最大限利用するような処理は希であり、大部分の処理
は少々であれば、通信網の性能が低下しても殆ど支障を
生じない。
を最大限利用するような処理は希であり、大部分の処理
は少々であれば、通信網の性能が低下しても殆ど支障を
生じない。
【０００６】本発明は上述の問題点に鑑みてなされたも
ので、構成するスイッチが故障しても、バイパス経路を
用い、多少の通信機能の低下で処理を継続できる多段結
合網を提供することを目的とする。
ので、構成するスイッチが故障しても、バイパス経路を
用い、多少の通信機能の低下で処理を継続できる多段結
合網を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、ｎ入力―ｎ出力のスイッチをｘ行，ｙ列並べ、Ｎ
（＝ｎｙ）個の入力端とＮ個の出力端を有する多段結合
網において、前記入力端と前記スイッチ間、および前記
出力端と前記スイッチ間のそれぞれＮ本の通信路にそれ
ぞれｎ本のバイパス路を交差させ、各バイパス路にはＮ
／ｎ個の交差点にバイパス・スイッチを他のバイパス路
の交差点と重複しないように設けて、前記通信路と接・
断できるようにする。
め、ｎ入力―ｎ出力のスイッチをｘ行，ｙ列並べ、Ｎ
（＝ｎｙ）個の入力端とＮ個の出力端を有する多段結合
網において、前記入力端と前記スイッチ間、および前記
出力端と前記スイッチ間のそれぞれＮ本の通信路にそれ
ぞれｎ本のバイパス路を交差させ、各バイパス路にはＮ
／ｎ個の交差点にバイパス・スイッチを他のバイパス路
の交差点と重複しないように設けて、前記通信路と接・
断できるようにする。
【０００８】また、前記バイパス路と前記通信路との交
差点のうち前記バイパス・スイッチの取り付け位置を決
めるのに際し、Ｎをｎ進法で表わし、このｎ進法の各桁
の和に対するｎの剰余が等しいものを同じバイパス路の
バイパス・スイッチ取付位置とする。
差点のうち前記バイパス・スイッチの取り付け位置を決
めるのに際し、Ｎをｎ進法で表わし、このｎ進法の各桁
の和に対するｎの剰余が等しいものを同じバイパス路の
バイパス・スイッチ取付位置とする。
【０００９】また、ｎ＝２，Ｎ＝２i ，ｘ＝ｉ，ｙ＝Ｎ
／２，ｋ＝０，１，…Ｎ−１とし、前記スイッチは入力
端１，２が出力端１，２にそのまま出力されるストレー
トと、入力端１，２が出力端２，１に交差して出力され
るクロスの２状態を有し、前記スイッチは各行ごとにス
トレートかクロス状態とし、ｋを２進数で表わし、第ｊ
桁が前記スイッチの第ｊ行を表わすものとし、ｊ桁が０
のときｊ行の前記スイッチをストレート、１のときｊ行
の前記スイッチをクロス、またはこの逆の組合せとし、
ｋを０より１づつ増しながらＮ−１まで、次に０へとサ
イクリックに前記スイッチを操作する。
／２，ｋ＝０，１，…Ｎ−１とし、前記スイッチは入力
端１，２が出力端１，２にそのまま出力されるストレー
トと、入力端１，２が出力端２，１に交差して出力され
るクロスの２状態を有し、前記スイッチは各行ごとにス
トレートかクロス状態とし、ｋを２進数で表わし、第ｊ
桁が前記スイッチの第ｊ行を表わすものとし、ｊ桁が０
のときｊ行の前記スイッチをストレート、１のときｊ行
の前記スイッチをクロス、またはこの逆の組合せとし、
ｋを０より１づつ増しながらＮ−１まで、次に０へとサ
イクリックに前記スイッチを操作する。
【００１０】また、１個の前記スイッチが故障したとき
は、前記バイパス路を使い、前記バイパス・スイッチを
操作し少なくとも（ｙ−１）通りの異なる迂回路を構成
し通信を続行するようにする。
は、前記バイパス路を使い、前記バイパス・スイッチを
操作し少なくとも（ｙ−１）通りの異なる迂回路を構成
し通信を続行するようにする。
【００１１】
【作用】図１，図２を用いて具体例で説明する。図２は
ｎ＝３つまり、３入力─３出力のスイッチをｘ＝２行，
ｙ＝３列並べ、Ｎ＝３×３＝９個の入力，９個の出力の
多段結合網を表わす。図１は９本の入力端、９本の出力
端にそれぞれｎ＝３本づつのバイパス路を設けた図であ
る。図１において、各バイパス路と、入力端，出力端と
の接合部には、Ｎ／ｎ＝３個のバイパス・スイッチを設
け入力端、または出力端を接続または断続する。これら
の交差点は、各バイパス路で入力側相互，出力側相互で
は重複しないようにする。
ｎ＝３つまり、３入力─３出力のスイッチをｘ＝２行，
ｙ＝３列並べ、Ｎ＝３×３＝９個の入力，９個の出力の
多段結合網を表わす。図１は９本の入力端、９本の出力
端にそれぞれｎ＝３本づつのバイパス路を設けた図であ
る。図１において、各バイパス路と、入力端，出力端と
の接合部には、Ｎ／ｎ＝３個のバイパス・スイッチを設
け入力端、または出力端を接続または断続する。これら
の交差点は、各バイパス路で入力側相互，出力側相互で
は重複しないようにする。
【００１２】このバイパス・スイッチの位置を決めるに
は、Ｎ＝９をｎ＝３進法で表わす。例えばバイパス・ス
イッチｐ０＝00，ｐ５＝12，ｐ７＝21。この各桁の和に
対するｎ＝３の剰余が等しいものは同じバイパス路とす
る。ｐ０では（０＋０）mod ３＝０，ｐ５では（１＋
２）mod ３＝０，ｐ７では（２＋１）mod ３＝０、故に
図１に示すようにｐ０，ｐ５，ｐ７は同一のバイパス路
のバイパス・スイッチとなる。
は、Ｎ＝９をｎ＝３進法で表わす。例えばバイパス・ス
イッチｐ０＝00，ｐ５＝12，ｐ７＝21。この各桁の和に
対するｎ＝３の剰余が等しいものは同じバイパス路とす
る。ｐ０では（０＋０）mod ３＝０，ｐ５では（１＋
２）mod ３＝０，ｐ７では（２＋１）mod ３＝０、故に
図１に示すようにｐ０，ｐ５，ｐ７は同一のバイパス路
のバイパス・スイッチとなる。
【００１３】図３はｎ＝２，Ｎ＝８，ｘ＝３行，ｙ＝４
列の多段結合網を表わし、バイパス路は用いないので表
示していない。ｋ＝０〜７とする。また各スイッチは図
４（ａ）に示すように、入力がそのまま出力側へ出るス
トレートと、（ｂ）に示すように入力と出力が交差する
クロスの２状態に変化し、この切換えは各行ごとに実施
される。つまり同一の行はストレートかクロスかのどち
らか一方の状態とする。ｋを２進法で表わす。図３はｋ
＝３を２進法で（０１１）と表わしたものであり、右端
より１ビットは、１行目がクロス、２ビットの１は２行
目がクロス、３ビットの０は３行目がストレートを表わ
す。このようにしてｋを０より７へ、さらに０へとサイ
クリックに増加させスイッチを切換える。
列の多段結合網を表わし、バイパス路は用いないので表
示していない。ｋ＝０〜７とする。また各スイッチは図
４（ａ）に示すように、入力がそのまま出力側へ出るス
トレートと、（ｂ）に示すように入力と出力が交差する
クロスの２状態に変化し、この切換えは各行ごとに実施
される。つまり同一の行はストレートかクロスかのどち
らか一方の状態とする。ｋを２進法で表わす。図３はｋ
＝３を２進法で（０１１）と表わしたものであり、右端
より１ビットは、１行目がクロス、２ビットの１は２行
目がクロス、３ビットの０は３行目がストレートを表わ
す。このようにしてｋを０より７へ、さらに０へとサイ
クリックに増加させスイッチを切換える。
【００１４】次に図３において、いずれか１個のスイッ
チが故障した場合、入力端ａ，ｂよりの信号がその故障
スイッチを通る通信路は閉鎖される。この場合入力端か
ら、この故障スイッチを迂回して出力端へ到る通信路を
入力端側および出力端側のバイパス路を用い、バイパス
・スイッチを操作して少なくとも（ｙ−１）通りの異な
る通信路を構成して通信を確保する。このようにすると
故障時の性能は（Ｎ−２）／Ｎに低下するが、全ての入
力端と全ての出力端の交信は確保される。
チが故障した場合、入力端ａ，ｂよりの信号がその故障
スイッチを通る通信路は閉鎖される。この場合入力端か
ら、この故障スイッチを迂回して出力端へ到る通信路を
入力端側および出力端側のバイパス路を用い、バイパス
・スイッチを操作して少なくとも（ｙ−１）通りの異な
る通信路を構成して通信を確保する。このようにすると
故障時の性能は（Ｎ−２）／Ｎに低下するが、全ての入
力端と全ての出力端の交信は確保される。
【００１５】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図５は本実施例の構成図である。同図において、
１はプロセッサ・エレメント（ＰＥ）でＮ＝８個あり、
２はホストでＰＥ制御バス３を用いて各ＰＥ１を制御
し、各ＰＥ１が並列にデータ処理をするようにする。４
はバイパス路で、後述する多段結合網の入力側と出力側
にそれぞれ２本づつ設けられている。５はバイパス・ス
イッチで、Ｎ本の通信路とバイパス路４を接続し、切断
する。６は多段結合網を構成する２入力―２出力のスイ
ッチ、７は各バイパス・スイッチ５およびスイッチ６を
切替えるスイッチ切替装置、８はスイッチ切替装置７と
バイパス・スイッチ５およびスイッチ６を接続するスイ
ッチ切替線である。なお、バイパス・スイッチ５は個々
に、スイッチ６は各段（各行）ごとに切替えられる。
する。図５は本実施例の構成図である。同図において、
１はプロセッサ・エレメント（ＰＥ）でＮ＝８個あり、
２はホストでＰＥ制御バス３を用いて各ＰＥ１を制御
し、各ＰＥ１が並列にデータ処理をするようにする。４
はバイパス路で、後述する多段結合網の入力側と出力側
にそれぞれ２本づつ設けられている。５はバイパス・ス
イッチで、Ｎ本の通信路とバイパス路４を接続し、切断
する。６は多段結合網を構成する２入力―２出力のスイ
ッチ、７は各バイパス・スイッチ５およびスイッチ６を
切替えるスイッチ切替装置、８はスイッチ切替装置７と
バイパス・スイッチ５およびスイッチ６を接続するスイ
ッチ切替線である。なお、バイパス・スイッチ５は個々
に、スイッチ６は各段（各行）ごとに切替えられる。
【００１６】図６は多段結合網を構成するスイッチ６の
構成図である。本スイッチ６の機能は図４で示したよう
に２入力―２出力でストレートとクロス切替を行う。構
成は図のように一般的なマルチプレクサであり、スイッ
チ切替装置７より出力された制御信号が０ならば、ＩＮ
０の入力がＯＵＴ０に、ＩＮ１の入力がＯＵＴ１に出力
され、制御信号が１ならば、この逆のポートに出力され
る。
構成図である。本スイッチ６の機能は図４で示したよう
に２入力―２出力でストレートとクロス切替を行う。構
成は図のように一般的なマルチプレクサであり、スイッ
チ切替装置７より出力された制御信号が０ならば、ＩＮ
０の入力がＯＵＴ０に、ＩＮ１の入力がＯＵＴ１に出力
され、制御信号が１ならば、この逆のポートに出力され
る。
【００１７】図７はＰＥ１が８個の場合のスイッチ切替
装置７の構成図である。図のように本装置はＮ（＝８）
進数カウンタ（ＮはＰＥ１の数である）であり、ホスト
よりの信号により順次インクリメントされる。カウンタ
71はホストよりクロック信号を入力し、カウント値をホ
ストおよび各段のスイッチ６へ出力する。またカウンタ
72はデコーダ73を経て各バイパス・スイッチ５へ出力さ
れる。このスイッチの状態は各ＰＥ１も知っている必要
があるため、ホストを通じて各ＰＥ１に伝達される。な
お、上述の方式は全ＰＥ１間で通信を行う場合で、特定
のＰＥ１どうしで通信を行う場合は、対象となるＰＥ１
がホストにリクエストを出し、ホストより指示された値
にカウンタ71をセットし、スイッチ６を切替えることも
できる。
装置７の構成図である。図のように本装置はＮ（＝８）
進数カウンタ（ＮはＰＥ１の数である）であり、ホスト
よりの信号により順次インクリメントされる。カウンタ
71はホストよりクロック信号を入力し、カウント値をホ
ストおよび各段のスイッチ６へ出力する。またカウンタ
72はデコーダ73を経て各バイパス・スイッチ５へ出力さ
れる。このスイッチの状態は各ＰＥ１も知っている必要
があるため、ホストを通じて各ＰＥ１に伝達される。な
お、上述の方式は全ＰＥ１間で通信を行う場合で、特定
のＰＥ１どうしで通信を行う場合は、対象となるＰＥ１
がホストにリクエストを出し、ホストより指示された値
にカウンタ71をセットし、スイッチ６を切替えることも
できる。
【００１８】次に故障スイッチの検出とスイッチの切替
えについて説明する。スイッチを切替えた際、各ＰＥは
データを通信する前にエラーチェックデータを各ＰＥよ
り流し、それらが正常に受け取られたか否かを各ＰＥは
ホストに知らせる。ホストは全てのＰＥより正常終了が
報告された場合、各ＰＥへ通信開始を指示する。もし一
部のＰＥより異常検出が報告されると、異常が報告され
たＰＥ間の通信を他の正常な通信網を用いて行う。これ
は次のように行なわれる。
えについて説明する。スイッチを切替えた際、各ＰＥは
データを通信する前にエラーチェックデータを各ＰＥよ
り流し、それらが正常に受け取られたか否かを各ＰＥは
ホストに知らせる。ホストは全てのＰＥより正常終了が
報告された場合、各ＰＥへ通信開始を指示する。もし一
部のＰＥより異常検出が報告されると、異常が報告され
たＰＥ間の通信を他の正常な通信網を用いて行う。これ
は次のように行なわれる。
【００１９】スイッチの切替手順 ホストは次のスイッチ状態を決定し、各ＰＥに知せ
る。 各ＰＥは通信相手先ＰＥ番号より導き出されるデータ
をネットワーク上に送出する。 各ＰＥはデータ受信すると、それをチェックし、正常
か異常かをホストへ報告する。 ホストは全てのＰＥより正常であると報告された場
合、各ＰＥへ処理開始を知らせる。 各ＰＥは通信が終了すると、これをホストへ報告す
る。 全てのＰＥより正常終了が報告されるとこのステージ
の処理を終了する。
る。 各ＰＥは通信相手先ＰＥ番号より導き出されるデータ
をネットワーク上に送出する。 各ＰＥはデータ受信すると、それをチェックし、正常
か異常かをホストへ報告する。 ホストは全てのＰＥより正常であると報告された場
合、各ＰＥへ処理開始を知らせる。 各ＰＥは通信が終了すると、これをホストへ報告す
る。 全てのＰＥより正常終了が報告されるとこのステージ
の処理を終了する。
【００２０】もしで異常終了を報告したＰＥがあった
場合、 （１）障害箇所の発見 各段のスイッチを順次切替え、どの経路のどの段のスイ
ッチが故障したかを知る。 （２）バイパス路を用いた通信 上記におけるスイッチ切替えをバイパス・スイッチ切
替えとして、順次バイパス・スイッチの切替えを行いな
がら〜を行う。なお、実際のデータ通信における故
障検出のためのオーバヘッドはデータ通信時間に比べて
ごくわずかであるため無視できる程度である。
場合、 （１）障害箇所の発見 各段のスイッチを順次切替え、どの経路のどの段のスイ
ッチが故障したかを知る。 （２）バイパス路を用いた通信 上記におけるスイッチ切替えをバイパス・スイッチ切
替えとして、順次バイパス・スイッチの切替えを行いな
がら〜を行う。なお、実際のデータ通信における故
障検出のためのオーバヘッドはデータ通信時間に比べて
ごくわずかであるため無視できる程度である。
【００２１】次に多段結合網のスイッチ６の動作につい
て説明する。図８は本実施例の多段結合網のスイッチ６
の動作を説明するために入力側、出力側およびスイッチ
６にそれぞれ付番した状態を示す。入力は左側よりＩ０
〜Ｉ７まで、出力はＯ０〜Ｏ７まで、スイッチ６は１段
（１行）が左からＳ００〜Ｓ０３まで、２段がＳ10〜Ｓ
13、３段がＳ20〜Ｓ23と付番する。
て説明する。図８は本実施例の多段結合網のスイッチ６
の動作を説明するために入力側、出力側およびスイッチ
６にそれぞれ付番した状態を示す。入力は左側よりＩ０
〜Ｉ７まで、出力はＯ０〜Ｏ７まで、スイッチ６は１段
（１行）が左からＳ００〜Ｓ０３まで、２段がＳ10〜Ｓ
13、３段がＳ20〜Ｓ23と付番する。
【００２２】各スイッチ６は図４に示したようにストレ
ートとクロスに切替えられる。また各段は同じ状態、つ
まり全部ストレートか、クロスかとなる。図９は入力端
の付番と出力端の付番との対応付けを示す図で、スイッ
チ６が全段ストレートの場合Ｉ０〜Ｉ７はＯ０〜Ｏ７
に、つまりＩｉはＯｉに対応する。
ートとクロスに切替えられる。また各段は同じ状態、つ
まり全部ストレートか、クロスかとなる。図９は入力端
の付番と出力端の付番との対応付けを示す図で、スイッ
チ６が全段ストレートの場合Ｉ０〜Ｉ７はＯ０〜Ｏ７
に、つまりＩｉはＯｉに対応する。
【００２３】以上のように定義された多段結合網におい
て、ｊ段目のスイッチＳｊ０〜Ｓｊ３がクロス状態にな
った場合、入力ノードＩ０〜Ｉ７は、これらの各段の状
態をｋとすると、これを２進数で表わした場合に、下位
からｊビット目が反転した出力ノードに接続されること
になる。図３で説明すると、１段と２段がクロス、３段
がストレートはｋ＝０１１で表わされ、これをphase ｋ
で表わす。Ｉ０は０００で表わし、Ｉ７は１１１で表わ
す。ここでphase３では１，２ビットが１であるので、
Ｉ０＝０００において１，２ビットを反転するとＯ３＝
０１１となる。図３に示すようにＩ０の入力はＯ３に出
力される。
て、ｊ段目のスイッチＳｊ０〜Ｓｊ３がクロス状態にな
った場合、入力ノードＩ０〜Ｉ７は、これらの各段の状
態をｋとすると、これを２進数で表わした場合に、下位
からｊビット目が反転した出力ノードに接続されること
になる。図３で説明すると、１段と２段がクロス、３段
がストレートはｋ＝０１１で表わされ、これをphase ｋ
で表わす。Ｉ０は０００で表わし、Ｉ７は１１１で表わ
す。ここでphase３では１，２ビットが１であるので、
Ｉ０＝０００において１，２ビットを反転するとＯ３＝
０１１となる。図３に示すようにＩ０の入力はＯ３に出
力される。
【００２４】図３における入力ノードＩ０〜Ｉ７と出力
ノードＯ０〜Ｏ７の関係は下のようになる。 ＩＮ ＯＵＴ ＩＮ ＯＵＴ ０００ ０１１ １００ １１１ ００１ ０１０ １０１ １１０ ０１０ ００１ １１０ １０１ ０１１ ０００ １１１ １００
ノードＯ０〜Ｏ７の関係は下のようになる。 ＩＮ ＯＵＴ ＩＮ ＯＵＴ ０００ ０１１ １００ １１１ ００１ ０１０ １０１ １１０ ０１０ ００１ １１０ １０１ ０１１ ０００ １１１ １００
【００２５】上述したｋの値は０から７までつまり、Ｐ
Ｅ１の数（８個）をとる。そこで通信網上のスイッチの
切替えはｋの数に応じてphase ０〜phase ７に分けて行
う。phase ｉではｉを２進数で表わしたとき、ｊビット
目が１であればｊ段目のスイッチ６がクロス結合である
ことを表わしている。
Ｅ１の数（８個）をとる。そこで通信網上のスイッチの
切替えはｋの数に応じてphase ０〜phase ７に分けて行
う。phase ｉではｉを２進数で表わしたとき、ｊビット
目が１であればｊ段目のスイッチ６がクロス結合である
ことを表わしている。
【００２６】このようにすると、例えば入力ノードＩ０
はphase ｋで出力ノードＯｋと接続され、phase ０〜ph
ase ７とフェーズを順次変化させることでＩ０は全ての
出力ノードに１回づつ接続される。
はphase ｋで出力ノードＯｋと接続され、phase ０〜ph
ase ７とフェーズを順次変化させることでＩ０は全ての
出力ノードに１回づつ接続される。
【００２７】図10は、以上のように多段結合網を用いて
順次、フェーズをphase ０〜phase７と切替え、時分割
で全ての入力ノードＩ０〜Ｉ７より全ての出力ノードＯ
０〜Ｏ７に対して全対全通信が行えるような処理を表わ
したものである。
順次、フェーズをphase ０〜phase７と切替え、時分割
で全ての入力ノードＩ０〜Ｉ７より全ての出力ノードＯ
０〜Ｏ７に対して全対全通信が行えるような処理を表わ
したものである。
【００２８】図10に示す処理手順は次のようになる。 phase ｋの変数ｋを０とする。 ｉ＝０〜（Log2Ｎ−１）段（Ｎ＝８であるのでｉ＝０
〜２）までの各スイッチ６について、変数ｋを２進数で
表わし、各桁のビットが０ならばその桁が表わす段のス
イッチ６をストレートとし、１ならばその桁が表わす段
のスイッチ６をクロスとする。 ＰＥ１間で通信を行う。 通信が終了すると、ｋを１だけインクリメントし、
から実行する。インクリメントの結果がｋ＝Ｎ（＝８）
ならばｋ＝０とする。
〜２）までの各スイッチ６について、変数ｋを２進数で
表わし、各桁のビットが０ならばその桁が表わす段のス
イッチ６をストレートとし、１ならばその桁が表わす段
のスイッチ６をクロスとする。 ＰＥ１間で通信を行う。 通信が終了すると、ｋを１だけインクリメントし、
から実行する。インクリメントの結果がｋ＝Ｎ（＝８）
ならばｋ＝０とする。
【００２９】以上は、各スイッチ６が正常に働く場合で
あるが、次にいずれか１個のスイッチ６が故障した場合
について説明する。図11は図５に示した各構成要素に付
番した状態を示す。入力側のバイパス路４はＢＩ０とＢ
Ｉ１の２本であり、出力側のバイパス路４はＢＯ０とＢ
Ｏ１の２本である。バイパス・スイッチ５は入力側がＳ
Ｉ０〜Ｓ７の８個、出力側がＳＯ０〜ＳＯ７の８個であ
る。ＢＩ０はＩ０，Ｉ３，Ｉ５，Ｉ６と接続し、ＢＩ１
はＩ１，Ｉ２，Ｉ４，Ｉ７と接続する。これはＢＩ０
は、Ｉｉを２進数で表わし各桁の和を２で割った剰余が
０のｉであり、ＢＩ１は剰余が１の場合である。例えば
Ｉ５は２進表示で１０１であるので（１＋１）mod ２＝
０となりＢＩ０へ、Ｉ７は２進表示で１１１であるので
（１＋１＋１）mod ２＝１となるのでＢＩ１へ接続する
ことになる。これは出力側も同様である。
あるが、次にいずれか１個のスイッチ６が故障した場合
について説明する。図11は図５に示した各構成要素に付
番した状態を示す。入力側のバイパス路４はＢＩ０とＢ
Ｉ１の２本であり、出力側のバイパス路４はＢＯ０とＢ
Ｏ１の２本である。バイパス・スイッチ５は入力側がＳ
Ｉ０〜Ｓ７の８個、出力側がＳＯ０〜ＳＯ７の８個であ
る。ＢＩ０はＩ０，Ｉ３，Ｉ５，Ｉ６と接続し、ＢＩ１
はＩ１，Ｉ２，Ｉ４，Ｉ７と接続する。これはＢＩ０
は、Ｉｉを２進数で表わし各桁の和を２で割った剰余が
０のｉであり、ＢＩ１は剰余が１の場合である。例えば
Ｉ５は２進表示で１０１であるので（１＋１）mod ２＝
０となりＢＩ０へ、Ｉ７は２進表示で１１１であるので
（１＋１＋１）mod ２＝１となるのでＢＩ１へ接続する
ことになる。これは出力側も同様である。
【００３０】次にスイッチ６のうちいずれか１個が故障
した場合の通信について説明する。phase ｋのとき故障
が発生したとし、phase ｋをＮ／ｎ＝８／２＝４個のサ
ブフェーズ、sub-phase ｋ０〜sub-phase ｋ３に分割す
る。
した場合の通信について説明する。phase ｋのとき故障
が発生したとし、phase ｋをＮ／ｎ＝８／２＝４個のサ
ブフェーズ、sub-phase ｋ０〜sub-phase ｋ３に分割す
る。
【００３１】まず、スイッチ６のうちＳ００が故障した
場合の通信について説明する。図12はphase ０でＳ００
の故障によりＩ０−Ｏ０，Ｉ１−Ｏ１間の通信が不能と
なった状態を表わし、sub-phase ００とする。図13はsu
b-phase ０１を表わし、Ｉ２−０２，Ｉ３−Ｏ３間の通
信を遮断しＩ０−Ｏ０，Ｉ１−Ｏ１間の通信を復旧した
状態を示す。
場合の通信について説明する。図12はphase ０でＳ００
の故障によりＩ０−Ｏ０，Ｉ１−Ｏ１間の通信が不能と
なった状態を表わし、sub-phase ００とする。図13はsu
b-phase ０１を表わし、Ｉ２−０２，Ｉ３−Ｏ３間の通
信を遮断しＩ０−Ｏ０，Ｉ１−Ｏ１間の通信を復旧した
状態を示す。
【００３２】図14はsub-phase ０２を表わし、Ｉ４−Ｏ
４，Ｉ５−Ｏ５間の通信を遮断し、Ｉ０−Ｏ０，Ｉ１−
Ｏ１間の通信を復旧した状態を示す。図15はsub-phase
０３を表わし、Ｉ６−Ｏ６，Ｉ７−Ｏ７間の通信を遮断
し、Ｉ０〜Ｏ０，Ｉ１−Ｏ１間の通信を復旧した状態を
示す。
４，Ｉ５−Ｏ５間の通信を遮断し、Ｉ０−Ｏ０，Ｉ１−
Ｏ１間の通信を復旧した状態を示す。図15はsub-phase
０３を表わし、Ｉ６−Ｏ６，Ｉ７−Ｏ７間の通信を遮断
し、Ｉ０〜Ｏ０，Ｉ１−Ｏ１間の通信を復旧した状態を
示す。
【００３３】これにより、Ｓ００の故障のない場合にph
ase ０において行なわれていた通信が４つのサブフェー
ズで３サブフェーズづつ、すなわち従来の４／３の時間
で行なわれる。
ase ０において行なわれていた通信が４つのサブフェー
ズで３サブフェーズづつ、すなわち従来の４／３の時間
で行なわれる。
【００３４】以上はphase ０の場合について説明した
が、phase １〜phase ７まで同様の処理が行なわれる。
図16はＳ００が故障した場合の各サブフェーズと入力ノ
ード，出力ノードおよびバイパス・スイッチ５の作動状
態を示す図である。
が、phase １〜phase ７まで同様の処理が行なわれる。
図16はＳ００が故障した場合の各サブフェーズと入力ノ
ード，出力ノードおよびバイパス・スイッチ５の作動状
態を示す図である。
【００３５】図16の処理手順は次のように行なわれる。 phase ｋの変数ｋを０とする。 ｉ＝０〜（Log2Ｎ−１）段までの各スイッチ６につい
て、変数ｋを２進数で表わし、各桁のビットｉが０なら
ばｉ段をストレート、１ならばｉ段をクロスとする。 このフェーズでは入力ノードａと出力ノードa1間およ
び入力ノードｂと出力ノードb1間の通信が不能とする。
ここでａはバイパスＢＩ０に、a1はバイパスＢＯ０に接
続され、ｂはバイパスＢＩ１に、b1はバイパスＢＯ１に
接続されているとする。 （１）変数ｊを０とする。 （２）入力バイパス路については、各入力バイパス路Ｂ
Ｉ０，ＢＩ１に接続されているノードの内ｊ番目のノー
ドよりの通信を中止して、入力ノードａ，ｂよりの通信
を行う。ここでａあるいはｂがｊ番目のノードであった
場合は、ａ，ｂよりのバイパス路を用いた通信は行なわ
ない。出力バイパス路については、入力ノードａあるい
はｂよりの通信が行なわれた場合は、ａ，ｂよりの通信
がそれぞれa1，b1に出力されるように出力バイパス路Ｂ
Ｏ０，ＢＯ１のバイパス・スイッチＳＯ０〜ＳＯ７を切
替える。 （３）通信が終了するとｊを１だけインクリメントし、
（２）から実行する。インクリメントの結果、ｊ＝Ｎ／
２ならばから実行する。 通信が終了すると、ｋを１だけインクリメントしか
ら実行する。インクリメントの結果、ｋ＝Ｎならばｋ＝
０とする。
て、変数ｋを２進数で表わし、各桁のビットｉが０なら
ばｉ段をストレート、１ならばｉ段をクロスとする。 このフェーズでは入力ノードａと出力ノードa1間およ
び入力ノードｂと出力ノードb1間の通信が不能とする。
ここでａはバイパスＢＩ０に、a1はバイパスＢＯ０に接
続され、ｂはバイパスＢＩ１に、b1はバイパスＢＯ１に
接続されているとする。 （１）変数ｊを０とする。 （２）入力バイパス路については、各入力バイパス路Ｂ
Ｉ０，ＢＩ１に接続されているノードの内ｊ番目のノー
ドよりの通信を中止して、入力ノードａ，ｂよりの通信
を行う。ここでａあるいはｂがｊ番目のノードであった
場合は、ａ，ｂよりのバイパス路を用いた通信は行なわ
ない。出力バイパス路については、入力ノードａあるい
はｂよりの通信が行なわれた場合は、ａ，ｂよりの通信
がそれぞれa1，b1に出力されるように出力バイパス路Ｂ
Ｏ０，ＢＯ１のバイパス・スイッチＳＯ０〜ＳＯ７を切
替える。 （３）通信が終了するとｊを１だけインクリメントし、
（２）から実行する。インクリメントの結果、ｊ＝Ｎ／
２ならばから実行する。 通信が終了すると、ｋを１だけインクリメントしか
ら実行する。インクリメントの結果、ｋ＝Ｎならばｋ＝
０とする。
【００３６】次にＳＩ０スイッチが故障した場合につい
て説明する。図17〜図20はphase ０について、この状態
を説明する図である。図17はＳ１０の故障によりＩ０〜
Ｏ０，Ｉ２〜Ｏ２の通信が不通になったが、Ｉ１〜Ｏ１
を遮断しＩ２〜Ｏ２を復旧し、Ｉ０〜Ｏ０とＩ１〜Ｏ１
を不通とした図である。図18はＩ３〜Ｏ３の通信を遮断
してＩ０〜Ｏ０を復旧し、Ｉ２〜Ｏ２，Ｉ３〜Ｏ３を不
通とした図である。図19はＩ４〜Ｏ４，Ｉ５〜Ｏ５の通
信を遮断し、Ｉ０〜Ｉ０，Ｉ２〜Ｏ２の通信を復旧した
図である。図20はＩ６〜Ｏ６，Ｉ７〜Ｏ７の通信を遮断
し、Ｉ０〜Ｏ０，Ｉ２〜Ｏ２の通信を復旧した図であ
る。このようなバイパス接続により、サブフェーズの入
力端は隣接する２つの入力端（例えば、Ｉ０，Ｉ１，又
はＩ６，Ｉ７）を不通とすることができ、サブフェーズ
の構成を規則的にすることができる。図21はＳ１０が故
障した場合のphase ０〜phase ７における通信の全てを
表わす図である。
て説明する。図17〜図20はphase ０について、この状態
を説明する図である。図17はＳ１０の故障によりＩ０〜
Ｏ０，Ｉ２〜Ｏ２の通信が不通になったが、Ｉ１〜Ｏ１
を遮断しＩ２〜Ｏ２を復旧し、Ｉ０〜Ｏ０とＩ１〜Ｏ１
を不通とした図である。図18はＩ３〜Ｏ３の通信を遮断
してＩ０〜Ｏ０を復旧し、Ｉ２〜Ｏ２，Ｉ３〜Ｏ３を不
通とした図である。図19はＩ４〜Ｏ４，Ｉ５〜Ｏ５の通
信を遮断し、Ｉ０〜Ｉ０，Ｉ２〜Ｏ２の通信を復旧した
図である。図20はＩ６〜Ｏ６，Ｉ７〜Ｏ７の通信を遮断
し、Ｉ０〜Ｏ０，Ｉ２〜Ｏ２の通信を復旧した図であ
る。このようなバイパス接続により、サブフェーズの入
力端は隣接する２つの入力端（例えば、Ｉ０，Ｉ１，又
はＩ６，Ｉ７）を不通とすることができ、サブフェーズ
の構成を規則的にすることができる。図21はＳ１０が故
障した場合のphase ０〜phase ７における通信の全てを
表わす図である。
【００３７】次にＳ２０スイッチが故障した場合につい
て説明する。図22〜図25はphase ０について、この状態
を説明する図である。図22はＳ２０の故障によりＩ０−
Ｏ０，Ｉ４−Ｏ４間の通信が不能になったが、Ｉ１〜Ｏ
１を遮断してＩ４〜Ｏ４を復旧し、Ｉ０〜Ｏ０，Ｉ１〜
Ｏ１を不通とした図である。図23はＩ２〜Ｏ２，Ｉ３〜
Ｏ３の通信を遮断してＩ０〜Ｏ０，Ｉ４〜Ｏ４の通信を
復旧した図である。図24はＩ５−Ｏ５を遮断してＩ０−
Ｏ０を復旧し、Ｉ４〜Ｏ４，Ｉ５〜Ｏ５を不通とした図
である。図25はＩ６〜Ｏ６，Ｉ７〜Ｏ７を遮断してＩ０
〜Ｏ０，Ｉ４〜Ｏ４を復旧した図である。図26はＳ２０
が故障した場合のphase ０〜phase ７における通信の全
てを表わす図である。
て説明する。図22〜図25はphase ０について、この状態
を説明する図である。図22はＳ２０の故障によりＩ０−
Ｏ０，Ｉ４−Ｏ４間の通信が不能になったが、Ｉ１〜Ｏ
１を遮断してＩ４〜Ｏ４を復旧し、Ｉ０〜Ｏ０，Ｉ１〜
Ｏ１を不通とした図である。図23はＩ２〜Ｏ２，Ｉ３〜
Ｏ３の通信を遮断してＩ０〜Ｏ０，Ｉ４〜Ｏ４の通信を
復旧した図である。図24はＩ５−Ｏ５を遮断してＩ０−
Ｏ０を復旧し、Ｉ４〜Ｏ４，Ｉ５〜Ｏ５を不通とした図
である。図25はＩ６〜Ｏ６，Ｉ７〜Ｏ７を遮断してＩ０
〜Ｏ０，Ｉ４〜Ｏ４を復旧した図である。図26はＳ２０
が故障した場合のphase ０〜phase ７における通信の全
てを表わす図である。
【００３８】以上のように２入力−２出力スイッチの多
段結合網で入出力ノードがＮ個の場合、入力側、出力側
にそれぞれ２本のバイパス路を設けることにより、スイ
ッチの単一故障に対して、（１−（Ｎ−２））／Ｎ＝２
／Ｎの性能低下で全入力対全出力通信が可能となる。
段結合網で入出力ノードがＮ個の場合、入力側、出力側
にそれぞれ２本のバイパス路を設けることにより、スイ
ッチの単一故障に対して、（１−（Ｎ−２））／Ｎ＝２
／Ｎの性能低下で全入力対全出力通信が可能となる。
【００３９】なお、このような場合、理論上、故障スイ
ッチ段の通信性能は最大、正常時の（故障時の通信性
能）／（正常時の通信性能）＝（Ｎ−２）／Ｎ倍と計算
でき、通信網全体の性能も最大（Ｎ−２）／Ｎ倍であ
る。従ってこの方式は多段結合網上に冗長な通信経路を
設けない場合の最小時間である。
ッチ段の通信性能は最大、正常時の（故障時の通信性
能）／（正常時の通信性能）＝（Ｎ−２）／Ｎ倍と計算
でき、通信網全体の性能も最大（Ｎ−２）／Ｎ倍であ
る。従ってこの方式は多段結合網上に冗長な通信経路を
設けない場合の最小時間である。
【００４０】なお、本発明の耐故障多段結合網では、複
数のノード故障が発生した場合でも１本でも通信可能な
経路が全ての入出力バイパス路間にあれば、各入出力ノ
ード間に経路を確保することが可能である。この場合、
ネットワーク性能は１／８に低下する。
数のノード故障が発生した場合でも１本でも通信可能な
経路が全ての入出力バイパス路間にあれば、各入出力ノ
ード間に経路を確保することが可能である。この場合、
ネットワーク性能は１／８に低下する。
【００４１】
【発明の効果】以上の説明から明らかなように、本発明
は、多段結合網の入出力側に、多段結合網を構成するス
イッチがｎ入力−ｎ出力の場合、それぞれｎ本のバイパ
ス路を設けることにより、単一のスイッチ故障に対して
多少の性能低下で故障スイッチを迂回して通信を行うこ
とができる。
は、多段結合網の入出力側に、多段結合網を構成するス
イッチがｎ入力−ｎ出力の場合、それぞれｎ本のバイパ
ス路を設けることにより、単一のスイッチ故障に対して
多少の性能低下で故障スイッチを迂回して通信を行うこ
とができる。
【図１】本発明の原理を３入力−３出力スイッチで構成
した多段結合網に用いた場合で説明する図である。
した多段結合網に用いた場合で説明する図である。
【図２】３入力−３出力スイッチを用いた多段結合網の
一例を示す図である。
一例を示す図である。
【図３】２入力−２出力スイッチを用いた多段結合網の
一例を示す図である。
一例を示す図である。
【図４】２入力−２出力スイッチの切替え状態説明図で
ある。
ある。
【図５】本実施例の構成図である。
【図６】多段結合網のスイッチの構成図である。
【図７】スイッチ切替装置のスイッチ制御部の構成図で
ある。
ある。
【図８】図５に示した多段結合網の符号説明図である。
【図９】入力ノードと出力ノードの対応を説明する図で
ある。
ある。
【図１０】多段結合網の各フェーズにおける入出力ノー
ドの対応を示す図である。
ドの対応を示す図である。
【図１１】図５に示した多段結合網とバイパス路の符号
説明図である。
説明図である。
【図１２】phase ０において、スイッチＳ００が故障し
た場合のサブフェーブ００を示す図である。
た場合のサブフェーブ００を示す図である。
【図１３】phase ０において、スイッチＳ００が故障し
た場合のサブフェーズ０１を示す図である。
た場合のサブフェーズ０１を示す図である。
【図１４】phase ０において、スイッチＳ００が故障し
た場合のサブフェーズ０２を示す図である。
た場合のサブフェーズ０２を示す図である。
【図１５】phase ０において、スイッチＳ００が故障し
た場合のサブフェーズ０３を示す図である。
た場合のサブフェーズ０３を示す図である。
【図１６】スイッチＳ００が故障した場合のphase ０〜
phase７におけるサブフェーズと入出力ノード、バイパ
ス・スイッチの状態を表わした図である。
phase７におけるサブフェーズと入出力ノード、バイパ
ス・スイッチの状態を表わした図である。
【図１７】phase ０において、スイッチＳ１０が故障し
た場合のサブフェーズ００を示す図である。
た場合のサブフェーズ００を示す図である。
【図１８】phase ０において、スイッチＳ１０が故障し
た場合のサブフェーズ０１を示す図である。
た場合のサブフェーズ０１を示す図である。
【図１９】phase ０において、スイッチＳ１０が故障し
た場合のサブフェーズ０２を示す図である。
た場合のサブフェーズ０２を示す図である。
【図２０】phase ０において、スイッチＳ１０が故障し
た場合のサブフェーズ０３を示す図である。
た場合のサブフェーズ０３を示す図である。
【図２１】スイッチＳ１０が故障した場合のphase ０〜
phase７におけるサブフェーズと入出力ノード、バイパ
ス・スイッチ状態を表わした図である。
phase７におけるサブフェーズと入出力ノード、バイパ
ス・スイッチ状態を表わした図である。
【図２２】phase ０において、スイッチＳ２０が故障し
た場合のサブフェーズ００を示す図である。
た場合のサブフェーズ００を示す図である。
【図２３】phase ０において、スイッチＳ２０が故障し
た場合のサブフェーズ０１を示す図である。
た場合のサブフェーズ０１を示す図である。
【図２４】phase ０において、スイッチＳ２０が故障し
た場合のサブフェーズ０２を示す図である。
た場合のサブフェーズ０２を示す図である。
【図２５】phase ０において、スイッチＳ２０が故障し
た場合のサブフェーズ０３を示す図である。
た場合のサブフェーズ０３を示す図である。
【図２６】スイッチＳ２０が故障した場合のphase ０〜
phase７におけるサブフェーズと入出力ノード、バイパ
ス・スイッチの状態を表わした図である。
phase７におけるサブフェーズと入出力ノード、バイパ
ス・スイッチの状態を表わした図である。
１ プロセッサ・エレメント（ＰＥ） ２ ホスト ３ ＰＥ制御バス ４ バイパス路 ５ バイパス・スイッチ ６ ２入力−２出力スイッチ ７ スイッチ切替装置 ８ スイッチ切替線 71，72 カウンタ 73 デコーダ
Claims (4)
- 【請求項１】 ｎ入力−ｎ出力のスイッチをｘ行，ｙ列
並べ、Ｎ（＝ｎｙ）個の入力端とＮ個の出力端を有する
多段結合網において、前記入力端と前記スイッチ間、お
よび前記出力端と前記スイッチ間のそれぞれＮ本の通信
路にそれぞれｎ本のバイパス路を交差させ、各バイパス
路にはＮ／ｎ個の交差点にバイパス・スイッチを他のバ
イパス路の交差点と重複しないように設けて、前記通信
路と接・断できるようにしたことを特徴とする多段結合
網。 - 【請求項２】 前記バイパス路と前記通信路との交差点
のうち前記バイパス・スイッチの取り付け位置を決める
のに際し、Ｎをｎ進法で表わし、このｎ進法の各桁の和
に対するｎの剰余が等しいものを同じバイパス路のバイ
パス・スイッチ取り付け位置としたことを特徴とする請
求項１記載の多段結合網。 - 【請求項３】 ｎ＝２，Ｎ＝２i ，ｘ＝ｉ，ｙ＝Ｎ／
２，ｋ＝０，１，…Ｎ−１とし、前記スイッチは入力端
１，２が出力端１，２にそのまま出力されるストレート
と、入力端１，２が出力端２，１に交差して出力される
クロスの２状態を有し、前記スイッチは各行ごとにスト
レートかクロス状態とし、ｋを２進数で表わし、第ｊ桁
が前記スイッチの第ｊ行を表わすものとし、ｊ桁が０の
ときｊ行の前記スイッチをストレート、１のときｊ行の
前記スイッチをクロス、またはこの逆の組合せとし、ｋ
を０より１づつ増しながらＮ−１まで、次に０へとサイ
クリックに前記スイッチを操作することを特徴とする請
求項１または２記載の多段結合網。 - 【請求項４】 １個の前記スイッチが故障したときは、
前記バイパス路を使い、前記バイパス・スイッチを操作
し、少なくとも（ｙ−１）通りの異なる迂回路を構成し
通信を続行するようにすることを特徴とする請求項３記
載の多段結合網。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3267785A JPH05111065A (ja) | 1991-10-16 | 1991-10-16 | 多段結合網 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3267785A JPH05111065A (ja) | 1991-10-16 | 1991-10-16 | 多段結合網 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05111065A true JPH05111065A (ja) | 1993-04-30 |
Family
ID=17449557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3267785A Withdrawn JPH05111065A (ja) | 1991-10-16 | 1991-10-16 | 多段結合網 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05111065A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003102079A (ja) * | 2001-09-21 | 2003-04-04 | Fujitsu Ltd | 端局装置の異常修復を制御する制御装置 |
| US10771149B2 (en) | 2017-07-11 | 2020-09-08 | Fujitsu Limited | Communication bypass apparatus, method and non-transitory computer readable storage medium |
-
1991
- 1991-10-16 JP JP3267785A patent/JPH05111065A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003102079A (ja) * | 2001-09-21 | 2003-04-04 | Fujitsu Ltd | 端局装置の異常修復を制御する制御装置 |
| JP4675524B2 (ja) * | 2001-09-21 | 2011-04-27 | 富士通株式会社 | 端局装置の異常修復を制御する制御装置 |
| US10771149B2 (en) | 2017-07-11 | 2020-09-08 | Fujitsu Limited | Communication bypass apparatus, method and non-transitory computer readable storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Anjan et al. | Generalized theory for deadlock-free adaptive wormhole routing and its application to disha concurrent | |
| EP0430569B1 (en) | Fault tolerant interconnection networks | |
| EP0169208A1 (en) | SELF-SEARCHING PACKAGE SWITCHING NETWORK. | |
| EP0392216B1 (en) | Network rearrangement method and system | |
| JPH05111065A (ja) | 多段結合網 | |
| JP3423093B2 (ja) | 通信網制御装置 | |
| US3935394A (en) | Network routing and control arrangement | |
| JP2535874B2 (ja) | パケット交換網のル−ティング制御方式 | |
| Sengupta et al. | Fault-tolerant routing in irregular MINs | |
| Padmanabhan et al. | Performance analysis of redundant-path networks for multiprocessor systems | |
| JPH07152712A (ja) | バリア同期を行うマルチプロセッサ | |
| US3665174A (en) | Error tolerant arithmetic logic unit | |
| Sheu et al. | Distributed fault diagnosis in multistage network-based multiprocessors | |
| US7103274B2 (en) | Cross-connect apparatus | |
| Narraway et al. | Fault diagnosis in Beněs switching networks | |
| JPH0222948A (ja) | 最小コストルーテイング制御方式 | |
| Wada et al. | Efficient fault-tolerant fixed routings on (k+ 1)-connected digraphs | |
| Das et al. | Dynamically reconfigurable multi-transputer systems | |
| Abd-El-Barr et al. | Fault-tolerance and terminal reliability for a class of data manipulator networks | |
| JPH10262098A (ja) | ラインプロテクションシステム | |
| JPH04160949A (ja) | 交換装置 | |
| JP2001507901A (ja) | ネットワークにおける自動保護切換システム | |
| JPS6294036A (ja) | 自動網再構成制御装置 | |
| JPH0731308Y2 (ja) | ２重化装置 | |
| MASUYAMA et al. | Fault tolerant routing for realization of BPC permutations in delta networks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |