JPH05110615A - 周波数検波式π／４シフトＱＰＳＫ信号復調回路 - Google Patents
周波数検波式π／４シフトＱＰＳＫ信号復調回路Info
- Publication number
- JPH05110615A JPH05110615A JP29501791A JP29501791A JPH05110615A JP H05110615 A JPH05110615 A JP H05110615A JP 29501791 A JP29501791 A JP 29501791A JP 29501791 A JP29501791 A JP 29501791A JP H05110615 A JPH05110615 A JP H05110615A
- Authority
- JP
- Japan
- Prior art keywords
- integration
- output
- voltage
- qpsk signal
- shift qpsk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】周波数検波式π/4シフトＱＰＳＫ信号復調回路
において、識別可能な範囲を広げ、ジッタ等の変動に対
する余裕を大きくする。 【構成】３つの積分段から成る積分器と、３つの積分段
に対応して設けた３つのコンパレータにて構成し、３つ
の積分段の出力の原点がコンパレータの比較レベルと同
じになるように設定することを特徴としている。
において、識別可能な範囲を広げ、ジッタ等の変動に対
する余裕を大きくする。 【構成】３つの積分段から成る積分器と、３つの積分段
に対応して設けた３つのコンパレータにて構成し、３つ
の積分段の出力の原点がコンパレータの比較レベルと同
じになるように設定することを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、周波数検波式π/4シフ
トＱＰＳＫ信号復調器の改良に関するものである。
トＱＰＳＫ信号復調器の改良に関するものである。
【０００２】
【従来の技術】π/4シフトＱＰＳＫ信号の復調器とし
て、周波数検波方式を用いた一般的な回路構成を図１に
示す。この図からも判るように、この回路では受信した
π/4シフトＱＰＳＫ信号をバンドパスフィルタ（ＢＰ
Ｆ）１、リミッタ増幅器２を通した後、周波数検波器３
で周波数検波して、検波出力Ｓ１を得る（図２参照）。
そして、この検波出力Ｓ１は積分器４にて積分され、積
分出力Ｓ２となる。
て、周波数検波方式を用いた一般的な回路構成を図１に
示す。この図からも判るように、この回路では受信した
π/4シフトＱＰＳＫ信号をバンドパスフィルタ（ＢＰ
Ｆ）１、リミッタ増幅器２を通した後、周波数検波器３
で周波数検波して、検波出力Ｓ１を得る（図２参照）。
そして、この検波出力Ｓ１は積分器４にて積分され、積
分出力Ｓ２となる。
【０００３】π/4シフトＱＰＳＫ信号は送信シンボル”
１１”、”０１”、”００”及び”１０”に対応して＋
π/4、＋３π/4、−３π/4及び−π/4の４つの位相変化
を与える変調方式であるため、上記検波出力を積分する
ことで上記４つの位相変化が得られる。
１１”、”０１”、”００”及び”１０”に対応して＋
π/4、＋３π/4、−３π/4及び−π/4の４つの位相変化
を与える変調方式であるため、上記検波出力を積分する
ことで上記４つの位相変化が得られる。
【０００４】上記積分器４から出力された積分出力Ｓ２
は次いで識別回路５にて上記送信シンボルに復調され、
更に論理変換器６にて論理変換されて次段へと供給され
る。７は上記積分器４及び識別回路５に所定のクロック
等を供給する作動信号発生器である。
は次いで識別回路５にて上記送信シンボルに復調され、
更に論理変換器６にて論理変換されて次段へと供給され
る。７は上記積分器４及び識別回路５に所定のクロック
等を供給する作動信号発生器である。
【０００５】このような周波数検波式π/4シフトＱＰＳ
Ｋ信号復調器において、本発明の改良すべき部分は上記
積分器と識別回路にある。ここで、これら回路の従来例
を図７を参考にして説明する。この図において、積分器
４は電圧−電流変換器８、コンデンサ９、電子スイッチ
１０及びボルテージフォロワ１１より成り、又識別回路
５は３つのコンパレータ１２乃至１４より成っている。
Ｋ信号復調器において、本発明の改良すべき部分は上記
積分器と識別回路にある。ここで、これら回路の従来例
を図７を参考にして説明する。この図において、積分器
４は電圧−電流変換器８、コンデンサ９、電子スイッチ
１０及びボルテージフォロワ１１より成り、又識別回路
５は３つのコンパレータ１２乃至１４より成っている。
【０００６】周波数検波出力Ｓ１は電圧−電流変換器８
により、斯る出力Ｓ１に比例した電流Ｉ１に変換され
る。電流Ｉ１はコンデンサ９に蓄えられ、その両端の電
圧Ｖ１は電流Ｉ１を積分した波形となる。電流Ｉ１は周
波数検波出力Ｓ１に比例した電流であるから、電圧Ｖ１
は周波数検波出力Ｓ１を積分した波形となる。
により、斯る出力Ｓ１に比例した電流Ｉ１に変換され
る。電流Ｉ１はコンデンサ９に蓄えられ、その両端の電
圧Ｖ１は電流Ｉ１を積分した波形となる。電流Ｉ１は周
波数検波出力Ｓ１に比例した電流であるから、電圧Ｖ１
は周波数検波出力Ｓ１を積分した波形となる。
【０００７】１シンボル周期の間積分した後、次の積分
のためリセットパルスＳ３により電子スイッチ１０を短
絡し、コンデンサ９に蓄えられた電荷を放電する。以上
の動作をシンボル周期毎に繰り返す。これにより得られ
るコンデンサ９の両端電圧Ｖ１の変化をボルテージフォ
ロワ１１を用いて、積分出力Ｓ２を得る（図８参照）。
のためリセットパルスＳ３により電子スイッチ１０を短
絡し、コンデンサ９に蓄えられた電荷を放電する。以上
の動作をシンボル周期毎に繰り返す。これにより得られ
るコンデンサ９の両端電圧Ｖ１の変化をボルテージフォ
ロワ１１を用いて、積分出力Ｓ２を得る（図８参照）。
【０００８】出力Ｓ２は１シンボル毎の位相変化に比例
した波形であり、π/4シフトＱＰＳＫ信号は１シンボル
に対しての４つの位相差を与える変調方式である。従っ
て、積分出力Ｓ２の電圧値をコンパレータ１２、１３及
び１４を用いて３つのレベルＶ２、Ｖ３及びＶ４と比較
し、リセットの直前に識別することで、送信シンボルを
復調することができる。このコンパレータ出力Ｓ４、Ｓ
５、Ｓ６を図９に示した。ここで、各コンパレータの比
較レベルＶ２、Ｖ３、Ｖ４は図８に示したように設定し
た。
した波形であり、π/4シフトＱＰＳＫ信号は１シンボル
に対しての４つの位相差を与える変調方式である。従っ
て、積分出力Ｓ２の電圧値をコンパレータ１２、１３及
び１４を用いて３つのレベルＶ２、Ｖ３及びＶ４と比較
し、リセットの直前に識別することで、送信シンボルを
復調することができる。このコンパレータ出力Ｓ４、Ｓ
５、Ｓ６を図９に示した。ここで、各コンパレータの比
較レベルＶ２、Ｖ３、Ｖ４は図８に示したように設定し
た。
【０００９】
【発明が解決しようとする課題】従来例では、多値識別
であることと１シンボル毎に積分波形をリセットするた
め、図９のＳ４とＳ６のようにコンパレータ出力の識別
できる範囲が狭くなり、ジッタ等の変動に対する余裕が
少なくなるという欠点があった。そこで、本発明では積
分波形の原点とコンパレータの比較レベルを同じにする
ことで、識別可能な範囲を広げることを特徴としてい
る。
であることと１シンボル毎に積分波形をリセットするた
め、図９のＳ４とＳ６のようにコンパレータ出力の識別
できる範囲が狭くなり、ジッタ等の変動に対する余裕が
少なくなるという欠点があった。そこで、本発明では積
分波形の原点とコンパレータの比較レベルを同じにする
ことで、識別可能な範囲を広げることを特徴としてい
る。
【００１０】
【課題を解決するための手段】本発明は上記の従来回路
の欠点に鑑みて発明されたものであり、受信したπ/4シ
フトＱＰＳＫ信号を周波数検波し、この検波出力を積分
器にて積分して＋π/4、＋３π/4、−３π/4及び−π/4
の４つの位相変化を得ると共に、これをコンパレータに
て所定の電圧と比較して上記４つの位相変化に対応した
送信シンボルを復調するものにおいて、上記積分器を夫
々上記検波出力を同時に受ける３つの積分段にて構成
し、各積分段は、電圧−電流変換器、コンデンサ、電子
スイッチ及びボルテージフォロワを備えると共に、３つ
の積分段の内、２つの積分段はコンデンサに夫々定電流
を与える定電流源を備え、かつ上記各積分段の出力側に
は夫々対応してコンパレータを設け、各積分段の出力波
形を所定電圧と比較するようにして成る周波数検波式π
/4シフトＱＰＳＫ信号復調回路を提供するものである。
更に本発明は上記各積分段の出力の原点が上記コンパレ
ータの比較レベルと同じになるように設定することを特
徴とする周波数検波式π/4シフトＱＰＳＫ信号復調回路
を提供するものである。
の欠点に鑑みて発明されたものであり、受信したπ/4シ
フトＱＰＳＫ信号を周波数検波し、この検波出力を積分
器にて積分して＋π/4、＋３π/4、−３π/4及び−π/4
の４つの位相変化を得ると共に、これをコンパレータに
て所定の電圧と比較して上記４つの位相変化に対応した
送信シンボルを復調するものにおいて、上記積分器を夫
々上記検波出力を同時に受ける３つの積分段にて構成
し、各積分段は、電圧−電流変換器、コンデンサ、電子
スイッチ及びボルテージフォロワを備えると共に、３つ
の積分段の内、２つの積分段はコンデンサに夫々定電流
を与える定電流源を備え、かつ上記各積分段の出力側に
は夫々対応してコンパレータを設け、各積分段の出力波
形を所定電圧と比較するようにして成る周波数検波式π
/4シフトＱＰＳＫ信号復調回路を提供するものである。
更に本発明は上記各積分段の出力の原点が上記コンパレ
ータの比較レベルと同じになるように設定することを特
徴とする周波数検波式π/4シフトＱＰＳＫ信号復調回路
を提供するものである。
【００１１】
【作用】本発明は、上述のように構成されるものである
から、３つの積分段の出力を夫々対応するコンパレータ
において、共通の比較レベルと比較することとなり、又
積分出力の波形の原点とコンパレータの比較レベルを同
じにすることで識別可能な範囲を広げることができる。
から、３つの積分段の出力を夫々対応するコンパレータ
において、共通の比較レベルと比較することとなり、又
積分出力の波形の原点とコンパレータの比較レベルを同
じにすることで識別可能な範囲を広げることができる。
【００１２】
【実施例】以下本発明の一実施例を添付図面に従って詳
細に説明する。図３は図１に示した周波数検波式π/4シ
フトＱＰＳＫ信号復調器の積分器と識別回路部分に関す
る本発明回路の一実施例を示すブロック的電気回路図で
あり、図中２１乃至２３は積分器を構成する第１乃至第
３の積分段にして、夫々電圧−電流変換器２１Ａ、２２
Ａ、２３Ａと、積分用のコンデンサ２１Ｂ、２２Ｂ、２
３Ｂと、これらコンデンサに蓄積された電荷を放電させ
る電子スイッチ２１Ｃ、２２Ｃ、２３Ｃと、ボルテージ
フォロワ２１Ｄ、２２Ｄ、２３Ｄとより構成されてい
る。そして、特に第１及び第３の積分段２１と２３には
夫々コンデンサ２１Ｂ、２３Ｂに定電流Ｉ２、Ｉ３を供
給する定電流源２４及び２５を備えている。
細に説明する。図３は図１に示した周波数検波式π/4シ
フトＱＰＳＫ信号復調器の積分器と識別回路部分に関す
る本発明回路の一実施例を示すブロック的電気回路図で
あり、図中２１乃至２３は積分器を構成する第１乃至第
３の積分段にして、夫々電圧−電流変換器２１Ａ、２２
Ａ、２３Ａと、積分用のコンデンサ２１Ｂ、２２Ｂ、２
３Ｂと、これらコンデンサに蓄積された電荷を放電させ
る電子スイッチ２１Ｃ、２２Ｃ、２３Ｃと、ボルテージ
フォロワ２１Ｄ、２２Ｄ、２３Ｄとより構成されてい
る。そして、特に第１及び第３の積分段２１と２３には
夫々コンデンサ２１Ｂ、２３Ｂに定電流Ｉ２、Ｉ３を供
給する定電流源２４及び２５を備えている。
【００１３】２６乃至２８は識別回路を構成するコンパ
レータにして上記各積分段のボルテージフォロワ２１Ｄ
乃至２３Ｄから得られる積分出力を比較レベルＶ８と比
較し、送信シンボルを復調するように構成されている。
レータにして上記各積分段のボルテージフォロワ２１Ｄ
乃至２３Ｄから得られる積分出力を比較レベルＶ８と比
較し、送信シンボルを復調するように構成されている。
【００１４】上述のような構成において、定電流源２４
及び２５から供給される電流Ｉ２、Ｉ３は定電流である
ので、コンデンサ２１Ｂ、２３Ｂの両端の電圧Ｖ５、Ｖ
７は定電流Ｉ１による積分電圧に加えて鋸歯状の電圧が
重畳した波形となる。従って、定電流Ｉ２を負の電流と
すれば積分電圧Ｖ５は図４のような波形となり、又定電
流Ｉ３を正の電流とすれば積分電圧Ｖ７は図５のような
波形となる。
及び２５から供給される電流Ｉ２、Ｉ３は定電流である
ので、コンデンサ２１Ｂ、２３Ｂの両端の電圧Ｖ５、Ｖ
７は定電流Ｉ１による積分電圧に加えて鋸歯状の電圧が
重畳した波形となる。従って、定電流Ｉ２を負の電流と
すれば積分電圧Ｖ５は図４のような波形となり、又定電
流Ｉ３を正の電流とすれば積分電圧Ｖ７は図５のような
波形となる。
【００１５】即ち、定電流Ｉ２、Ｉ３の値を適当な値に
選ぶことで積分電圧の原点をコンパレータの比較レベル
と同じになるように設定することが可能である。
選ぶことで積分電圧の原点をコンパレータの比較レベル
と同じになるように設定することが可能である。
【００１６】これらの積分電圧Ｖ５、Ｖ６及びＶ７をコ
ンパレータ２６、２７及び２８にて比較レベルＶ８と比
較した送信シンボルを示す出力Ｓ７、Ｓ８及びＳ９を図
６に示す。この図より明らかなように、従来回路のコン
パレータ１２、１３及び１４の出力波形（図９）と比べ
て、出力Ｓ７は出力Ｓ４より、又出力Ｓ９は出力Ｓ６よ
りも識別可能な範囲が広がっている。尚、図４、図５で
示されるＶ８は上記各コンパレータ２６乃至２８に共通
して与えられる比較レベルである。
ンパレータ２６、２７及び２８にて比較レベルＶ８と比
較した送信シンボルを示す出力Ｓ７、Ｓ８及びＳ９を図
６に示す。この図より明らかなように、従来回路のコン
パレータ１２、１３及び１４の出力波形（図９）と比べ
て、出力Ｓ７は出力Ｓ４より、又出力Ｓ９は出力Ｓ６よ
りも識別可能な範囲が広がっている。尚、図４、図５で
示されるＶ８は上記各コンパレータ２６乃至２８に共通
して与えられる比較レベルである。
【００１７】
【発明の効果】本発明は上述のように構成されるもので
あるから、識別可能な範囲を広げることができ、ジッタ
等の変動に対する余裕を大きくすることができる。
あるから、識別可能な範囲を広げることができ、ジッタ
等の変動に対する余裕を大きくすることができる。
【図１】 一般的な周波数検波式π/4シフトＱＰＳＫ信
号復調回路のブロック的電気回路図。
号復調回路のブロック的電気回路図。
【図２】 図１の復調回路における周波数検波器の検波
出力を示す波形図。
出力を示す波形図。
【図３】 本発明に係る周波数検波式π/4シフトＱＰＳ
Ｋ信号復調回路における積分器と識別回路を示すブロッ
ク的電気回路図。
Ｋ信号復調回路における積分器と識別回路を示すブロッ
ク的電気回路図。
【図４】 図３における第１の積分段の積分出力Ｖ５の
波形図。
波形図。
【図５】 図３における第３の積分段の積分出力Ｖ７の
波形図。
波形図。
【図６】 図３におけるコンパレータの出力Ｓ７乃至Ｓ
９を示す波形図。
９を示す波形図。
【図７】 従来の周波数検波式π/4シフトＱＰＳＫ信号
復調回路における積分器と識別回路を示すブロック的電
気回路図。
復調回路における積分器と識別回路を示すブロック的電
気回路図。
【図８】 図７における積分出力Ｓ２を示す波形図。
【図９】 図７におけるコンパレータの出力Ｓ４乃至Ｓ
６を示す波形図。
６を示す波形図。
３ 周波数検波器 ４ 積分器 ５ 識別回路 ２１ 第１の積分段 ２２ 第２の積分段 ２３ 第３の積分段 ２４ 定電流源 ２５ 定電流源 ２６乃至２８ コンパレータ
Claims (2)
- 【請求項１】受信したπ/4シフトＱＰＳＫ信号を周波数
検波し、この検波出力を積分器にて積分して＋π/4、＋
３π/4、−３π/4及び−π/4の４つの位相変化を得ると
共に、これをコンパレータにて所定の電圧と比較して上
記４つの位相変化に対応した送信シンボルを復調するも
のにおいて、上記積分器を夫々上記検波出力を同時に受
ける３つの積分段にて構成し、各積分段は、電圧−電流
変換器、コンデンサ、電子スイッチ及びボルテージフォ
ロワを備えると共に、３つの積分段の内、２つの積分段
はコンデンサに夫々定電流を与える定電流源を備え、か
つ上記各積分段の出力側には夫々対応してコンパレータ
を設け、各積分段の出力波形を所定電圧と比較するよう
にして成る周波数検波式π/4シフトＱＰＳＫ信号復調回
路。 - 【請求項２】上記請求項１に記載された各積分段の出力
の原点が上記コンパレータの比較レベルと同じになるよ
うに設定することを特徴とする周波数検波式π/4シフト
ＱＰＳＫ信号復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29501791A JPH05110615A (ja) | 1991-10-14 | 1991-10-14 | 周波数検波式π／４シフトＱＰＳＫ信号復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29501791A JPH05110615A (ja) | 1991-10-14 | 1991-10-14 | 周波数検波式π／４シフトＱＰＳＫ信号復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110615A true JPH05110615A (ja) | 1993-04-30 |
Family
ID=17815259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29501791A Pending JPH05110615A (ja) | 1991-10-14 | 1991-10-14 | 周波数検波式π／４シフトＱＰＳＫ信号復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05110615A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015506113A (ja) * | 2011-08-04 | 2015-02-26 | デジタル コンプレッション テクノロジー リミテッド ライアビリティカンパニー | 帯域幅が限定された通信経路のチャネル容量を向上させる方法および装置 |
-
1991
- 1991-10-14 JP JP29501791A patent/JPH05110615A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015506113A (ja) * | 2011-08-04 | 2015-02-26 | デジタル コンプレッション テクノロジー リミテッド ライアビリティカンパニー | 帯域幅が限定された通信経路のチャネル容量を向上させる方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4415862A (en) | Pulse width modulation amplifier | |
| US4556983A (en) | Method and apparatus for pre-emphasis counteraction of variations in amplitude of received or reproduced serial binary signals | |
| US4306112A (en) | Stereophonic receiver noise eliminating device | |
| JPH05110615A (ja) | 周波数検波式π／４シフトＱＰＳＫ信号復調回路 | |
| KR100287510B1 (ko) | 신호클램핑장치 | |
| JP2001095005A (ja) | クロック発生回路 | |
| US5999577A (en) | Clock reproducing circuit for packet FSK signal receiver | |
| US4250453A (en) | Narrow band level detector for detecting a periodic signal | |
| US4618830A (en) | PSK demodulator using asynchronous local oscillator | |
| US5850161A (en) | Digital FM demodulator using pulse generators | |
| US6163209A (en) | Demodulation of angle modulated carriers using a noncoherent reference | |
| US6480060B2 (en) | FSK signal demodulating integration-discharge circuit | |
| JPS5817734A (ja) | ロランｃ受信機用ノッチフィルタ装置 | |
| JP3178268B2 (ja) | 自動周波数制御装置 | |
| JPH05175917A (ja) | 周波数検波方式のπ／４シフトＱＰＳＫ信号復調回路 | |
| JPH0818991A (ja) | 標本化回路並びに位相基準検出回路及び標本化クロック移動回路 | |
| JP2001292183A (ja) | Ａｓｋ復調回路 | |
| JPH04258064A (ja) | 周波数検波方式のπ／４シフトＱＰＳＫ信号復調器における積分−放電回路 | |
| KR940000929B1 (ko) | 디지틀 주파수 편이 키잉 복조회로 | |
| JP2952916B2 (ja) | Ｆｍ復調回路 | |
| KR960003562B1 (ko) | 레졸버신호의 복조 시스템 | |
| JP3352729B2 (ja) | π／４シフトＱＰＳＫ変調方式の波形整形回路 | |
| JPH1198201A (ja) | Ｆｓｋ復調器のキャリア検出回路 | |
| SU819931A1 (ru) | Импульсно-фазовый дискриминатор | |
| JPH05130159A (ja) | 識別判定回路 |