JPH05110583A - Ａｔｍ通信制御装置 - Google Patents
Ａｔｍ通信制御装置Info
- Publication number
- JPH05110583A JPH05110583A JP26471691A JP26471691A JPH05110583A JP H05110583 A JPH05110583 A JP H05110583A JP 26471691 A JP26471691 A JP 26471691A JP 26471691 A JP26471691 A JP 26471691A JP H05110583 A JPH05110583 A JP H05110583A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- cell
- buffer
- processing
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 バ−チャルパスコネクションの数の増加に関
係なく呼接続でき、装置規模を小さくできるＡＴＭ通信
制御装置を得ることを目的とする。 【構成】 この発明に係わるＡＴＭ通信制御装置は、Ａ
ＴＭ網からの受信セルをセルの形でバッファリングする
セルバッファ２０と、各コネクション毎のアダプテ−シ
ョン処理を共通に、かつシリアルに実行するＡＡＬ処理
部２１と、組立てられたフレ−ムを一時バッファリング
するフレ−ムバッファ２２とを有する呼制御部を備えて
構成したものである。
係なく呼接続でき、装置規模を小さくできるＡＴＭ通信
制御装置を得ることを目的とする。 【構成】 この発明に係わるＡＴＭ通信制御装置は、Ａ
ＴＭ網からの受信セルをセルの形でバッファリングする
セルバッファ２０と、各コネクション毎のアダプテ−シ
ョン処理を共通に、かつシリアルに実行するＡＡＬ処理
部２１と、組立てられたフレ−ムを一時バッファリング
するフレ−ムバッファ２２とを有する呼制御部を備えて
構成したものである。
Description
【０００１】
【産業上の利用分野】この発明はＡＴＭ網に収容される
端末のＡＴＭ通信制御装置に関する。
端末のＡＴＭ通信制御装置に関する。
【０００２】
【従来の技術】図７は、特開平２−１７０７４３公報に
開示されたものと同様のアダプテ−ションレイヤ処理を
行うＡＴＭ通信制御装置の呼制御部のブロック構成図で
ある。図４は従来例及び本発明に共通のＡＴＭ通信制御
装置全体のブロック構成図であり、２は呼制御部、３は
回線制御部、４はデ−タ制御部、５は多重バス、６はユ
ーザネットワーク・インタフェース（以下、ＵＮＩと呼
ぶ）、７は外部インタフェ−スである。
開示されたものと同様のアダプテ−ションレイヤ処理を
行うＡＴＭ通信制御装置の呼制御部のブロック構成図で
ある。図４は従来例及び本発明に共通のＡＴＭ通信制御
装置全体のブロック構成図であり、２は呼制御部、３は
回線制御部、４はデ−タ制御部、５は多重バス、６はユ
ーザネットワーク・インタフェース（以下、ＵＮＩと呼
ぶ）、７は外部インタフェ−スである。
【０００３】図５は従来例及び本発明に共通の一つの端
末が複数の呼接続を行う場合のマルチコネクションの概
念を示したものであり、端末＃Ａが端末＃Ｂ，＃Ｃ，＃
Ｄとマルチコネクションで呼接続される場合を示してい
る。図６は従来例及び本発明に共通のＡＴＭ通信におけ
るセル構成とフレ−ム構成の関係を説明する図である。
セル構成においてＳＴ（セグメントタイプ）はフレ−ム
情報の最初／中間／最後の識別に使用され、ＳＮ（シー
ケンス番号）はセルの順序管理に使用される。また、Ｃ
ＲＣは巡回符号を用いて、上記のＳＴ／ＳＮ／情報領域
の誤り検出を行う符号である。
末が複数の呼接続を行う場合のマルチコネクションの概
念を示したものであり、端末＃Ａが端末＃Ｂ，＃Ｃ，＃
Ｄとマルチコネクションで呼接続される場合を示してい
る。図６は従来例及び本発明に共通のＡＴＭ通信におけ
るセル構成とフレ−ム構成の関係を説明する図である。
セル構成においてＳＴ（セグメントタイプ）はフレ−ム
情報の最初／中間／最後の識別に使用され、ＳＮ（シー
ケンス番号）はセルの順序管理に使用される。また、Ｃ
ＲＣは巡回符号を用いて、上記のＳＴ／ＳＮ／情報領域
の誤り検出を行う符号である。
【０００４】図７は図４の従来のＡＴＭ通信制御装置の
呼制御部の内部構成図である。図において、８は多重バ
ス５からのセルをコネクション識別子により各処理部へ
送出するセル分離部、９ａ〜９ｎはアダプテ−ションレ
イヤ処理を行うＡＡＬ処理部、１０ａ〜１０ｎはＡＡＬ
処理部で処理されたセルをフレ−ムに構成するフレ−ム
バッファ、１１はフレ−ムをパラレル／シリアル変換し
て送出するＰ／Ｓ変換部、１２はＤチヤネル・リンク・
アクセス手順を処理するＬＡＰーＤ処理部、１３はＬＡ
Ｐ−Ｄ処理部１２を制御するＣＰＵである。
呼制御部の内部構成図である。図において、８は多重バ
ス５からのセルをコネクション識別子により各処理部へ
送出するセル分離部、９ａ〜９ｎはアダプテ−ションレ
イヤ処理を行うＡＡＬ処理部、１０ａ〜１０ｎはＡＡＬ
処理部で処理されたセルをフレ−ムに構成するフレ−ム
バッファ、１１はフレ−ムをパラレル／シリアル変換し
て送出するＰ／Ｓ変換部、１２はＤチヤネル・リンク・
アクセス手順を処理するＬＡＰーＤ処理部、１３はＬＡ
Ｐ−Ｄ処理部１２を制御するＣＰＵである。
【０００５】受信の場合の呼制御部動作を図７を参照し
て説明する。多重バス５からの受信セルは、セル分離部
においてセルヘッダのコネクション識別子により各コネ
クションのＡＡＬ処理部（例えば９ａ）に送られる。こ
こでアダプテ−ションレイヤの処理を行い、シ−ケンス
番号のチェック、ＣＲＣ方式による誤りの検出等が行わ
れ、正常に受信されたセルはフレ−ムバッファ１０ａに
送られてフレ−ムに組立てられ、フレ−ムを構成する最
後のセルが到着したら、Ｐ／Ｓ変換部１２を経由してＬ
ＡＰ−Ｄ処理部１２に送出される。
て説明する。多重バス５からの受信セルは、セル分離部
においてセルヘッダのコネクション識別子により各コネ
クションのＡＡＬ処理部（例えば９ａ）に送られる。こ
こでアダプテ−ションレイヤの処理を行い、シ−ケンス
番号のチェック、ＣＲＣ方式による誤りの検出等が行わ
れ、正常に受信されたセルはフレ−ムバッファ１０ａに
送られてフレ−ムに組立てられ、フレ−ムを構成する最
後のセルが到着したら、Ｐ／Ｓ変換部１２を経由してＬ
ＡＰ−Ｄ処理部１２に送出される。
【０００６】
【発明が解決しようとする課題】従来のＡＴＭ通信制御
装置の呼制御部は以上のように構成されているので、複
数対地毎にバ−チャルパスコネクションを張る場合に、
各々に対してバ−チャルパスのセルのアダプテ−ション
処理をするためのハ−ドウェアを持つ必要があり、バ−
チャルパスコネクションの数の増加に伴い装置規模が大
きくなるという課題があった。
装置の呼制御部は以上のように構成されているので、複
数対地毎にバ−チャルパスコネクションを張る場合に、
各々に対してバ−チャルパスのセルのアダプテ−ション
処理をするためのハ−ドウェアを持つ必要があり、バ−
チャルパスコネクションの数の増加に伴い装置規模が大
きくなるという課題があった。
【０００７】この発明は、上記のような課題を解消する
ためになされたもので、バ−チャルパスコネクションの
数の増加に関係なく呼接続でき、装置規模を小さくでき
るＡＴＭ通信制御装置を得ることを目的とする。
ためになされたもので、バ−チャルパスコネクションの
数の増加に関係なく呼接続でき、装置規模を小さくでき
るＡＴＭ通信制御装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明に係わるＡＴＭ通信制御装置は、固定長
セルで伝送するＡＴＭ網に収容される端末において、複
数の呼接続を実現する場合に、網から受信したセルを各
コネクション毎にセルの形で格納するセルバッファと、
フレ−ムの最後のセル到着の検出を行うＥＯＭ検出部
と、上記フレ−ムの最後のセル到着タイミングに基づい
て各コネクション対応毎のフレ−ム組立てのアダプテ−
ションレイヤ処理を共通に行うＡＡＬ処理部と、上記の
アダプテ−ションレイヤ処理されたフレ−ムを蓄えるフ
レ−ムバッファと、上記フレ−ムバッファからＤチヤネ
ル・リンク・アクセス手順を処理するＬＡＰ−Ｄ処理部
へフレ−ムをパラレル／シリアル変換して送出するパラ
レル／シリアル変換部とを備えるようにしたものであ
る。
めに、この発明に係わるＡＴＭ通信制御装置は、固定長
セルで伝送するＡＴＭ網に収容される端末において、複
数の呼接続を実現する場合に、網から受信したセルを各
コネクション毎にセルの形で格納するセルバッファと、
フレ−ムの最後のセル到着の検出を行うＥＯＭ検出部
と、上記フレ−ムの最後のセル到着タイミングに基づい
て各コネクション対応毎のフレ−ム組立てのアダプテ−
ションレイヤ処理を共通に行うＡＡＬ処理部と、上記の
アダプテ−ションレイヤ処理されたフレ−ムを蓄えるフ
レ−ムバッファと、上記フレ−ムバッファからＤチヤネ
ル・リンク・アクセス手順を処理するＬＡＰ−Ｄ処理部
へフレ−ムをパラレル／シリアル変換して送出するパラ
レル／シリアル変換部とを備えるようにしたものであ
る。
【０００９】
【作用】上記のように構成されたこの発明に係わるＡＴ
Ｍ通信制御装置の呼制御部では、セルバッファと、ＡＡ
Ｌ処理部と、フレ−ムバッファとを有して、ＡＴＭ網か
らの受信セルを一旦、セルの形でバッファリングし、フ
レ−ムの最後のセルの到着後に、各コネクション毎のア
ダプテ−ション処理を共通のＡＡＬ処理部で、シリアル
に実行してフレ−ム組立て（アダプテ−ションレイヤ処
理）を行うことにより、複数のバ−チャルパスコネクシ
ョンに対しハードウェアの規模を増大せずに対応でき
る。
Ｍ通信制御装置の呼制御部では、セルバッファと、ＡＡ
Ｌ処理部と、フレ−ムバッファとを有して、ＡＴＭ網か
らの受信セルを一旦、セルの形でバッファリングし、フ
レ−ムの最後のセルの到着後に、各コネクション毎のア
ダプテ−ション処理を共通のＡＡＬ処理部で、シリアル
に実行してフレ−ム組立て（アダプテ−ションレイヤ処
理）を行うことにより、複数のバ−チャルパスコネクシ
ョンに対しハードウェアの規模を増大せずに対応でき
る。
【００１０】
【実施例】以下、この発明の実施例１を図を参照して説
明する。なお、前記従来例と同一，又は相当部分には同
一符号を用いて、その説明は省略する。
明する。なお、前記従来例と同一，又は相当部分には同
一符号を用いて、その説明は省略する。
【００１１】図１は本発明の実施例１を示すＡＴＭ通信
制御装置の呼制御部のブロック構成図である。図におい
て、２０は多重バス５上の呼制御コネクションの受信セ
ルをコネクション識別子により判別取り込み蓄積するセ
ルバッファ、２１はアダプテ−ションレイヤの処理を行
うＡＡＬ処理部、２２はＡＡＬ処理された正常な受信セ
ルを集めて１個のフレ−ムに構成するフレ−ムバッフ
ァ、２３はフレ−ムの最終セルを検出するＥＯＭ（メッ
セジ終了）検出部、２４は上記セルバッファ２０の読み
出し制御と、ＡＡＬ処理部２１の処理タイミングの生成
と、フレ−ムバッファの制御とを行う共通制御部であ
る。
制御装置の呼制御部のブロック構成図である。図におい
て、２０は多重バス５上の呼制御コネクションの受信セ
ルをコネクション識別子により判別取り込み蓄積するセ
ルバッファ、２１はアダプテ−ションレイヤの処理を行
うＡＡＬ処理部、２２はＡＡＬ処理された正常な受信セ
ルを集めて１個のフレ−ムに構成するフレ−ムバッフ
ァ、２３はフレ−ムの最終セルを検出するＥＯＭ（メッ
セジ終了）検出部、２４は上記セルバッファ２０の読み
出し制御と、ＡＡＬ処理部２１の処理タイミングの生成
と、フレ−ムバッファの制御とを行う共通制御部であ
る。
【００１２】図２は図１のセルバッファ２０上における
受信セルの配置（格納位置）図である。バッファは各コ
ネクション毎に対応するメモリ領域を設けられ、例え
ば、コネクションＢのセルが受信された場合、コネクシ
ョン識別子により振り分けられコネクションＢのメモリ
上にシ−ケン番号順に格納される。
受信セルの配置（格納位置）図である。バッファは各コ
ネクション毎に対応するメモリ領域を設けられ、例え
ば、コネクションＢのセルが受信された場合、コネクシ
ョン識別子により振り分けられコネクションＢのメモリ
上にシ−ケン番号順に格納される。
【００１３】図３は図１のＡＡＬ処理部の内部構成図で
ある。図中、２６は巡回符号を用いた誤り検出を行うＣ
ＲＣ検出部、２７はシ−ケンス番号のチェック部、２８
はフレ−ムバッファＩＦ（インタフェース）部である。
ある。図中、２６は巡回符号を用いた誤り検出を行うＣ
ＲＣ検出部、２７はシ−ケンス番号のチェック部、２８
はフレ−ムバッファＩＦ（インタフェース）部である。
【００１４】次に動作について説明する。図１におい
て、多重バス５からの受信セルは、セルヘッダのコネク
ション識別子によりセルバッファ２０に各コネクション
対応のメモリ領域にシ−ケンス番号順に書き込まれる。
次にフレ−ム構成の最終セルが到着したことをＥＯＭ検
出部２３において検出すると、共通制御部２４に通知す
る。そして、共通制御部２４はセルバッファ２０から特
定のコネクションに関するセルのみを取り出してＡＡＬ
処理部２１に送り、ここでアダプテ−ションレイヤの処
理を行い、シ−ケンス番号のチェック、ＣＲＣ方式によ
る誤りの検出を実行させ、正常に受信されたセルはフレ
−ムバッファ２２に順に送り、フレ−ムの形に構成し、
Ｐ／Ｓ変換部１１を経由してＬＡＰ−Ｄ処理部１２に送
出する。
て、多重バス５からの受信セルは、セルヘッダのコネク
ション識別子によりセルバッファ２０に各コネクション
対応のメモリ領域にシ−ケンス番号順に書き込まれる。
次にフレ−ム構成の最終セルが到着したことをＥＯＭ検
出部２３において検出すると、共通制御部２４に通知す
る。そして、共通制御部２４はセルバッファ２０から特
定のコネクションに関するセルのみを取り出してＡＡＬ
処理部２１に送り、ここでアダプテ−ションレイヤの処
理を行い、シ−ケンス番号のチェック、ＣＲＣ方式によ
る誤りの検出を実行させ、正常に受信されたセルはフレ
−ムバッファ２２に順に送り、フレ−ムの形に構成し、
Ｐ／Ｓ変換部１１を経由してＬＡＰ−Ｄ処理部１２に送
出する。
【００１５】
【発明の効果】この発明は、以上のように構成されてい
るので、以下のような効果を奏する。
るので、以下のような効果を奏する。
【００１６】セルバッファと、ＡＡＬ処理部と、フレ−
ムバッファを備え、ＡＴＭ網からの受信セルをフレ−ム
が構成されるまで、セルの形でバッファリングして、共
通のＡＡＬ処理部でフレ−ム処理することにより、バ−
チャルパスコネクションの数に関係なく呼接続でき、装
置規模を小さくできるＡＴＭ通信制御装置を得ることが
できる。
ムバッファを備え、ＡＴＭ網からの受信セルをフレ−ム
が構成されるまで、セルの形でバッファリングして、共
通のＡＡＬ処理部でフレ−ム処理することにより、バ−
チャルパスコネクションの数に関係なく呼接続でき、装
置規模を小さくできるＡＴＭ通信制御装置を得ることが
できる。
【図１】本発明の実施例１を示すＡＴＭ通信制御装置の
呼制御部の内部構成図である。
呼制御部の内部構成図である。
【図２】図１のセルバッファ上のセル配置図である。
【図３】図１のＡＡＬ処理部の内部構成図である。
【図４】従来例及び本発明に共通のＡＴＭ通信制御装置
全体のブロック構成図である。
全体のブロック構成図である。
【図５】従来例及び本発明に共通のマルチコネクション
の概念を説明する図である。
の概念を説明する図である。
【図６】従来例及び本発明に共通のＡＴＭ通信における
セル構成とフレ−ム構成の関係を説明する図である。
セル構成とフレ−ム構成の関係を説明する図である。
【図７】図４の従来のＡＴＭ通信制御装置の呼制御部の
内部構成図である。
内部構成図である。
１ ＡＴＭ通信制御装置 ２ 呼制御部 ３ 回線制御部 ４ デ−タ制御部 ５ 多重バス ６ ＵＮＩ（ユーザネットワーク・インタフェース） ７ 外部インタフェ−ス １１ Ｐ／Ｓ（パラレル／シリアル）変換部 １２ ＬＡＰーＤ（Ｄチヤネル・リンク・アクセス手
順）処理部 １３ ＣＰＵ ２０ セルバッファ ２１ ＡＡＬ処理部 ２２ フレ−ムバッファ ２３ ＥＯＭ（メッセジ終了）検出部 ２４ 共通制御部 ２６ ＣＲＣ検出部 ２７ ＳＮ（シ−ケンス番号）チェック部 ２８ フレ−ムバッファＩＦ部
順）処理部 １３ ＣＰＵ ２０ セルバッファ ２１ ＡＡＬ処理部 ２２ フレ−ムバッファ ２３ ＥＯＭ（メッセジ終了）検出部 ２４ 共通制御部 ２６ ＣＲＣ検出部 ２７ ＳＮ（シ−ケンス番号）チェック部 ２８ フレ−ムバッファＩＦ部
Claims (1)
- 【請求項１】 固定長セルで伝送するＡＴＭ網に収容さ
れる端末において、複数の呼接続を実現する場合に、網
から受信したセルを各コネクション毎にセルの形で格納
するセルバッファと、フレ−ムの最後のセル到着の検出
を行うＥＯＭ検出部と、上記フレ−ムの最後のセル到着
タイミングに基づいて各コネクション対応毎のフレ−ム
組立てのアダプテ−ションレイヤ処理を共通に行うＡＡ
Ｌ処理部と、上記のアダプテ−ションレイヤ処理された
フレ−ムを蓄えるフレ−ムバッファと、上記フレ−ムバ
ッファからＤチヤネル・リンク・アクセス手順を処理す
るＬＡＰ−Ｄ処理部へフレ−ムをパラレル／シリアル変
換して送出するパラレル／シリアル変換部とを備えたこ
とを特徴とするＡＴＭ通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26471691A JPH05110583A (ja) | 1991-10-14 | 1991-10-14 | Ａｔｍ通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26471691A JPH05110583A (ja) | 1991-10-14 | 1991-10-14 | Ａｔｍ通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110583A true JPH05110583A (ja) | 1993-04-30 |
Family
ID=17407194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26471691A Pending JPH05110583A (ja) | 1991-10-14 | 1991-10-14 | Ａｔｍ通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05110583A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7099335B2 (en) | 2001-02-22 | 2006-08-29 | Oki Electric Industry Co., Ltd. | Communication control apparatus |
-
1991
- 1991-10-14 JP JP26471691A patent/JPH05110583A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7099335B2 (en) | 2001-02-22 | 2006-08-29 | Oki Electric Industry Co., Ltd. | Communication control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0516042B1 (en) | ATM cell error processing system | |
| EP0482773B1 (en) | Communication control system using an asynchronous transfer mode network | |
| JP2005253077A (ja) | Ａｔｍデータをリアルタイムで再組立するシステム、方法、およびプログラム | |
| JPH11145963A (ja) | 基地局上位装置 | |
| US6490264B1 (en) | Data transmission method and system | |
| US5153920A (en) | Method and circuit arrangement for the acceptance and forwarding of message cells transmitted according to an asynchronous transfer mode by an asynchronous transfer mode switching equipment | |
| EP0687121B1 (en) | Device and method for indicating timeouts | |
| US5581549A (en) | Processor resetting method and apparatus | |
| US5974458A (en) | Data transfer accounting device and method for performing an accounting process including an accounting information collecting process | |
| US5946312A (en) | ATM cell transfer system in which use efficiency of transmission line is improved | |
| JPH05110583A (ja) | Ａｔｍ通信制御装置 | |
| JP3204081B2 (ja) | 交換機におけるａｔｍセル中継方式 | |
| JP2824483B2 (ja) | Ａｔｍ交換機におけるスイッチ診断方式 | |
| US6198746B1 (en) | Data transmission system in which cell retransmission can be avoided | |
| JP2580744B2 (ja) | フレーム・リレー形データ交換機 | |
| JP2838674B2 (ja) | Ｆｃ／ａｔｍ網変換装置における確認フレーム転送方式 | |
| JPH1065713A (ja) | Ａｔｍシステム用セル検出方法 | |
| JP2830866B2 (ja) | ネットワークエミュレーション装置 | |
| JP3014619B2 (ja) | 非同期転送モード通信システムおよびそのセル分解装置ならびに非同期転送モード通信方式 | |
| JPH08116326A (ja) | 非同期転送モード通信方式におけるセル組立装置 | |
| KR0185866B1 (ko) | 에이에이엘 타입 1에서의 구조적 데이터 전달을 위한 포인터 발생장치 및 그 발생방법 | |
| Thilakam et al. | Proposed high speed packet switch for broadband integrated networks | |
| JP3582464B2 (ja) | 基地局制御装置及びセル処理方法 | |
| JP2785006B2 (ja) | Ｆｃ／ａｔｍ網相互変換装置における多重／分離方式 | |
| JP3663205B2 (ja) | コネクションレスデータサービスにおける加入者情報の処理方式 |