JPH05110009A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPH05110009A JPH05110009A JP3271387A JP27138791A JPH05110009A JP H05110009 A JPH05110009 A JP H05110009A JP 3271387 A JP3271387 A JP 3271387A JP 27138791 A JP27138791 A JP 27138791A JP H05110009 A JPH05110009 A JP H05110009A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- film
- thin film
- capacitor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、強誘電体薄膜キャパシタの電
極にアルミニウム電極を用いて形成する際に、アルミニ
ウムが強誘電体薄膜中への拡散することを阻止し、強誘
電特性の劣化を防止したメモリ装置を提供する。 【構成】本発明のメモリ装置は、ＰＺＴ等からなる強誘
電体膜（強誘電体キャパシタ）８の一方面側にアルミニ
ウム上部電極９が形成され、他方面側に絶縁体膜若しく
は窒化膜等からなる緩衝膜７を介在させてアルミニウム
下部電極６が形成される構造を有し、メモリ装置形成時
の強誘電体薄膜中への電極の金属拡散を阻止し、強誘電
特性に影響を与えない構造を有する。
極にアルミニウム電極を用いて形成する際に、アルミニ
ウムが強誘電体薄膜中への拡散することを阻止し、強誘
電特性の劣化を防止したメモリ装置を提供する。 【構成】本発明のメモリ装置は、ＰＺＴ等からなる強誘
電体膜（強誘電体キャパシタ）８の一方面側にアルミニ
ウム上部電極９が形成され、他方面側に絶縁体膜若しく
は窒化膜等からなる緩衝膜７を介在させてアルミニウム
下部電極６が形成される構造を有し、メモリ装置形成時
の強誘電体薄膜中への電極の金属拡散を阻止し、強誘電
特性に影響を与えない構造を有する。
Description
【０００１】
【産業上の利用分野】この発明はメモリ装置に関し、特
に強誘電体薄膜キャパシタ中の強誘電体分極の有無を検
出してメモリ情報を読み出すことが可能なメモリ装置に
関するものである。
に強誘電体薄膜キャパシタ中の強誘電体分極の有無を検
出してメモリ情報を読み出すことが可能なメモリ装置に
関するものである。
【０００２】
【従来の技術】一般に、自発分極を有し、外部からの電
界の印加により、その自発分極を反転する特性を有する
強誘電体薄膜を利用して、メモリ素子としてデータを記
憶することができることが知られている。
界の印加により、その自発分極を反転する特性を有する
強誘電体薄膜を利用して、メモリ素子としてデータを記
憶することができることが知られている。
【０００３】この強誘電体膜の比誘電率は、ＳｉＯ2 等
の酸化膜（誘電体）に比べて格段に大きく、ＤＲＡＭの
シャドウキャパシタを強誘電体で形成すると、従来のＤ
ＲＡＭよりメモリセルの面積を小さくすることができ、
従来のＤＲＡＭに比べて、より高密度のメモリデバイス
の実現が期待されている。
の酸化膜（誘電体）に比べて格段に大きく、ＤＲＡＭの
シャドウキャパシタを強誘電体で形成すると、従来のＤ
ＲＡＭよりメモリセルの面積を小さくすることができ、
従来のＤＲＡＭに比べて、より高密度のメモリデバイス
の実現が期待されている。
【０００４】また、前記強誘電体中に発生する強誘電分
極は、電圧の印加を止めても消滅せず、これを情報とし
て利用すれば不揮発性メモリとなる。更に、前記強誘電
体を用いたメモリセルのデータ書き込み速度は、他の不
揮発性メモリのデータ書き込み速度に比べて十分に速
い。そのため、従来のコンピュータシステムにおいて、
クリティカルなデータベース情報や、電源を切っている
間に消失されてはならない情報を蓄えていた磁気ディス
ク等の周辺メモリを、この強誘電体メモリに置き換えれ
ば、前記周辺メモリに格納されていた情報がコンピュー
タ内部の主メモリの情報と等価な速度でアクセスでき、
更に従来の周辺メモリよりも信頼性が高くなる。これら
も伴って、強誘電体メモリの有用性が期待されている。
極は、電圧の印加を止めても消滅せず、これを情報とし
て利用すれば不揮発性メモリとなる。更に、前記強誘電
体を用いたメモリセルのデータ書き込み速度は、他の不
揮発性メモリのデータ書き込み速度に比べて十分に速
い。そのため、従来のコンピュータシステムにおいて、
クリティカルなデータベース情報や、電源を切っている
間に消失されてはならない情報を蓄えていた磁気ディス
ク等の周辺メモリを、この強誘電体メモリに置き換えれ
ば、前記周辺メモリに格納されていた情報がコンピュー
タ内部の主メモリの情報と等価な速度でアクセスでき、
更に従来の周辺メモリよりも信頼性が高くなる。これら
も伴って、強誘電体メモリの有用性が期待されている。
【０００５】このような強誘電体メモリとしては、例え
ば、特開昭６２−１８５３７６号公報には、強誘電体薄
膜を用いたメモリデバイスにおいて、強誘電体薄膜の両
側を金属電極で挟んだ強誘電体薄膜キャパシタを、従来
のＤＲＡＭのシャドウキャパシタに置き換えた構造が提
案されている。この構造として、図３に示すように、ビ
ットライン１とワードライン２がアドレスされると、制
御トランジスタ３がオン状態になり強誘電体キャパシタ
４に強誘電分極電荷が蓄積される構成の強誘電体メモリ
である。
ば、特開昭６２−１８５３７６号公報には、強誘電体薄
膜を用いたメモリデバイスにおいて、強誘電体薄膜の両
側を金属電極で挟んだ強誘電体薄膜キャパシタを、従来
のＤＲＡＭのシャドウキャパシタに置き換えた構造が提
案されている。この構造として、図３に示すように、ビ
ットライン１とワードライン２がアドレスされると、制
御トランジスタ３がオン状態になり強誘電体キャパシタ
４に強誘電分極電荷が蓄積される構成の強誘電体メモリ
である。
【０００６】
【発明が解決しようとする課題】しかし前述した強誘電
体薄膜キャパシタを形成する場合に、この強誘電体薄膜
は、スパッタリング法，ＣＶＤ法，あるいはゾル・ゲル
法等を用いて形成されることが一般的であるが、いずれ
の手法も形成工程の中に、プラズマに晒される工程やア
ニール処理等の高温処理工程が組み込まれている。
体薄膜キャパシタを形成する場合に、この強誘電体薄膜
は、スパッタリング法，ＣＶＤ法，あるいはゾル・ゲル
法等を用いて形成されることが一般的であるが、いずれ
の手法も形成工程の中に、プラズマに晒される工程やア
ニール処理等の高温処理工程が組み込まれている。
【０００７】この高温熱処理を行った際に、強誘電体薄
膜に接して形成された金属電極に、アルミニウム等の低
融点金属を用いると、前記強誘電体薄膜中にその金属原
子が熱により入り込み、拡散して、強誘電特性すなわち
メモリ等性を劣化させてしまうという問題が生じた。
膜に接して形成された金属電極に、アルミニウム等の低
融点金属を用いると、前記強誘電体薄膜中にその金属原
子が熱により入り込み、拡散して、強誘電特性すなわち
メモリ等性を劣化させてしまうという問題が生じた。
【０００８】また、熱拡散を防止するために、金属電極
は、金，白金等の比較的高融点の金属が用いられてお
り、強誘電体と反応性しずらい反面、前記金属電極と強
誘電体薄膜の密着性はあまり良くなく、熱膨張率等の違
いから形成中に熱の高低差を与えると、はがれが生じる
場合がある。
は、金，白金等の比較的高融点の金属が用いられてお
り、強誘電体と反応性しずらい反面、前記金属電極と強
誘電体薄膜の密着性はあまり良くなく、熱膨張率等の違
いから形成中に熱の高低差を与えると、はがれが生じる
場合がある。
【０００９】さらに、金，白金等の電極は反応性エッチ
ング等はできず、形成処理技術がむづかしく、またトラ
ンジスタ等のシリコン素子等と同一基板上で接続させる
際に、これらの金属電極とシリコン素子が良好なオーミ
ック接合を形成しないという欠点がある。
ング等はできず、形成処理技術がむづかしく、またトラ
ンジスタ等のシリコン素子等と同一基板上で接続させる
際に、これらの金属電極とシリコン素子が良好なオーミ
ック接合を形成しないという欠点がある。
【００１０】そこで、本発明の目的は、強誘電体薄膜キ
ャパシタの電極にアルミニウム電極を用いて形成する際
に、アルミニウムが強誘電体薄膜中への拡散することを
阻止し、強誘電特性の劣化を防止したメモリ装置を提供
する。
ャパシタの電極にアルミニウム電極を用いて形成する際
に、アルミニウムが強誘電体薄膜中への拡散することを
阻止し、強誘電特性の劣化を防止したメモリ装置を提供
する。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するために、情報を分極状態として格納する強誘電体薄
膜と、前記強誘電体膜の一方面側に形成された第１電極
と、前記強誘電体膜の他方面側に形成された強誘電性を
有さない誘電体材料からなる緩衝膜と、強誘電体膜が接
合する前記緩衝膜の反対面に形成される第２電極とで構
成される強誘電体薄膜キャパシタと、前記強誘電体薄膜
キャパシタに誘電体膜の両面を電極で挟んだロードキャ
パシタ及びトランジスタのいずれか一方を直列に接続し
て構成するメモリ装置が提供される。
するために、情報を分極状態として格納する強誘電体薄
膜と、前記強誘電体膜の一方面側に形成された第１電極
と、前記強誘電体膜の他方面側に形成された強誘電性を
有さない誘電体材料からなる緩衝膜と、強誘電体膜が接
合する前記緩衝膜の反対面に形成される第２電極とで構
成される強誘電体薄膜キャパシタと、前記強誘電体薄膜
キャパシタに誘電体膜の両面を電極で挟んだロードキャ
パシタ及びトランジスタのいずれか一方を直列に接続し
て構成するメモリ装置が提供される。
【００１２】
【作用】以上のような構成のメモリ装置によれば、ＰＺ
Ｔ等からなる強誘電体膜（強誘電体キャパシタ）の一方
面側に上部金属電極が形成され、他方面側に絶縁体膜若
しくは窒化膜等からなる緩衝膜を介在させて、下部金属
電極が形成される構造を成し、メモリ装置形成時の強誘
電体薄膜中への電極の金属拡散を阻止し、強誘電特性に
影響を与えない。
Ｔ等からなる強誘電体膜（強誘電体キャパシタ）の一方
面側に上部金属電極が形成され、他方面側に絶縁体膜若
しくは窒化膜等からなる緩衝膜を介在させて、下部金属
電極が形成される構造を成し、メモリ装置形成時の強誘
電体薄膜中への電極の金属拡散を阻止し、強誘電特性に
影響を与えない。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１４】１図には、本発明の第１実施例として強誘
電体薄膜キャパシタを用いたメモリセルの構成を示す。
まず、半導体基板５上にスパッタリング法等を用いて、
例えば、膜厚３０００オングストロームのアルミニウム
下部電極６を形成し、さらにＣＶＤ法等により、Ｓｉ3
Ｎ4 を膜厚２０００オングストロームに堆積した緩衝膜
７を形成する。同様にして前記緩衝膜７上にＰＺＴから
なる膜厚３０００オングストロームの強誘電体膜（強誘
電体キャパシタ）８を形成し、さらに膜厚３０００オン
グストロームのアルミニウム上部電極９を形成する。そ
して前記アルミニウム下部電極６及び、前記アルミニウ
ム上部電極９には、それぞれ書き込み用の端子１０，１
１が、設けられている。
電体薄膜キャパシタを用いたメモリセルの構成を示す。
まず、半導体基板５上にスパッタリング法等を用いて、
例えば、膜厚３０００オングストロームのアルミニウム
下部電極６を形成し、さらにＣＶＤ法等により、Ｓｉ3
Ｎ4 を膜厚２０００オングストロームに堆積した緩衝膜
７を形成する。同様にして前記緩衝膜７上にＰＺＴから
なる膜厚３０００オングストロームの強誘電体膜（強誘
電体キャパシタ）８を形成し、さらに膜厚３０００オン
グストロームのアルミニウム上部電極９を形成する。そ
して前記アルミニウム下部電極６及び、前記アルミニウ
ム上部電極９には、それぞれ書き込み用の端子１０，１
１が、設けられている。
【００１５】本願発明が、従来の強誘電体薄膜キャパシ
タと本質的に異なる点は、下部アルミニウム電極６と強
誘電体膜８との間に緩衝膜７が設けられている点であ
る。この緩衝膜５は、強誘電体膜８と反応性しずらい物
質との絶縁性を有する化合物から成っている。
タと本質的に異なる点は、下部アルミニウム電極６と強
誘電体膜８との間に緩衝膜７が設けられている点であ
る。この緩衝膜５は、強誘電体膜８と反応性しずらい物
質との絶縁性を有する化合物から成っている。
【００１６】このような化合物として、特にＳｉＯ2 ，
Ａｌ2 Ｏ3 ，Ｙ2 Ｏ3 ，Ｔａ2 Ｏ5等の酸化物及びセラ
ミックス、また、Ｓｉ3 Ｎ4 等の窒化物が望ましい。こ
れらの緩衝膜がアルミニウム電極と強誘電体膜の間に設
けられていると、熱処理工程におけるアルミニウム原子
の拡散をこの緩衝膜の中でのみにとどめることができ
る。そのためアルミニウム原子が強誘電体膜中に拡散過
程によって入り込むことにより生じる強誘電特性の劣化
を防止することができる。
Ａｌ2 Ｏ3 ，Ｙ2 Ｏ3 ，Ｔａ2 Ｏ5等の酸化物及びセラ
ミックス、また、Ｓｉ3 Ｎ4 等の窒化物が望ましい。こ
れらの緩衝膜がアルミニウム電極と強誘電体膜の間に設
けられていると、熱処理工程におけるアルミニウム原子
の拡散をこの緩衝膜の中でのみにとどめることができ
る。そのためアルミニウム原子が強誘電体膜中に拡散過
程によって入り込むことにより生じる強誘電特性の劣化
を防止することができる。
【００１７】また、前述した絶縁性化合物材料で緩衝膜
を形成した場合、アルミニウム電極と緩衝膜の間及び緩
衝膜と強誘電体膜の間の密着性は極めて良好で、製造中
に剥がれる等の問題点も解消される。
を形成した場合、アルミニウム電極と緩衝膜の間及び緩
衝膜と強誘電体膜の間の密着性は極めて良好で、製造中
に剥がれる等の問題点も解消される。
【００１８】また図１において説明の簡略化のために、
前記緩衝膜７は下部アルミニウム電極６と強誘電体膜８
との間に設けられるように示されているが、これとは別
に前記アルミニウム上部電極９と強誘電体膜８との間に
設けられる場合と、または両方の位置にも設けられる場
合とがある。さらに、前記電極材料は、アルミニウムに
限られるわけではなく、強誘電体膜中に拡散することに
よってその強誘電特性に悪影響を及ぼす電極材料すべて
の場合について本発明は効果を及ぼす。
前記緩衝膜７は下部アルミニウム電極６と強誘電体膜８
との間に設けられるように示されているが、これとは別
に前記アルミニウム上部電極９と強誘電体膜８との間に
設けられる場合と、または両方の位置にも設けられる場
合とがある。さらに、前記電極材料は、アルミニウムに
限られるわけではなく、強誘電体膜中に拡散することに
よってその強誘電特性に悪影響を及ぼす電極材料すべて
の場合について本発明は効果を及ぼす。
【００１９】次に第２実施例として、前述した第１実施
例に示したメモリセルを１セルとする、強誘電体キャパ
シタ４以外は基本的に図３と同様の等価回路のメモリ装
置を構成した。すなわち、図３に示すように、ビットラ
イン１とワードライン２がアドレスされると制御トラン
ジスタ３が、オン状態になり強誘電体キャパシタ８に強
誘電分極電荷が蓄積される構成の強誘電体メモリであ
る。
例に示したメモリセルを１セルとする、強誘電体キャパ
シタ４以外は基本的に図３と同様の等価回路のメモリ装
置を構成した。すなわち、図３に示すように、ビットラ
イン１とワードライン２がアドレスされると制御トラン
ジスタ３が、オン状態になり強誘電体キャパシタ８に強
誘電分極電荷が蓄積される構成の強誘電体メモリであ
る。
【００２０】この等価回路で、ビットライン１とワード
ライン２がアドレスされると制御トランジスタ３がオン
状態になり、強誘電体薄膜キャパシタ８に強誘電分極電
荷がメモリ情報として蓄積される。
ライン２がアドレスされると制御トランジスタ３がオン
状態になり、強誘電体薄膜キャパシタ８に強誘電分極電
荷がメモリ情報として蓄積される。
【００２１】一方、メモリ情報を読み出すためには、強
誘電体薄膜キャパシタ８にメモリ情報書き込みの際と
は、逆極性の電圧を印加し、強誘電分極の方向が反転す
る際に流れる電流を検出することにより行なわれる。
誘電体薄膜キャパシタ８にメモリ情報書き込みの際と
は、逆極性の電圧を印加し、強誘電分極の方向が反転す
る際に流れる電流を検出することにより行なわれる。
【００２２】ここで、前記強誘電体薄膜キャパシタ８の
強誘電分極は、低電界で急峻立ち上がる良好な特性を示
し、なおかつその特性が長期間にわたって変化しなかっ
た。また、この強誘電体薄膜キャパシタ８は形成中に膜
がはがれるといったトラブルは一切無く、従来しばしば
問題となった電極−強誘電体間の密着性の悪さも大幅に
改善されている。
強誘電分極は、低電界で急峻立ち上がる良好な特性を示
し、なおかつその特性が長期間にわたって変化しなかっ
た。また、この強誘電体薄膜キャパシタ８は形成中に膜
がはがれるといったトラブルは一切無く、従来しばしば
問題となった電極−強誘電体間の密着性の悪さも大幅に
改善されている。
【００２３】さらに、本実施例の様に強誘電体薄膜キャ
パシタを同一のシリコン基板上に形成される制御トラン
ジスタ等のシリコン素子と共に作り込む際、金属電極が
すべてアルミニウムで作製することができるのでプロセ
スが簡略化され、大幅なコスト低下、あるいは分留りの
向上が期待される。
パシタを同一のシリコン基板上に形成される制御トラン
ジスタ等のシリコン素子と共に作り込む際、金属電極が
すべてアルミニウムで作製することができるのでプロセ
スが簡略化され、大幅なコスト低下、あるいは分留りの
向上が期待される。
【００２４】次に第３実施例においては、図２に示した
等価回路構成のメモリ装置を構成した。すなわち、第１
実施例のものと同様の緩衝層を有する強誘電体薄膜キャ
パシタ１２の一端とロードキャパシタ１３の一端が直列
接続され、前記ロードキャパシタ１３の両端子には、互
いに逆方向に接続されたダイオード１４，１５が接続さ
れる。また、前記強誘電体薄膜キャパシタ１２の他端に
は、書き込み端子１６が設けられ、前記ロードキャパシ
タ１３の他端は接地されている。ここで、前記ロードキ
ャパシタ１３は強誘電性ではない、通常の誘電体から成
るキャパシタである。このような等価回路におけるメモ
リ情報の書き込み、読み出し動作を説明する。
等価回路構成のメモリ装置を構成した。すなわち、第１
実施例のものと同様の緩衝層を有する強誘電体薄膜キャ
パシタ１２の一端とロードキャパシタ１３の一端が直列
接続され、前記ロードキャパシタ１３の両端子には、互
いに逆方向に接続されたダイオード１４，１５が接続さ
れる。また、前記強誘電体薄膜キャパシタ１２の他端に
は、書き込み端子１６が設けられ、前記ロードキャパシ
タ１３の他端は接地されている。ここで、前記ロードキ
ャパシタ１３は強誘電性ではない、通常の誘電体から成
るキャパシタである。このような等価回路におけるメモ
リ情報の書き込み、読み出し動作を説明する。
【００２５】すなわち、書き込み端子１６から所定ピー
ク値（例えば、６．６Ｖ）の三角波を入力すると、前記
強誘電体薄膜キャパシタ１２の蓄積される電圧が所定電
圧（例えば、６Ｖ）に達すると、前記ダイオード１４の
ために、前記ロードキャパシタ１３の電圧は０．６Ｖで
一定値になる。その後、強誘電体薄膜キャパシタ蓄積電
圧が減少すると、ロードキャパシタ電圧も減少して負電
圧に転じ、前記ダイオード１５のために、前記ロードキ
ャパシタ１３の電圧は−０．６Ｖで一定値になる。そし
て、強誘電体薄膜キャパシタ蓄積電圧が−６Ｖまで減少
すると、前記ロードキャパシタ電圧が増加し、０．６Ｖ
で一定値になる。
ク値（例えば、６．６Ｖ）の三角波を入力すると、前記
強誘電体薄膜キャパシタ１２の蓄積される電圧が所定電
圧（例えば、６Ｖ）に達すると、前記ダイオード１４の
ために、前記ロードキャパシタ１３の電圧は０．６Ｖで
一定値になる。その後、強誘電体薄膜キャパシタ蓄積電
圧が減少すると、ロードキャパシタ電圧も減少して負電
圧に転じ、前記ダイオード１５のために、前記ロードキ
ャパシタ１３の電圧は−０．６Ｖで一定値になる。そし
て、強誘電体薄膜キャパシタ蓄積電圧が−６Ｖまで減少
すると、前記ロードキャパシタ電圧が増加し、０．６Ｖ
で一定値になる。
【００２６】よって、書き込み電圧の変化若しくは、他
の回路が接続されたために生じる放電があったとして
も、強誘電体薄膜キャパシタ蓄積電圧は零にはならず、
分極状態は変化しない。
の回路が接続されたために生じる放電があったとして
も、強誘電体薄膜キャパシタ蓄積電圧は零にはならず、
分極状態は変化しない。
【００２７】従って、前記強誘電体薄膜キャパシタ１２
の中の強誘電分極によって生じた電圧を検出することが
でき、非破壊読み出しが可能な不揮発性メモリ装置を提
供することができる。
の中の強誘電分極によって生じた電圧を検出することが
でき、非破壊読み出しが可能な不揮発性メモリ装置を提
供することができる。
【００２８】本実施例においても、前記強誘電体薄膜キ
ャパシタ１２、ロードキャパシタ１３及びダイオード１
４，１５のそれぞれの回路素子の電極をすべてアルミニ
ウムで形成することができたるため、製造工程が極めて
簡略化された。また強誘電特性の劣化、あるいは経時変
化も見られなかった。さらには、製造中に強誘電体薄膜
と電極との剥がれも生じなかった。
ャパシタ１２、ロードキャパシタ１３及びダイオード１
４，１５のそれぞれの回路素子の電極をすべてアルミニ
ウムで形成することができたるため、製造工程が極めて
簡略化された。また強誘電特性の劣化、あるいは経時変
化も見られなかった。さらには、製造中に強誘電体薄膜
と電極との剥がれも生じなかった。
【００２９】また本発明は、前述した実施例では電極の
一例として、アルミニウムを用いたが、これに限定され
るものではなく、他にも、金属を微小でも含んでいる材
料やポリシリコン等のように熱によりシリコンを析出し
たり、界面を変化させる材料からなる電極であれば、十
分な効果が得られることは勿論であり、他に発明の要旨
を逸脱しない範囲で種々の変形や応用が可能である。
一例として、アルミニウムを用いたが、これに限定され
るものではなく、他にも、金属を微小でも含んでいる材
料やポリシリコン等のように熱によりシリコンを析出し
たり、界面を変化させる材料からなる電極であれば、十
分な効果が得られることは勿論であり、他に発明の要旨
を逸脱しない範囲で種々の変形や応用が可能である。
【００３０】
【発明の効果】以上詳述したように本発明によれば、強
誘電体薄膜キャパシタの電極に金属を含む電極を用いて
形成する際に、その金属が強誘電体薄膜中への拡散する
ことを阻止して、強誘電特性の劣化を防止したメモリ装
置を提供することができる。
誘電体薄膜キャパシタの電極に金属を含む電極を用いて
形成する際に、その金属が強誘電体薄膜中への拡散する
ことを阻止して、強誘電特性の劣化を防止したメモリ装
置を提供することができる。
【図１】１図は、本発明の第１実施例として強誘電体薄
膜キャパシタを用いたメモリセルの構成を示す図であ
る。
膜キャパシタを用いたメモリセルの構成を示す図であ
る。
【図２】図２は、第３実施例のメモリ装置の構成を示す
等価回路図である。
等価回路図である。
【図３】図３は、従来の強誘電体メモリの構成を示す図
である。
である。
１…ビットライン、２…ワードライン、３…制御トラン
ジスタ、４…強誘電体キャパシタ、５…半導体基板、６
…アルミニウム下部電極、７…緩衝膜、８，１２…強誘
電体膜（強誘電体キャパシタ）、９…アルミニウム上部
電極、１０，１１…書き込み用端子、…強誘電体薄膜キ
ャパシタ、１３…ロードキャパシタ、１４，１５…ダイ
オード、１６…書き込み端子。
ジスタ、４…強誘電体キャパシタ、５…半導体基板、６
…アルミニウム下部電極、７…緩衝膜、８，１２…強誘
電体膜（強誘電体キャパシタ）、９…アルミニウム上部
電極、１０，１１…書き込み用端子、…強誘電体薄膜キ
ャパシタ、１３…ロードキャパシタ、１４，１５…ダイ
オード、１６…書き込み端子。
Claims (2)
- 【請求項１】 情報を分極状態として格納する強誘電体
薄膜と、 前記強誘電体膜の一方面側に形成された第１電極と、 前記強誘電体膜の他方面側に形成された強誘電性を有さ
ない誘電体材料からなる緩衝膜と、 強誘電体膜が接合する前記緩衝膜の反対面に形成される
第２電極とで構成される強誘電体薄膜キャパシタと、 前記強誘電体薄膜キャパシタに誘電体膜の両面を電極で
挟んだロードキャパシタ及びトランジスタのいずれか一
方を直列に接続して構成することを特徴とするメモリ装
置。 - 【請求項２】 請求項１に記載の緩衝膜が、ＳｉＯ2 ，
Ａｌ2 Ｏ3 ，Ｙ2 Ｏ3 及びＴａ2 Ｏ5 等の酸化物あるい
はＳｉ3 Ｎ4 等の窒化物のいずれか１つからなることを
特徴とするメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3271387A JPH05110009A (ja) | 1991-10-18 | 1991-10-18 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3271387A JPH05110009A (ja) | 1991-10-18 | 1991-10-18 | メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110009A true JPH05110009A (ja) | 1993-04-30 |
Family
ID=17499365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3271387A Withdrawn JPH05110009A (ja) | 1991-10-18 | 1991-10-18 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05110009A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6529675B1 (ja) * | 2018-01-19 | 2019-06-12 | 三菱電機株式会社 | 薄層キャパシタおよび薄層キャパシタの製造方法 |
-
1991
- 1991-10-18 JP JP3271387A patent/JPH05110009A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6529675B1 (ja) * | 2018-01-19 | 2019-06-12 | 三菱電機株式会社 | 薄層キャパシタおよび薄層キャパシタの製造方法 |
| WO2019142317A1 (ja) * | 2018-01-19 | 2019-07-25 | 三菱電機株式会社 | 薄層キャパシタおよび薄層キャパシタの製造方法 |
| KR20200092393A (ko) * | 2018-01-19 | 2020-08-03 | 미쓰비시덴키 가부시키가이샤 | 박층 캐패시터 및 박층 캐패시터의 제조 방법 |
| CN111602216A (zh) * | 2018-01-19 | 2020-08-28 | 三菱电机株式会社 | 薄层电容器及薄层电容器的制造方法 |
| US11276530B2 (en) | 2018-01-19 | 2022-03-15 | Mitsubishi Electric Corporation | Thin-layer capacitor and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3460095B2 (ja) | 強誘電体メモリ | |
| US7443715B2 (en) | SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators | |
| US5273927A (en) | Method of making a ferroelectric capacitor and forming local interconnect | |
| US5119154A (en) | Ferroelectric capacitor and method for forming local interconnect | |
| US6645779B2 (en) | FeRAM (ferroelectric random access memory) and method for forming the same | |
| US6285577B1 (en) | Non-volatile memory using ferroelectric capacitor | |
| JP3645338B2 (ja) | 不揮発性半導体記憶装置 | |
| US20060246655A1 (en) | Memory of forming a coupling dielectric ta2o5 in a memory device | |
| US6908802B2 (en) | Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same | |
| US5977577A (en) | Ferroelectric based memory devices utilizing low curie point ferroelectrics and encapsulation | |
| US6194751B1 (en) | Ferroelectric based memory devices utilizing low Curie point ferroelectrics and encapsulation | |
| JP3131340B2 (ja) | 強誘電体記憶素子 | |
| JPH05110009A (ja) | メモリ装置 | |
| KR100410716B1 (ko) | 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법 | |
| JPH1012831A (ja) | 強誘電体メモリ装置及びその動作方法 | |
| JPH09307073A (ja) | メモリ装置 | |
| JPH0590532A (ja) | 半導体記憶素子 | |
| JP3160325B2 (ja) | 半導体記憶素子 | |
| KR20050002989A (ko) | 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법 | |
| JP3541331B2 (ja) | 強誘電体メモリセル | |
| US6532166B1 (en) | Memory device using a transistor and its fabrication method | |
| JPH0145750B2 (ja) | ||
| JPH07161854A (ja) | 不揮発性メモリ | |
| JP3168706B2 (ja) | 半導体記憶装置の製造方法 | |
| KR100190068B1 (ko) | 강유전체 게이트 캐패시터를 이용하는 불활성 메모리셀의 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |