JPH05109556A - 高周波用薄膜トランスおよび高周波用薄膜インダクタ - Google Patents
高周波用薄膜トランスおよび高周波用薄膜インダクタInfo
- Publication number
- JPH05109556A JPH05109556A JP26459391A JP26459391A JPH05109556A JP H05109556 A JPH05109556 A JP H05109556A JP 26459391 A JP26459391 A JP 26459391A JP 26459391 A JP26459391 A JP 26459391A JP H05109556 A JPH05109556 A JP H05109556A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- high frequency
- inductor
- transformer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 高周波用薄膜トランスおよび高周波用薄膜イ
ンダクタを回路に使用するに際し小形・薄型化を実現
し、さらに高周波特性を向上させる。 【構成】 基板１０としてＳｉ等の半導体基板を使用
し、このＳｉ基板１０に薄膜形成技術により例えばコン
バータを構成するダイオードＤ1，Ｄ2等を作り付け、絶
縁層１４を介したのち、同様の薄膜形成技術を用いて主
トランス１１，平滑インダクタ１２を作製する。これら
と上記ダイオードＤ1，Ｄ2相互の接続は、Ｓｉ基板１上
の表面に設けた配線用パッド１３および絶縁層１４を通
るスルーホール１５を用いて行う。以上により、素子構
成を大幅に小形・薄形化すると同時に、最短配線の実現
によって配線の抵抗・容量を低減し、高周波特性を改善
する。
ンダクタを回路に使用するに際し小形・薄型化を実現
し、さらに高周波特性を向上させる。 【構成】 基板１０としてＳｉ等の半導体基板を使用
し、このＳｉ基板１０に薄膜形成技術により例えばコン
バータを構成するダイオードＤ1，Ｄ2等を作り付け、絶
縁層１４を介したのち、同様の薄膜形成技術を用いて主
トランス１１，平滑インダクタ１２を作製する。これら
と上記ダイオードＤ1，Ｄ2相互の接続は、Ｓｉ基板１上
の表面に設けた配線用パッド１３および絶縁層１４を通
るスルーホール１５を用いて行う。以上により、素子構
成を大幅に小形・薄形化すると同時に、最短配線の実現
によって配線の抵抗・容量を低減し、高周波特性を改善
する。
Description
【０００１】
【産業上の利用分野】本発明は、コンバータやスイッチ
ング電源等に好適で、導電性パターンにより小形に構成
された高周波特性に優れる高周波用薄膜トランスおよび
インダクタに関するものである。
ング電源等に好適で、導電性パターンにより小形に構成
された高周波特性に優れる高周波用薄膜トランスおよび
インダクタに関するものである。
【０００２】
【従来の技術】近年、電子機器構成部品の小形化・軽量
化の要請は厳しく、高品質な電力が得られるスイッチン
グ電源等においても小形化は必須の課題であり、スイッ
チング周波数の高周波化により、トランス，コンデンサ
等の部品を小さくすることで小形化が進められてきた。
半導体部品やコンデンサ部品では、ＬＳＩや積層セラミ
ックコンデンサに代表されるように、早くから薄膜技術
が用いられ、構成部品小形化の要請に十分応えてきた。
一方、トランス・インダクタ等の磁性部品は、これまで
に最も小形化しにくく、また高周波化に伴う損失増加を
抑えることが難しいため、電源の小形化を妨げる第一の
原因であった。このため、現在、高周波スイッチング電
源の体積は、磁性部品の体積によって決定されると言っ
ても過言ではない。そこで近年、高周波化に対応すべく
薄膜形成技術を用いた薄膜トランス・インダクタの研究
が進められ、スイッチング周波数をＭＨｚ帯域まで高め
た小形電源の開発が強く望まれるようになった。
化の要請は厳しく、高品質な電力が得られるスイッチン
グ電源等においても小形化は必須の課題であり、スイッ
チング周波数の高周波化により、トランス，コンデンサ
等の部品を小さくすることで小形化が進められてきた。
半導体部品やコンデンサ部品では、ＬＳＩや積層セラミ
ックコンデンサに代表されるように、早くから薄膜技術
が用いられ、構成部品小形化の要請に十分応えてきた。
一方、トランス・インダクタ等の磁性部品は、これまで
に最も小形化しにくく、また高周波化に伴う損失増加を
抑えることが難しいため、電源の小形化を妨げる第一の
原因であった。このため、現在、高周波スイッチング電
源の体積は、磁性部品の体積によって決定されると言っ
ても過言ではない。そこで近年、高周波化に対応すべく
薄膜形成技術を用いた薄膜トランス・インダクタの研究
が進められ、スイッチング周波数をＭＨｚ帯域まで高め
た小形電源の開発が強く望まれるようになった。
【０００３】図３に従来の薄膜形成技術で作成された薄
膜インダクタの構造模式図を示す。図中、１は基板、２
は絶縁層、３は磁性膜、４は導線を示している。従来、
この種の薄膜トランス・インダクタの作製は、以下のよ
うに行われていた。すなわち、表面が絶縁性であるガラ
スやフェライト基板１上に、下部導体層をスパッタ等の
薄膜形成手法で成膜し、これをパターンニングして帯状
の下部導体を形成し、この上に絶縁層２をフォトレジス
ト，ＳｉＯ2，ＳｉＯ，Ａｌ2Ｏ3，ポリイミド樹脂等で
形成し、これを平坦化したのち磁性膜層をスパッタ等で
形成し、パターンニングして長方形形状の磁性膜３とし
たのち、この上にふたたび絶縁層２を形成し、上部導体
層形成後、パターンニングで帯状の上部導体を形成して
作製される。これら上部導体と下部導体とはエッチング
によるスルーホールを通して接続され、磁性膜３を取り
巻くように導線４が構成され、トランスやインダクタが
作製される。
膜インダクタの構造模式図を示す。図中、１は基板、２
は絶縁層、３は磁性膜、４は導線を示している。従来、
この種の薄膜トランス・インダクタの作製は、以下のよ
うに行われていた。すなわち、表面が絶縁性であるガラ
スやフェライト基板１上に、下部導体層をスパッタ等の
薄膜形成手法で成膜し、これをパターンニングして帯状
の下部導体を形成し、この上に絶縁層２をフォトレジス
ト，ＳｉＯ2，ＳｉＯ，Ａｌ2Ｏ3，ポリイミド樹脂等で
形成し、これを平坦化したのち磁性膜層をスパッタ等で
形成し、パターンニングして長方形形状の磁性膜３とし
たのち、この上にふたたび絶縁層２を形成し、上部導体
層形成後、パターンニングで帯状の上部導体を形成して
作製される。これら上部導体と下部導体とはエッチング
によるスルーホールを通して接続され、磁性膜３を取り
巻くように導線４が構成され、トランスやインダクタが
作製される。
【０００４】こうして作製された薄膜トランスやインダ
クタは、基板１から切り出されて別の基板上に他の回路
素子と実装し直して使用されている。
クタは、基板１から切り出されて別の基板上に他の回路
素子と実装し直して使用されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来技術による薄膜トランス・インダクタの実装方法で
は、実装用基板の上にさらに薄膜トランス・インダクタ
の基板１を積層して配置し、相互の接続にはリード線あ
るいはボンディングワイヤ等を使用するため、本来の小
形化・薄形化の効果は十分ではなかった。また、ワイヤ
類を引き回すために、不要な容量分やインダクタンス分
が発生し高周波での特性を妨げる要因となっていた。
来技術による薄膜トランス・インダクタの実装方法で
は、実装用基板の上にさらに薄膜トランス・インダクタ
の基板１を積層して配置し、相互の接続にはリード線あ
るいはボンディングワイヤ等を使用するため、本来の小
形化・薄形化の効果は十分ではなかった。また、ワイヤ
類を引き回すために、不要な容量分やインダクタンス分
が発生し高周波での特性を妨げる要因となっていた。
【０００６】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、使用するに際し小形・
薄型化を実現し、さらに高周波特性を向上させる高周波
用薄膜トランスおよび高周波用薄膜インダクタを提供す
ることにある。
されたものであり、その目的は、使用するに際し小形・
薄型化を実現し、さらに高周波特性を向上させる高周波
用薄膜トランスおよび高周波用薄膜インダクタを提供す
ることにある。
【０００７】
【課題を解決するための手段】本発明の高周波用薄膜ト
ランスおよび高周波用薄膜インダクタは、半導体素子等
の回路素子を作り込んだ基板上に絶縁層を介して薄膜ト
ランス・インダクタを作製し、スルーホール等の絶縁層
を通る接続手段を介して、回路素子と薄膜トランス・イ
ンダクタ相互の接続を行う構成によって、素子の小形化
・薄膜化と高周波特性の向上を達成するものである。
ランスおよび高周波用薄膜インダクタは、半導体素子等
の回路素子を作り込んだ基板上に絶縁層を介して薄膜ト
ランス・インダクタを作製し、スルーホール等の絶縁層
を通る接続手段を介して、回路素子と薄膜トランス・イ
ンダクタ相互の接続を行う構成によって、素子の小形化
・薄膜化と高周波特性の向上を達成するものである。
【０００８】
【作用】本発明の高周波薄膜トランス・インダクタで
は、基板としてＳｉ，Ｇａ−Ａｓ等の半導体基板を使用
し、この半導体基板にスイッチング素子，ダイオード，
抵抗，コンデンサ等の回路素子を必要に応じて作り付
け、絶縁層を介したのち、同様の薄膜形成技術を用いて
トランス・インダクタを作製する。そして、この薄膜ト
ランス・インダクタの接続端と回路素子相互の接続に
は、基板上の表面配線およびスルーホール等の接続手段
を用いて行うことにより、素子構成を大幅に小形・薄形
化する。それと同時に、配線の最短配線を実現すること
により、配線の抵抗・容量を低減し高周波特性を改善す
る。
は、基板としてＳｉ，Ｇａ−Ａｓ等の半導体基板を使用
し、この半導体基板にスイッチング素子，ダイオード，
抵抗，コンデンサ等の回路素子を必要に応じて作り付
け、絶縁層を介したのち、同様の薄膜形成技術を用いて
トランス・インダクタを作製する。そして、この薄膜ト
ランス・インダクタの接続端と回路素子相互の接続に
は、基板上の表面配線およびスルーホール等の接続手段
を用いて行うことにより、素子構成を大幅に小形・薄形
化する。それと同時に、配線の最短配線を実現すること
により、配線の抵抗・容量を低減し高周波特性を改善す
る。
【０００９】
【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。
細に説明する。
【００１０】図１（Ａ），（Ｂ）は本発明の一実施例の
構成を示す平面図およびその平面図中のＸ−Ｘ′間の部
分拡大模式図である。図中、１０はＳｉ基板、１１は主
トランス、１２は平滑インダクタ、１３は配線用パッ
ド、１４は絶縁層、１５はスルーホール、Ｄ1，Ｄ2はＳ
ｉ基板に作製したショットキーバリア・ダイオードであ
る。
構成を示す平面図およびその平面図中のＸ−Ｘ′間の部
分拡大模式図である。図中、１０はＳｉ基板、１１は主
トランス、１２は平滑インダクタ、１３は配線用パッ
ド、１４は絶縁層、１５はスルーホール、Ｄ1，Ｄ2はＳ
ｉ基板に作製したショットキーバリア・ダイオードであ
る。
【００１１】本実施例では、Ｓｉ基板１０にダイオード
Ｄ1，Ｄ2を薄膜形成技術を用いて作り込んだ後、ＳｉＯ
2による保護膜を形成して絶縁層１４とし、その上に後
記の回路図に示される主トランス１１と平滑インダクタ
１３をドライプロセスの薄膜形成技術により作製する。
Ｄ1，Ｄ2を薄膜形成技術を用いて作り込んだ後、ＳｉＯ
2による保護膜を形成して絶縁層１４とし、その上に後
記の回路図に示される主トランス１１と平滑インダクタ
１３をドライプロセスの薄膜形成技術により作製する。
【００１２】図２は、この実施例に適用する１石フォー
ワード形コンバータの回路図を示す。図中、１１は主ト
ランス、１２は平滑インダクタ、２１は直流電源、２２
はパルス発生器（Ｐ．Ｇ）、Ｔｒ1はスイッチング素
子、Ｄ1，Ｄ2はダイオード、Ｃ1，Ｃ2はコンデンサ、Ｒ
1は抵抗、ＲLは負荷である。このコンバータの構成にお
いて、主トランス１１の一次巻き線側には直流電源２１
とスイッチング素子Ｔｒ1が直列に接続され、直流電源
２１に並列にコンデンサＣ1が接続されている。スイッ
チング素子Ｔｒ1はパルス発生器２２に制御されて、主
トランス１１の一次巻き線側に流れる電流を高周波で断
続する。一方、主トランス１１の二次巻き線側にはダイ
オードＤ1，平滑インダクタ１３，負荷ＲLが直列に接続
され、ダイオードＤ1と平滑インダクタ１３との接続点
と上記二次巻き線側の一端にダイオードＤ2が逆向きに
接続され、負荷ＲLに並列にコンデンサＣ2が接続されて
いる。この構成により、主トランス１１で昇圧もしくは
降圧された電力が、ダイオードＤ1，Ｄ2の回路で整流さ
れ、平滑インダクタ１３，コンデンサＣ2で平滑され
て、負荷ＲLに供給され得るようになっている。
ワード形コンバータの回路図を示す。図中、１１は主ト
ランス、１２は平滑インダクタ、２１は直流電源、２２
はパルス発生器（Ｐ．Ｇ）、Ｔｒ1はスイッチング素
子、Ｄ1，Ｄ2はダイオード、Ｃ1，Ｃ2はコンデンサ、Ｒ
1は抵抗、ＲLは負荷である。このコンバータの構成にお
いて、主トランス１１の一次巻き線側には直流電源２１
とスイッチング素子Ｔｒ1が直列に接続され、直流電源
２１に並列にコンデンサＣ1が接続されている。スイッ
チング素子Ｔｒ1はパルス発生器２２に制御されて、主
トランス１１の一次巻き線側に流れる電流を高周波で断
続する。一方、主トランス１１の二次巻き線側にはダイ
オードＤ1，平滑インダクタ１３，負荷ＲLが直列に接続
され、ダイオードＤ1と平滑インダクタ１３との接続点
と上記二次巻き線側の一端にダイオードＤ2が逆向きに
接続され、負荷ＲLに並列にコンデンサＣ2が接続されて
いる。この構成により、主トランス１１で昇圧もしくは
降圧された電力が、ダイオードＤ1，Ｄ2の回路で整流さ
れ、平滑インダクタ１３，コンデンサＣ2で平滑され
て、負荷ＲLに供給され得るようになっている。
【００１３】上記実施例は、図２中の破線で示した部分
ＹをＳｉ基板１０上に作製したものである。すなわち図
１において、主トランス１１，ダイオードＤ1，Ｄ2，平
滑インダクタ１２は、絶縁層１４内を通るスルーホール
１５を通して上記に示したように相互に接続され、配線
用パッド１３を基板１表面に作製している。図１中の配
線用パッド１３に付した（ａ）〜（ｄ）は、図２の回路
図中の接続点（ａ）〜（ｄ）対応しており、それぞれの
周辺素子と接続される。
ＹをＳｉ基板１０上に作製したものである。すなわち図
１において、主トランス１１，ダイオードＤ1，Ｄ2，平
滑インダクタ１２は、絶縁層１４内を通るスルーホール
１５を通して上記に示したように相互に接続され、配線
用パッド１３を基板１表面に作製している。図１中の配
線用パッド１３に付した（ａ）〜（ｄ）は、図２の回路
図中の接続点（ａ）〜（ｄ）対応しており、それぞれの
周辺素子と接続される。
【００１４】以上のように構成した実施例を試作し、動
作試験を行った結果、従来の実装方法による動作可能な
高周波以上の高周波域においても正常に動作することが
確認できた。一方、Ｓｉ基板１中にダイオードＤ1，Ｄ2
を作り込むことにより、個別部品を実装した従来の実装
方法の場合に比べて、体積・重量を大幅に低減すること
ができた。また、配線の余分な引き回しを低減したこと
により、効率も上昇した。
作試験を行った結果、従来の実装方法による動作可能な
高周波以上の高周波域においても正常に動作することが
確認できた。一方、Ｓｉ基板１中にダイオードＤ1，Ｄ2
を作り込むことにより、個別部品を実装した従来の実装
方法の場合に比べて、体積・重量を大幅に低減すること
ができた。また、配線の余分な引き回しを低減したこと
により、効率も上昇した。
【００１５】なお、上記実施例では、Ｓｉ基板には整流
ダイオードのみを作り込んだ例を示したが、必要に応じ
てスイッチング素子，抵抗，コンデンサ類を作り込むこ
とも可能であり、これらと薄膜トランス・インダクタを
接続できることは言うまでもない。このように本発明
は、その主旨に沿って種々に応用され、種々の実施態様
を取り得るものである。
ダイオードのみを作り込んだ例を示したが、必要に応じ
てスイッチング素子，抵抗，コンデンサ類を作り込むこ
とも可能であり、これらと薄膜トランス・インダクタを
接続できることは言うまでもない。このように本発明
は、その主旨に沿って種々に応用され、種々の実施態様
を取り得るものである。
【００１６】
【発明の効果】以上の説明で明らかなように、本発明の
高周波用薄膜トランスおよび高周波用薄膜インダクタに
よれば、これまでの個別部品実装の場合に比べ、大幅な
小形・軽量化が実現できると同時に、配線の余分な引き
回しが低減されることにより回路効率の向上と、より一
層の高周波化が達成できる。
高周波用薄膜トランスおよび高周波用薄膜インダクタに
よれば、これまでの個別部品実装の場合に比べ、大幅な
小形・軽量化が実現できると同時に、配線の余分な引き
回しが低減されることにより回路効率の向上と、より一
層の高周波化が達成できる。
【図１】（Ａ）は本発明の一実施例を示す平面図、
（Ｂ）はその断面部分拡大模式図
（Ｂ）はその断面部分拡大模式図
【図２】上記実施例に適用した回路図
【図３】従来の技術を示す構造模式図
１０…Ｓｉ基板、１１…主トランス、１２…平滑インダ
クタ、１３…配線用パッド、１４…絶縁層、１５…スル
ーホール、Ｄ1，Ｄ2…ダイオード。
クタ、１３…配線用パッド、１４…絶縁層、１５…スル
ーホール、Ｄ1，Ｄ2…ダイオード。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/91 (72)発明者 田子 章男 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内 (72)発明者 柳沢 佳一 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (2)
- 【請求項１】 回路素子を形成した半導体基板上に絶縁
層を介して形成し、前記絶縁層を通る接続手段を介して
前記回路素子に接続端を接続したことを特徴とする薄膜
トランス。 - 【請求項２】 回路素子を形成した半導体基板上に絶縁
層を介して形成し、前記絶縁層を通る接続手段を介して
前記回路素子に接続端を接続したことを特徴とする薄膜
インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26459391A JPH05109556A (ja) | 1991-10-14 | 1991-10-14 | 高周波用薄膜トランスおよび高周波用薄膜インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26459391A JPH05109556A (ja) | 1991-10-14 | 1991-10-14 | 高周波用薄膜トランスおよび高周波用薄膜インダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109556A true JPH05109556A (ja) | 1993-04-30 |
Family
ID=17405461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26459391A Pending JPH05109556A (ja) | 1991-10-14 | 1991-10-14 | 高周波用薄膜トランスおよび高周波用薄膜インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109556A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170256346A1 (en) * | 2016-03-03 | 2017-09-07 | Delta Electronics (Shanghai) Co., Ltd. | Magnetic assembly |
| US11277067B2 (en) | 2016-03-03 | 2022-03-15 | Delta Electronics, Inc. | Power module and manufacturing method thereof |
-
1991
- 1991-10-14 JP JP26459391A patent/JPH05109556A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170256346A1 (en) * | 2016-03-03 | 2017-09-07 | Delta Electronics (Shanghai) Co., Ltd. | Magnetic assembly |
| US10117334B2 (en) * | 2016-03-03 | 2018-10-30 | Delta Electronics (Shanghai) Co., Ltd. | Magnetic assembly |
| US11277067B2 (en) | 2016-03-03 | 2022-03-15 | Delta Electronics, Inc. | Power module and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5738931A (en) | Electronic device and magnetic device | |
| US5604383A (en) | Stabilized power supply device using a flip chip as an active component | |
| US8339802B2 (en) | Module having a stacked magnetic device and semiconductor device and method of forming the same | |
| US6853522B2 (en) | Microtransformer for system-on-chip power supply | |
| US5548265A (en) | Thin film magnetic element | |
| US8018311B2 (en) | Microminiature power converter | |
| US6992871B2 (en) | Microtransformer for system-on-chip power supply | |
| JP2001053239A (ja) | 集積回路およびその製造方法 | |
| US20090243389A1 (en) | Multiple output magnetic induction unit and a multiple output micro power converter having the same | |
| JPH05291063A (ja) | 磁気誘導素子 | |
| JP3649214B2 (ja) | 超小型電力変換装置およびその製造方法 | |
| US6420954B1 (en) | Coupled multilayer soft magnetic films for high frequency microtransformer for system-on-chip power supply | |
| JP3661380B2 (ja) | 平面型インダクタ | |
| JP2002299130A (ja) | 電源用複合素子 | |
| JPH05109557A (ja) | 高周波用薄膜トランスおよび高周波用薄膜インダクタ | |
| JPH05109556A (ja) | 高周波用薄膜トランスおよび高周波用薄膜インダクタ | |
| JP2002222712A (ja) | Ｌｃ複合素子 | |
| JPH10154795A (ja) | 半導体チップにおけるインダクター及びその製造方法 | |
| JP2002203720A (ja) | インダクタを含む複合電子部品およびその製造方法 | |
| JP2002280219A (ja) | インダクタ及び又はその近傍の回路配線及びその製造方法 | |
| JP3135941B2 (ja) | 高周波用薄膜トランスおよび高周波用薄膜インダクタ | |
| JP3019611B2 (ja) | ワンチップ形スイッチング電源装置 | |
| JPH0629134A (ja) | 高周波スイッチング電源用薄膜トランス | |
| JPH0613249A (ja) | 高周波スイッチング電源用薄膜トランスおよび高周波スイッチング電源用薄膜インダクタ | |
| JP2002110423A (ja) | コモンモードチョークコイル |