JPH0493058A - Lead frame and semiconductor device manufactured by using thereof - Google Patents
Lead frame and semiconductor device manufactured by using thereofInfo
- Publication number
- JPH0493058A JPH0493058A JP21075490A JP21075490A JPH0493058A JP H0493058 A JPH0493058 A JP H0493058A JP 21075490 A JP21075490 A JP 21075490A JP 21075490 A JP21075490 A JP 21075490A JP H0493058 A JPH0493058 A JP H0493058A
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead frame
- inner leads
- lead
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000000465 moulding Methods 0.000 claims abstract description 6
- 239000011347 resin Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000011282 treatment Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 22
- 238000005530 etching Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 4
- 239000007767 bonding agent Substances 0.000 abstract 2
- 230000004075 alteration Effects 0.000 abstract 1
- 238000004080 punching Methods 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Abstract
Description
本願発明はリードフレームおよびこれを使用して製造さ
れた半導体装置に関する。
【従来の技術】
ＩＣ等の半導体装置は、チップボンディング、ワイヤボ
ンディング、樹脂モールドなとの工程処理を経て製造さ
れるか、これら一連の工程は金属薄板を打ち抜いて形成
されるリードフレームに対して行われる。
上記リードフレームｌは、第５図に示すように、半導体
チップ３を搭載するアイランド２と、上記アイランド２
に搭載された半導体チップ３の電極４に接続される複数
のインナリード５と、上記インナリード５に連続形成さ
れ、基板等へ接続するためのアウタリード６とを備えて
大略構成される。
通常、上記リードフレーム１は、導電性の金属薄板をパ
ンチング金型を用いて打ち抜き形成され、あるいは、エ
ツチングの手法を利用して形成される。
上記リードフレームｌを用いて半導体装置を製造するに
は、まず、チップポンディング工程において、リードフ
レームＩの上記アイランド２に半導体チップ３をポンデ
ィングした後、ワイヤポンディング工程において、上記
アイランド２に向かって延びるインナリード５の先端部
と半導体チップ３の電極４とを金線等により結線する。
その後、アイランド２およびインナリード５を包み込む
ようにしてこれらを樹脂によってモールドする樹脂モー
ルト工程、上記モールドされた半導体装置をリードフレ
ームｌから切り離すリードカット工程等の工程処理を経
て、半導体装置か完成される。
上記リードフレームｌは、上記アイランド２にポンディ
ングされる半導体チップ３の形状、端子数等の仕様に応
じて、各半導体装置毎に製造される。The present invention relates to a lead frame and a semiconductor device manufactured using the lead frame. [Prior Art] Semiconductor devices such as ICs are manufactured through processes such as chip bonding, wire bonding, and resin molding, or a series of these processes is performed on a lead frame formed by punching a thin metal plate. It will be done. As shown in FIG. 5, the lead frame 1 has an island 2 on which a semiconductor chip 3 is mounted, and
The semiconductor chip 3 is generally configured to include a plurality of inner leads 5 connected to the electrodes 4 of the semiconductor chip 3 mounted on the board, and an outer lead 6 formed continuously on the inner leads 5 for connection to a substrate or the like. Usually, the lead frame 1 is formed by punching a conductive metal thin plate using a punching die, or by using an etching method. To manufacture a semiconductor device using the lead frame I, first, a semiconductor chip 3 is bonded to the island 2 of the lead frame I in a chip bonding process, and then a semiconductor chip 3 is bonded to the island 2 in a wire bonding process. The tip of the inner lead 5 extending toward the semiconductor chip 3 is connected to the electrode 4 of the semiconductor chip 3 using a gold wire or the like. Thereafter, the semiconductor device is completed through processes such as a resin molding process in which the island 2 and the inner leads 5 are molded with resin so as to be wrapped around them, and a lead cutting process in which the molded semiconductor device is separated from the lead frame l. Ru. The lead frame 1 is manufactured for each semiconductor device according to specifications such as the shape and number of terminals of the semiconductor chip 3 to be bonded to the island 2.
ところて、上記リードフレーム１を製造するによ、エツ
チングを行うためのエツチングマスクあるいはパンチン
グ金型か必要となる。また、すＦフレーム１は非常に精
度高く形成する必要かあるため、」１記金型等も非常に
高価なものとなる。
一方、半導体装置および半導体チップ３の形状かほとん
と同してあっても、異なる回路構成に対応するため、あ
るいは端子の電気容量を増加させるため、第５図に示す
ように、複数のインナリ１”５ａ、５ｂの先端部を一体
的に短絡して半導体チップ３の一つの電極から複数の端
子を延出しなすればならない場合や、半導体チップ３か
ら発生する放熱経路を確保するため、インナリード５Ｃ
とアイランド３ないしアイランドザポー１−７との間を
一体的に短絡させたリードフレーム１か必要となること
かある。
上記のような場合においても、新たな金型を製作して上
記半導体装置を製造するための新たなりドフレームを製
造しなければならない。このため、上記リードフレーム
を製造するためのコストが高騰し、ひいては、半導体装
置の製造コストを押し」二げるといった問題か生じてい
る。
また、半導体装置の一部の仕様を変更した場合において
も、新たなリードフレームを製作する必要かあるため、
製造時間を短縮することができず、製造コストを低減さ
せることかできないばかりか、顧客のニーズに迅速に対
応することかてきないという問題も生している。
本願発明は、上述の事情のもとで考え出されたものであ
って、上記従来の問題を解決し、金型やエツチングマス
クの変更を行うことなく、所望の部位に容易に短絡部を
形成して複数種類の半導体装置に対応することがてきる
リードフレーム、およびこのリードフレームを用いて製
造した半導体装置を提供することをその課題とする。However, in manufacturing the lead frame 1, an etching mask or a punching mold is required for etching. Furthermore, since the frame 1 needs to be formed with very high precision, the molds described in item 1 above are also very expensive. On the other hand, even if the shapes of the semiconductor device and the semiconductor chip 3 are almost the same, in order to accommodate different circuit configurations or to increase the capacitance of the terminals, as shown in FIG. ``When the tips of 5a and 5b must be short-circuited together to extend multiple terminals from one electrode of the semiconductor chip 3, or in order to secure a path for heat dissipation generated from the semiconductor chip 3, use the inner lead. 5C
In some cases, it may be necessary to provide a lead frame 1 in which the lead frame 1 is integrally short-circuited between the lead frame 1 and the islands 3 or 1-7. Even in the above case, a new mold must be manufactured to manufacture a new frame for manufacturing the semiconductor device. For this reason, the cost for manufacturing the lead frame has increased, which in turn has led to the problem of lowering the manufacturing cost of semiconductor devices. In addition, even if some specifications of the semiconductor device are changed, it is necessary to manufacture a new lead frame.
This poses the problem of not only being unable to shorten manufacturing time and reducing manufacturing costs, but also being unable to quickly respond to customer needs. The present invention was devised under the above-mentioned circumstances, and solves the above-mentioned conventional problems, and allows a short circuit to be easily formed at a desired location without changing the mold or etching mask. An object of the present invention is to provide a lead frame that can be used with multiple types of semiconductor devices, and a semiconductor device manufactured using this lead frame.
上記課題を解決するために、本願発明では、次の技術的
手段を講じている。
すなわち、本願の請求項１に記載した発明は、半導体チ
ップがホンディングされるアイランドと、上記アイラン
ドに向かって延びる複数本のインナリードとを備えるリ
ードフレームにおいて、選択された一力１の上記インナ
リード間、あるいは、所定のインナリードと、」１記ア
イランドないしは上記アイランドを支持するアイランド
サボトどの間を、導電性テープによって短絡したことを
特徴とする。
また、本願の請求項２に記載した発明は半導体装置に係
る発明であり、請求項１のリードフレームを使用し、こ
れにチップポンディング、ワイヤポンディング、樹脂モ
ールド、タイバーカット、リートカット等の工程処理を
施して製造されることを特徴とする。In order to solve the above problems, the present invention takes the following technical measures. That is, the invention described in claim 1 of the present application provides a lead frame including an island on which a semiconductor chip is bonded and a plurality of inner leads extending toward the island. A conductive tape is used to short-circuit between the leads or between a predetermined inner lead and the island or an island sabot supporting the island. Further, the invention described in claim 2 of the present application is an invention related to a semiconductor device, and uses the lead frame of claim 1, and uses chip bonding, wire bonding, resin molding, tie bar cutting, lead cutting, etc. It is characterized by being manufactured through process treatment.
本願発明においては、リードフレームの選択された一対
のインナリード間、あるいは所定のインナリードと、上
記アイランドないしはアイランドサポートとの間を、導
電性テープによって短絡する。
上記導電性テープは、導電性のフィルム状基材の表面に
導電性の粘着剤等が塗布されて形成されており、リード
フレームの選択された一対のインナリードの上に掛は渡
し状に貼着することにより、これらインナリ−１へ間の
電気的導通を図ることかできる。
また、」１記導電性テープは、電気伝導性とともに、良
好な熱伝導性をもぢ、上記短絡した部分間の熱の伝導を
促進する機能も備える。このため、複数のインナリード
、あるいはインナリートとアイランドないしアイランド
サポート間を接続して、アイランド上の半導体チップか
ら発生する熱を効率良く放散させることも可能となる。
上記のように、本願発明においては、一つのりトフレー
ムにおいて、導電性テープによって所望のインナリード
等を選択して短絡できるため、一種類のパンチング金型
等を用いて複数種類のリードフレームを製造することが
可能となる。この結果、各リードフレームごとにパンチ
ング金型等を製作していた従来の製造方法に比へ、リー
ドフレームおよび半導体装置の製造コストを大幅に削減
することかできる。
また、半導体装置の仕様変更に対して、パンチング金型
を製作することなく対応することが可能となるため、半
導体装置の製造時間を大幅に短縮でき、ユーザのニーズ
に迅速に対応することも可能となる。In the present invention, a conductive tape is used to short-circuit between a selected pair of inner leads of the lead frame or between a predetermined inner lead and the island or island support. The above-mentioned conductive tape is formed by applying a conductive adhesive or the like to the surface of a conductive film-like base material, and is pasted on a selected pair of inner leads of a lead frame. By attaching them to each other, it is possible to establish electrical continuity between them. Further, the conductive tape described in item 1 has good thermal conductivity in addition to electrical conductivity, and also has a function of promoting heat conduction between the short-circuited parts. Therefore, by connecting a plurality of inner leads or between an inner lead and an island or an island support, it is also possible to efficiently dissipate heat generated from a semiconductor chip on an island. As described above, in the present invention, desired inner leads, etc. can be selected and short-circuited using conductive tape in one lead frame, so multiple types of lead frames can be manufactured using one type of punching mold, etc. It becomes possible to do so. As a result, manufacturing costs for lead frames and semiconductor devices can be significantly reduced compared to conventional manufacturing methods in which a punching mold and the like are manufactured for each lead frame. In addition, it is possible to respond to changes in the specifications of semiconductor devices without creating punching molds, which greatly reduces the manufacturing time of semiconductor devices and allows us to quickly respond to user needs. becomes.
以下、本願発明の実施例を第１図ないし第４図に基づい
て具体的に説明する。なお、従来例と同様の部材には同
一の符号を付しである。
第１図は、本願発明に係るり−トフレーム８の平面図で
ある。この図に示すように、本実施例に係るリードフレ
ーム８は、所定間隔をあけて長手方向に平行に延びる一
対のサイドフレーム９，９と、一つの半導体装置ごとに
上記サイトフレーム間を掛は渡される一対のタイバー１
０．１０と、このタイバー１０．１０と相隣り合う半導
体装置のタイバー１０ａ、］Ｏａとの間を結んで上記サ
イドフレーム９，９と平行に延びる所定数のアウタリー
ド６・・・と、上記サイトフレーム９，９からリードフ
レーム８の幅方向に延出された一対のアイラントサボー
１−７．７に支持され、かつ半導体チップ３かポンディ
ングされるアイランド２と、上記一対のタイバー１０．
１０から上記アイランド２に向かって延びる所定数のイ
ンナリード５とを備える。
本実施例に係るリードフレーム８においては、第１図に
示すように、選択された一対のインナリード５ｄ、５ｅ
間か、導電性テープ１２によって短絡されている。
第２図は第１図の要部拡大図であり、第３図は第２図に
おけるＩＩＩ−ＩＩＩ線に沿う断面図である。これらの
図に示すように、上記導電性テープ１２は、相隣り合う
上記一対のインナリード５ｄ ５ｅの先端部を掛は渡
すようにして貼着されている。」１記導電性テープ１２
は、上記リードフレーム８の製造過程において、あるい
は上記リードフレーム８を使用して半導体装置を製造す
る半導体製造工程において、上記一対のインナリード５
ｄ ５ｅ間に貼着することかできる。
−Ｊｚ記導電導電性テープ１２たとえば、第３図に示す
ように、銅等の薄膜から形成された導電性のフィルム状
基材Ｉ３の表面に導電性の粘着剤１４を塗布して形成さ
れ、上記導電性テープ１２を選択した一対のインナリー
ド５ｄ、５ｅの表面に貼着すると、上記導電性の粘着剤
１４を介して上記各インナリード５ｃ］、５ｅと上記フ
ィルム状基材１３とか導通させられ、上記一対のインナ
リード５ｄ、５ｅ間を電気的に短絡することかできる。
なお、上記粘着剤１４は、アクリル系の樹脂粘着剤にア
ルミニウム粉等の導電性金属粉を混入すること等によっ
て形成することができる。
上記インナリート５ｄ、５ｅの短絡は、半導体チップ３
の一つの電極４から二つのアウタリード端子を延出させ
る必要かある場合、あるいは、二つの端子をグランドに
共通接続し、電気容量を増加させることにより半導体装
置の出力を向上させる場合等に行われる。
また、上記導電性テープ１２は銅等の金属薄膜から形成
されているため１、電気伝導性とともに良好な熱伝導性
をもち、短絡した部分間の熱の伝導を促進する機能も備
える。このため、たとえば第４図に示すように、上記導
電性テープ１２によって、インナリード５ｆとアイラン
ド２との間、あるいは、インナリード５ｇ、５ ｈとア
イランドサポート７．７の間をそれぞれ接続して、アイ
ランド２に取り付けられた半導体チップ３から発生する
熱を効率良く放散させることも可能となる。
上記リードフレーム８を用いて半導体装置を製造するに
は、上記リードフレーム８のアイランド２に半導体チッ
プ３を搭載するチップボンディング工程、上記アイラン
ド２に取り付けられた半導体チップ３の電極４・・・と
上記インナリード５・・とを金線等を用いてそれぞれ接
続するワイヤボンディング工程、アイランド３およびイ
ンナリード５・・・を包み込むようにしてこれらを樹脂
によってモールドする樹脂モールド工程、上記樹脂モー
ルドされた半導体装置をサイドフレーム９，９から切り
離すリードカット工程等の工程処理を経て、半導体装置
か完成される。
上述したように、本実施例においては、リードフレーム
８の所望のインナリード５・・・、アイランド２、およ
びアイランドサポー１−７．７を選択して短絡できるた
め、一種類のパンチング金型等を用いて数種類のリード
フレームを製造することか可能となる。この結果、各半
導体装置に対応する各リードフレームごとにパンチング
金型等を製作していた従来の製造方法に比べ、リードフ
レーム８および半導体装置の製造コストを大幅に削減す
ることかてきる。
また、半導体装置の仕様変更あるいは手直し等を行う場
合に、パンチング金型等を製作することなく対応するこ
とが可能となるため、半導体装置の製造時間を大幅に短
縮でき、ユーザのニーズに迅速に対応することも可能と
なる。
しかも、本願発明に係るリードフレーム８は、上記従来
の半導体装置の製造工程にそのまま適用することかでき
、新たに設備等を必要としないため、設備コストを増加
させる恐れもない。
本願発明は、上述の実施例に限定されることはない。実
施例においては、一対のインナリード５ｄ、５ｅ間を短
絡したか、複数対のインナリート、あるいは３つ以上の
インナリードを一つの導電性工１
テープによって短絡することもできる。
また、実施例においては、金属薄板から形成されたリー
ドフレーム８に本願発明を適用したが、テープオートメ
イティッドボンディングに用いられるテープ状リードフ
レームに本願発明を適用することもできる。
また、上記導電性テープの貼着は、手作業によって、あ
るいは自動機械のいずれによっても行うことができる。
さらに、導電性テープは、樹脂フィルムの一面に導電性
粘着剤を塗布したもので合ってもよい。Embodiments of the present invention will be specifically described below with reference to FIGS. 1 to 4. Note that members similar to those in the conventional example are given the same reference numerals. FIG. 1 is a plan view of a rope frame 8 according to the present invention. As shown in this figure, the lead frame 8 according to the present embodiment includes a pair of side frames 9, 9 extending parallel to the longitudinal direction at a predetermined interval, and a link between the site frames for each semiconductor device. A pair of tie bars passed 1
0.10, a predetermined number of outer leads 6 extending parallel to the side frames 9, 9 connecting the tie bars 10.10 and the tie bars 10a, ]Oa of adjacent semiconductor devices, and the site The island 2 is supported by a pair of island sabots 1-7.7 extending from the frames 9, 9 in the width direction of the lead frame 8, and to which the semiconductor chip 3 is bonded, and the pair of tie bars 10.
10 and a predetermined number of inner leads 5 extending toward the island 2. In the lead frame 8 according to this embodiment, as shown in FIG.
The conductive tape 12 is used to short-circuit between the two terminals. 2 is an enlarged view of the main part of FIG. 1, and FIG. 3 is a sectional view taken along line III--III in FIG. 2. As shown in these figures, the conductive tape 12 is attached so as to span the tips of the pair of adjacent inner leads 5d and 5e. "1 Conductive tape 12
In the manufacturing process of the lead frame 8 or in the semiconductor manufacturing process of manufacturing a semiconductor device using the lead frame 8, the pair of inner leads 5 are
It can be pasted between d and 5e. -Jz electrical conductivity conductive tape 12 For example, as shown in FIG. When the conductive tape 12 is attached to the surface of the selected pair of inner leads 5d and 5e, conduction is established between the inner leads 5c and 5e and the film-like base material 13 via the conductive adhesive 14. Thus, the pair of inner leads 5d and 5e can be electrically short-circuited. Note that the adhesive 14 can be formed by mixing conductive metal powder such as aluminum powder into an acrylic resin adhesive. The short circuit between the inner leads 5d and 5e is caused by the semiconductor chip 3.
This is done when it is necessary to extend two outer lead terminals from one electrode 4, or when the output of the semiconductor device is improved by commonly connecting the two terminals to the ground and increasing the capacitance. . Furthermore, since the conductive tape 12 is made of a metal thin film such as copper, it has good thermal conductivity as well as electrical conductivity, and also has the function of promoting heat conduction between short-circuited parts. For this reason, as shown in FIG. 4, for example, the conductive tape 12 is used to connect between the inner lead 5f and the island 2, or between the inner leads 5g, 5h and the island support 7.7. It also becomes possible to efficiently dissipate heat generated from the semiconductor chip 3 attached to the island 2. In order to manufacture a semiconductor device using the lead frame 8, a chip bonding process of mounting the semiconductor chip 3 on the island 2 of the lead frame 8, an electrode 4 of the semiconductor chip 3 attached to the island 2, etc. A wire bonding process in which the inner leads 5 are connected to each other using gold wire, etc., a resin molding process in which the island 3 and the inner leads 5 are molded with resin so as to be wrapped around them, and the resin molded The semiconductor device is completed through processes such as a lead cutting process in which the semiconductor device is separated from the side frames 9, 9. As described above, in this embodiment, desired inner leads 5 . . . , islands 2, and island supports 1-7.7 of the lead frame 8 can be selected and short-circuited. It becomes possible to manufacture several types of lead frames using this method. As a result, compared to the conventional manufacturing method in which a punching mold or the like is manufactured for each lead frame corresponding to each semiconductor device, the manufacturing cost of the lead frame 8 and the semiconductor device can be significantly reduced. In addition, when changing the specifications or making modifications to semiconductor devices, it is possible to do so without creating punching molds, etc., which greatly reduces the manufacturing time of semiconductor devices and quickly responds to user needs. It is also possible to respond. Moreover, the lead frame 8 according to the present invention can be directly applied to the above-mentioned conventional semiconductor device manufacturing process and does not require any new equipment, so there is no risk of increasing equipment costs. The present invention is not limited to the embodiments described above. In the embodiment, a pair of inner leads 5d and 5e may be short-circuited, or a plurality of pairs of inner leads, or three or more inner leads may be short-circuited using one conductive tape. Further, in the embodiment, the present invention is applied to the lead frame 8 formed from a thin metal plate, but the present invention can also be applied to a tape-shaped lead frame used for tape automated bonding. Furthermore, the conductive tape can be attached either manually or by an automatic machine. Furthermore, the conductive tape may be a resin film coated with a conductive adhesive on one side.
第１図は、本願発明に係るリードフレームの平面図、第
２図は第１図の要部の拡大図、第３図は第２図のＩＩＩ
−Ｉ線断面図、第４図は本願発明の他の実施例の平面図
、第５図は従来例の平面図である。
２・・アイランド、３・・・半導体チップ、５・・・イ
ンナリード、７・・・アイランドサポート、計・・リー
ドフレーム、１２・・・導電性テープ。FIG. 1 is a plan view of a lead frame according to the present invention, FIG. 2 is an enlarged view of the main part of FIG. 1, and FIG.
4 is a plan view of another embodiment of the present invention, and FIG. 5 is a plan view of a conventional example. 2... Island, 3... Semiconductor chip, 5... Inner lead, 7... Island support, Total... Lead frame, 12... Conductive tape.
Claims (2)
、上記アイランドに向かって延びる複数本のインナリー
ドとを備えるリードフレームにおいて、 選択された一対の上記インナリード間、あるいは、所定
のインナリードと、上記アイランドないしは上記アイラ
ンドを支持するアイランドサポートとの間を、導電性テ
ープによって短絡したことを特徴とする、リードフレー
ム。(1) In a lead frame that includes an island to which a semiconductor chip is bonded and a plurality of inner leads extending toward the island, a portion between a selected pair of inner leads or between a predetermined inner lead and the island Alternatively, a lead frame is characterized in that the island is short-circuited with an island support that supports the island using a conductive tape.
プボンディング、ワイヤボンディング、樹脂モールド、
タイバーカット、リードカット等の工程処理を施して製
造されることを特徴とする、半導体装置。(2) Using the lead frame of claim 1, chip bonding, wire bonding, resin molding,
A semiconductor device characterized in that it is manufactured by performing process treatments such as tie bar cutting and lead cutting.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2210754A JP2741281B2 (en) | 1990-08-08 | 1990-08-08 | Lead frame and semiconductor device manufactured using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2210754A JP2741281B2 (en) | 1990-08-08 | 1990-08-08 | Lead frame and semiconductor device manufactured using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0493058A true JPH0493058A (en) | 1992-03-25 |
| JP2741281B2 JP2741281B2 (en) | 1998-04-15 |
Family
ID=16594575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2210754A Expired - Fee Related JP2741281B2 (en) | 1990-08-08 | 1990-08-08 | Lead frame and semiconductor device manufactured using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2741281B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6132452A (en) * | 1984-07-25 | 1986-02-15 | Hitachi Ltd | Lead frame and electronic device using it |
| JPS63122159A (en) * | 1986-11-10 | 1988-05-26 | Nec Corp | Semiconductor device |
-
1990
- 1990-08-08 JP JP2210754A patent/JP2741281B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6132452A (en) * | 1984-07-25 | 1986-02-15 | Hitachi Ltd | Lead frame and electronic device using it |
| JPS63122159A (en) * | 1986-11-10 | 1988-05-26 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2741281B2 (en) | 1998-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707135B2 (en) | Semiconductor leadframe for staggered board attach | |
| JP3704304B2 (en) | Lead frame, method of manufacturing the same, and method of manufacturing semiconductor device using the lead frame | |
| US7019388B2 (en) | Semiconductor device | |
| JP2972096B2 (en) | Resin-sealed semiconductor device | |
| KR20030019165A (en) | Leadframe, method of manufacturing the same, and method of manufavturing semiconductor device using the leadframe | |
| KR20040030283A (en) | Lead frame and method of manufacturing the same | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004516654A (en) | Semiconductor device package having die projecting from lead frame pad and lead frame | |
| JPS63258050A (en) | Semiconductor device | |
| US8610253B2 (en) | Lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| JPH0493058A (en) | Lead frame and semiconductor device manufactured by using thereof | |
| JP2002033345A (en) | Method for manufacturing resin-sealed semiconductor device | |
| JP3691790B2 (en) | Semiconductor device manufacturing method and semiconductor device manufactured by the method | |
| JP3136029B2 (en) | Semiconductor device | |
| JP3565149B2 (en) | Lead frame | |
| JPS60136248A (en) | Manufacture of lead frame | |
| JP2002164496A (en) | Semiconductor device and method for manufacturing the same | |
| JP3093704B2 (en) | Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device | |
| JP2697743B2 (en) | Resin-sealed semiconductor device | |
| JPH07201928A (en) | Film carrier and semiconductor device | |
| JPH03230556A (en) | Lead frame for semiconductor device | |
| JPS5972755A (en) | Semiconductor device | |
| JPH01119045A (en) | Lead frame | |
| JPH07321276A (en) | Lead frame and method of fabricating semiconductor device utilizing the same | |
| KR930008864B1 (en) | Semiconductor pakage and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |