JPH0491570A - Gamma correction circuit - Google Patents
Gamma correction circuitInfo
- Publication number
- JPH0491570A JPH0491570A JP20757290A JP20757290A JPH0491570A JP H0491570 A JPH0491570 A JP H0491570A JP 20757290 A JP20757290 A JP 20757290A JP 20757290 A JP20757290 A JP 20757290A JP H0491570 A JPH0491570 A JP H0491570A
- Authority
- JP
- Japan
- Prior art keywords
- base
- transistors
- emitter
- gamma correction
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はガンマ補正回路に係り、特にビデオ信号処理回
路等に用いられるガンマ補正回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a gamma correction circuit, and particularly to a gamma correction circuit used in a video signal processing circuit or the like.
[従来の技術]
一般に、カラー受像管ではグリッド信号電圧と発光出力
とは直線的でなく、実際の発光出力はグリッドに加えら
れた傷号電圧の約2.2乗に比例する。従って、信号を
カラー受像管に加える前に、入圧力特性が約1/2.2
乗となるような非線形回路を通すことが行われる。この
ような非線形回路をガンマ補正回路という。[Prior Art] Generally, in a color picture tube, the grid signal voltage and the light emission output are not linear, and the actual light emission output is proportional to about the 2.2 power of the signal voltage applied to the grid. Therefore, before applying the signal to the color picture tube, the input pressure characteristic is approximately 1/2.2
It is performed to pass through a nonlinear circuit such that the power is multiplied. Such a nonlinear circuit is called a gamma correction circuit.
従来、ガンマ補正回路として、第4図に示すようなもの
があった。Conventionally, there has been a gamma correction circuit as shown in FIG.
第4図において、Tr7〜Tr12はトランジスタ、R
4−R7は抵抗であり、lは入力部、2は出力部、3は
電源入力部、4は定電流回路である。また、■4〜■6
はo<v4<v+t <Va <Vccなる関係を有す
る定電圧を示す。In FIG. 4, Tr7 to Tr12 are transistors, R
4-R7 is a resistor, l is an input section, 2 is an output section, 3 is a power input section, and 4 is a constant current circuit. Also, ■4 to ■6
represents a constant voltage having the relationship o<v4<v+t<Va<Vcc.
以下、上記ガンマ補正回路の動作について説明する。The operation of the gamma correction circuit will be explained below.
(I)V4<V。u−r<Vaのとき
トランジスタTr9、TrllはOFF状態なので、1
.=I、=Oとなる。このとき、1、=I。=I−I4
・ ・ ・■となり、
上記■。(I) V4<V. When ur<Va, transistors Tr9 and Trll are in the OFF state, so 1
.. =I, =O. At this time, 1,=I. =I-I4
・ ・ ・■ becomes, and the above ■.
■より、 これより、 0LIT =Vcc−Re ■。■From Than this, 0LIT =Vcc-Re ■.
V OLI? =Vcc Rs ■。V OLI? =Vcc Rs ■.
■ (n) ■。■ (n) ■.
<VOUT < V s のとき トランジスタTri 1はOFF状態なので、 l7=0となる。<VOUT < V s When Transistor Tri 1 is in the OFF state, so l7=0.
このとき、 Is =Ig +Ia ■ 1、=I−I4 ・・・・■ VOUア = 上式■。At this time, Is = Ig + Ia ■ 1, =I-I4 ・・・・■ VOUa = Above formula ■.
■を上式■へ代入すると、 (I[I) < V o u tのとき Is =Is +I? +Ia ・O 上式■。Substituting ■ into the above formula ■, we get (I[I) < When V o u t Is = Is + I? +Ia ・O Above formula ■.
■。■.
■をOへ代入すると、 0UT V +N−V4 これより、 V OLI T ・0 =Vcc−Is R6 このようなガンマ補正回路において、 入力部l に鋸波形VINを入力した時の出力波形V outは第 5図に示すようになる。Substituting ■ into O, we get 0UT V+N-V4 Than this, V OLI T ・0 =Vcc-Is R6 In such a gamma correction circuit, Input part l The output waveform Vout when the sawtooth waveform VIN is input to the The result will be as shown in Figure 5.
なお、
図中、
[発明が解決しようとする課題]
しかしながら、
上記従来のガンマ補正回路で
は、
トランジスタTr9゜
Trllのベース・エ
ミッタ間にベース・エミッタ容量CSZ+ atz
が存在する。従って、トランジスタTr9がON状態と
なるときは、抵抗R6を通してベース・エミッタ容量C
m t +が充電され、トランジスタTr11がON状
態となるときは、抵抗Ryを通してベース・エミッタ容
量CIEIが充電される。In the figure, [Problems to be Solved by the Invention] However, in the above-mentioned conventional gamma correction circuit, there is a base-emitter capacitance CSZ+ atz between the base and emitter of the transistor Tr9°Trll. Therefore, when the transistor Tr9 is turned on, the base-emitter capacitance C is passed through the resistor R6.
When m t + is charged and the transistor Tr11 is turned on, the base-emitter capacitance CIEI is charged through the resistor Ry.
また、同様にして、トランジスタTr9.Tr11がO
FF状態となるときは、ベース・エミッタ容量Cst+
、Cmt*に充電された電荷は、それぞれ抵抗R,,R
,を通して放電する。Similarly, transistor Tr9. Tr11 is O
When in the FF state, the base-emitter capacitance Cst+
, Cmt* are charged to the resistors R,,R, respectively.
, discharge through.
従って、立ち上がり、立ち下がりの応答速度が遅くなる
。特に、入力電圧VINの立ち下がりが急峻な場合は、
出力電圧Vautは充分立ち下がりきらず、第5図に示
すように、時刻t1だけ遅れた波形となる。Therefore, the response speed of rising and falling becomes slow. Especially when the input voltage VIN falls sharply,
The output voltage Vout does not fall sufficiently and has a waveform delayed by time t1, as shown in FIG.
このように従来のガンマ補正回路では、高速な信号処理
に対応できないという課題があった。As described above, conventional gamma correction circuits have the problem of not being able to handle high-speed signal processing.
[課題を解決するための手段]
本発明のガンマ補正回路は、複数の差動増幅手段を備え
、各差動増幅手段の一方の入力側には入力信号を印加し
、他方の入力側にはそれぞれ異なるバイアス電圧を印加
することを特徴とする。[Means for Solving the Problems] The gamma correction circuit of the present invention includes a plurality of differential amplifying means, an input signal is applied to one input side of each differential amplifying means, and an input signal is applied to the other input side. It is characterized by applying different bias voltages to each.
なお本願において、ガンマ補正回路とは入出力特性が約
1/2.2乗となるような非線形回路に限定されず、所
望の特性の非線形回路に適用される。Note that in the present application, the gamma correction circuit is not limited to a nonlinear circuit whose input/output characteristics are approximately 1/2.2 power, but is applied to a nonlinear circuit with desired characteristics.
[作用]
本発明は、複数の差動増幅手段を設け、各差動増幅手段
の一方の入力側には入力信号を印加し、他方の入力側に
はそれぞれ異なるバイアス電圧を印加することで、ガン
マ補正回路の立ち上がり、及び立ち下がりの応答速度を
改善せんとするものである。[Function] The present invention provides a plurality of differential amplification means, and applies an input signal to one input side of each differential amplification means, and applies different bias voltages to the other input side. The purpose is to improve the rise and fall response speed of the gamma correction circuit.
[実施例] 以下、本発明の実施例を図面を用いて詳細に説明する。[Example] Embodiments of the present invention will be described in detail below with reference to the drawings.
第1図は、本発明の第一実施例を示す回路構成図である
。FIG. 1 is a circuit configuration diagram showing a first embodiment of the present invention.
第2図は入力電圧V+、4を鋸波形電圧とした場合の出
力電圧を示す波形図である。FIG. 2 is a waveform diagram showing the output voltage when the input voltage V+, 4 is a sawtooth waveform voltage.
第1図において、トランジスタTriとトランジスタT
r2、トランジスタTr3とトランジスタTr4、トラ
ンジスタTr5とトランジスタTr6はそれぞれ、差動
増幅器を構成している。In FIG. 1, a transistor Tri and a transistor T
r2, transistor Tr3 and transistor Tr4, and transistor Tr5 and transistor Tr6 each constitute a differential amplifier.
また定電圧V、、V2.V、の大小関係は、vl<vl
<Vs テあり、抵抗R,,R* 、R,を流れる電
流をそれぞれ1..1..1.とする。Also, constant voltage V,, V2. The magnitude relationship of V is vl<vl
<Vs With Te, the current flowing through the resistors R, , R* and R is 1. .. 1. .. 1. shall be.
本実施例において、入力電圧■IHを鋸波形電圧とした
場合の出力電圧■。uTは、鋸波形電圧の電圧レベル(
入力電圧V Illの電圧レベル)によって次のように
なる。In this embodiment, the output voltage ■ is when the input voltage ■IH is a sawtooth waveform voltage. uT is the voltage level of the sawtooth voltage (
The voltage level of the input voltage V Ill is as follows.
(I ) V +、I< V t < V x (7)
とき(II ) V x < V +s< V zのと
き■3=0であり、抵抗R1を流れる電流は(工I++
I2)なので、
Vout =Vcc R+ (I II +I2
)(I[I) Va <Vs <VINのとき抵抗R
1を流れる電流は(I−I、)なので、Vout ”
Vcc−R+ (I −I + )電流は(I
II +I2 +I3 )なので、VOuT =V
cc−R+ (I−11+Ia +rs )・・
・・・・・・■
・・・・・・・・・・■
以上に示した■、■、■式より、入力電圧v1、を鋸波
形電圧とした場合、出力電圧Vauアは三本の折れ線で
表わされ、それぞれの傾きは第2図のようになる。(I) V+, I<Vt<Vx (7)
When (II) When V x < V + s < V z ■ 3 = 0, and the current flowing through the resistor R1 is
I2), so Vout = Vcc R+ (I II +I2
) (I[I) When Va < Vs < VIN, the resistance R
Since the current flowing through 1 is (I-I,), Vout ”
Vcc-R+ (I - I + ) current is (I
II +I2 +I3), so VOut = V
cc-R+ (I-11+Ia +rs)...
・・・・・・■ ・・・・・・・・・・・・■ From the formulas ■, ■, and ■ shown above, if the input voltage v1 is a sawtooth waveform voltage, the output voltage Vau is It is expressed as a polygonal line, and the slope of each line is as shown in Figure 2.
第1図に示すように、本実施例においても第4図に示し
た従来のガンマ補正回路のトランジスタTr9.Tr4
1と同様に、トランジスタTr3、Tr5のベース・エ
ミッタ間にベース・エミッタ容量CB!が存在するが、
本実施例においては、トランジスタTr3.Tr5のベ
ースに抵抗が挿入されていないためにベース・エミッタ
容量CIIEの充放電が速い。また、トランジスタTr
3゜Tr5がON状態となった後は、ベース電位が上昇
するとエミッタ電位も上昇し、ベース・エミッタ間電圧
は一定に保たれるため、ベース・エミッタ容量CIEの
更なる充電は生じない。As shown in FIG. 1, in this embodiment as well, transistors Tr9. Tr4
1, the base-emitter capacitance CB! between the bases and emitters of transistors Tr3 and Tr5! exists, but
In this embodiment, transistors Tr3. Since no resistor is inserted into the base of Tr5, charging and discharging of the base-emitter capacitance CIIE is fast. In addition, the transistor Tr
After the 3° Tr5 is turned on, when the base potential rises, the emitter potential also rises, and the base-emitter voltage is kept constant, so that no further charging of the base-emitter capacitance CIE occurs.
従って、特に、立ち下がりの応答速度は速くなる。Therefore, the falling response speed becomes particularly fast.
第3図は、本発明の第二実施例を示す回路構成図である
。FIG. 3 is a circuit configuration diagram showing a second embodiment of the present invention.
本実施例は、同図に示すように、トランジスタTr3、
Tr5のエミッタ側に定電流源5(但し、I ′<I)
を設けてもよく、上記第1実施例と同様な効果を得るこ
とができる。In this embodiment, as shown in the figure, transistors Tr3,
Constant current source 5 on the emitter side of Tr5 (however, I'<I)
may also be provided, and the same effects as in the first embodiment can be obtained.
なお、以上説明した実施例において、差動増幅器を4段
、5段と増していけば、多数の折れ線からなる出力波形
が得られ、より高精度なガンマ補正回路を構成すること
ができる。更に、上述した実施例ではNPN型トランジ
スタで回路を構成したが、PNP型トランジスタで構成
してもよく、上述した実施例と同様の効果を得ることが
でき6、。In the embodiments described above, if the number of differential amplifier stages is increased to four or five stages, an output waveform consisting of a large number of polygonal lines can be obtained, and a more accurate gamma correction circuit can be constructed. Further, in the above-mentioned embodiments, the circuit was constructed using NPN type transistors, but it may also be constructed using PNP-type transistors, and the same effects as in the above-mentioned embodiments can be obtained6.
[発明の効果]
以上詳細に説明したように、本発明のガンマ補正回路に
よれば、より応答の速いガンマ補正回路を構成すること
ができる。[Effects of the Invention] As described above in detail, according to the gamma correction circuit of the present invention, it is possible to configure a gamma correction circuit with faster response.
第1図は、本発明の第一実施例を示す回路構成図である
。
第2図は上記第一実施例において、入力電圧■+sを鋸
波形電圧とした場合の出力電圧を示す波形図である。
第3図は、本発明の第二実施例を示す回路構成図である
。
第4図は、従来のガンマ補正回路の回路構成図である。
第5図は上記第二実施例において、入力電圧VINを鋸
波形電圧とした場合の出力電圧を示す波形図である。
第2図
1は入力部、2は出力部、3は電源入力部、4.5は定
電流回路、Tri、Tr2 Tr3Tr4、Tr5は
トランジスタ、R,、R,。
R1は抵抗。
代理人 弁理士 山 下 積 平FIG. 1 is a circuit configuration diagram showing a first embodiment of the present invention. FIG. 2 is a waveform diagram showing the output voltage when the input voltage (2)+s is a sawtooth waveform voltage in the first embodiment. FIG. 3 is a circuit configuration diagram showing a second embodiment of the present invention. FIG. 4 is a circuit diagram of a conventional gamma correction circuit. FIG. 5 is a waveform diagram showing the output voltage when the input voltage VIN is a sawtooth waveform voltage in the second embodiment. In FIG. 2, 1 is an input section, 2 is an output section, 3 is a power supply input section, 4.5 is a constant current circuit, Tri, Tr2, Tr3, Tr4, Tr5 are transistors, R,, R,. R1 is resistance. Agent Patent Attorney Sekihei Yamashita
Claims (1)
方の入力側には入力信号を印加し、他方の入力側にはそ
れぞれ異なるバイアス電圧を印加することを特徴とする
ガンマ補正回路。(1) Gamma correction characterized by comprising a plurality of differential amplifying means, applying an input signal to one input side of each differential amplifying means, and applying different bias voltages to the other input side. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20757290A JPH0491570A (en) | 1990-08-07 | 1990-08-07 | Gamma correction circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20757290A JPH0491570A (en) | 1990-08-07 | 1990-08-07 | Gamma correction circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0491570A true JPH0491570A (en) | 1992-03-25 |
Family
ID=16541975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20757290A Pending JPH0491570A (en) | 1990-08-07 | 1990-08-07 | Gamma correction circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0491570A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07123298A (en) * | 1993-10-20 | 1995-05-12 | Nec Corp | Gamma correction circuit |
US5610666A (en) * | 1994-12-19 | 1997-03-11 | Nec Corporation | Gamma correcting circuit |
-
1990
- 1990-08-07 JP JP20757290A patent/JPH0491570A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07123298A (en) * | 1993-10-20 | 1995-05-12 | Nec Corp | Gamma correction circuit |
US5610666A (en) * | 1994-12-19 | 1997-03-11 | Nec Corporation | Gamma correcting circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3088262B2 (en) | Low distortion differential amplifier circuit | |
JPH0626290B2 (en) | Differential amplifier | |
JPH0491570A (en) | Gamma correction circuit | |
US4237426A (en) | Transistor amplifier | |
JPS60204019A (en) | Current source circuit layout | |
JPH027552B2 (en) | ||
JPH08172549A (en) | Gamma correction circuit | |
JP2740211B2 (en) | Video signal correction circuit | |
JPS5829514B2 (en) | Video amplification circuit for CRT display | |
JPS637044B2 (en) | ||
JPH03142752A (en) | Feedback type emphasis circuit | |
JPS59103409A (en) | Current mirror circuit | |
US4027272A (en) | Amplifier | |
JP2623954B2 (en) | Variable gain amplifier | |
JPS641785Y2 (en) | ||
KR20000016553A (en) | Gamma correction circuit | |
JPH06169225A (en) | Voltage current conversion circuit | |
JP3058998B2 (en) | Semiconductor integrated circuit device | |
KR800001108B1 (en) | Amplifier | |
JP2698266B2 (en) | Hold circuit | |
JPH01268302A (en) | Amplifier circuit | |
JPH05335847A (en) | Current mirror circuit | |
JPS6034284B2 (en) | amplifier circuit | |
JPH04362802A (en) | Current subtraction circuit | |
JPH0484509A (en) | Limiter amplifier |