JPH07123298A - Gamma correction circuit - Google Patents

Gamma correction circuit

Info

Publication number
JPH07123298A
JPH07123298A JP28600093A JP28600093A JPH07123298A JP H07123298 A JPH07123298 A JP H07123298A JP 28600093 A JP28600093 A JP 28600093A JP 28600093 A JP28600093 A JP 28600093A JP H07123298 A JPH07123298 A JP H07123298A
Authority
JP
Japan
Prior art keywords
gamma correction
circuit
correction circuit
differential
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28600093A
Other languages
Japanese (ja)
Other versions
JP2872020B2 (en
Inventor
Goro Ueda
吾朗 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5286000A priority Critical patent/JP2872020B2/en
Publication of JPH07123298A publication Critical patent/JPH07123298A/en
Application granted granted Critical
Publication of JP2872020B2 publication Critical patent/JP2872020B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To attain the display matching the characteristic of individual LCD by devising a gamma correction circuit for LCD so as to adjust a gamma correction value in various ways. CONSTITUTION:Plural sets of series circuits each comprising MOS transistors (TRs) M11, M12 and resistors R16, R17 are inserted in parallel between emitters of differential pair TRs Q13, Q14 in at least one (B) of three differential amplifiers A-C. The gain is changed by turning on/off the TRs M11, M12 with external signals VG11, VG12 thereby adjusting an input output characteristic (gamma correction characteristic) of the entire circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はガンマ補正回路に関し、
特に液晶テレビジョン受像機に用いられ映像信号を逆ガ
ンマ補正して出力する映像信号補正回路に関するもので
ある。
BACKGROUND OF THE INVENTION The present invention relates to a gamma correction circuit,
In particular, the present invention relates to a video signal correction circuit which is used in a liquid crystal television receiver and outputs a video signal after inverse gamma correction.

【0002】[0002]

【従来の技術】CRTの代りに液晶表示装置を用いて画
像表示を行う液晶テレビジョン受像機等においては、C
RTと液晶表示器との特性の相違に基づいてCRTの発
光特性に従ってガンマ補正されたテレビジョン信号等の
映像信号に対して、逆ガンマ補正処理を施し、ガンマ補
正に基づく映像信号の非直線性を元に戻して増幅し、更
に液晶のV―T特性(電圧―透過率特性)に合わせて信
号処理する必要がある。
2. Description of the Related Art In a liquid crystal television receiver or the like for displaying an image using a liquid crystal display device instead of a CRT, C
Non-linearity of the video signal based on the gamma correction is performed by performing inverse gamma correction processing on the video signal such as a television signal gamma-corrected according to the emission characteristics of the CRT based on the difference in characteristics between the RT and the liquid crystal display It is necessary to restore the signal to the original state, amplify it, and further perform signal processing in accordance with the VT characteristic (voltage-transmittance characteristic) of the liquid crystal.

【0003】図7はこの種のガンマ補正回路の従来例を
示す図である。このガンマ補正回路は3つの差動増幅器
A〜Cからなっている。差動増幅器Aは差動対トランジ
スタQ11,Q12と、定電流源I11とからなり、ト
ランジスタQ11のコレクタ抵抗R11が設けられてい
る。トランジスタQ12のベースには基準電圧VH が印
加されている。
FIG. 7 shows a conventional example of this type of gamma correction circuit. This gamma correction circuit is composed of three differential amplifiers AC. The differential amplifier A includes a differential pair of transistors Q11 and Q12 and a constant current source I11, and a collector resistance R11 of the transistor Q11 is provided. The reference voltage VH is applied to the base of the transistor Q12.

【0004】差動増幅器Bは差動対トランジスタQ1
3,Q14と、エミッタ抵抗R12,R13と、定電流
源I12とからなり、トランジスタQ14のベースには
基準電圧VM が印加されている。
The differential amplifier B is a differential pair transistor Q1.
3, Q14, emitter resistors R12 and R13, and a constant current source I12, and the reference voltage VM is applied to the base of the transistor Q14.

【0005】差動増幅器Cは差動対トランジスタQ1
5,Q16と、エミッタ抵抗R14,R15と、定電流
源I13とからなり、トランジスタQ16のベースには
基準電圧VL が印加されている。
The differential amplifier C is a differential pair transistor Q1.
5, Q16, emitter resistors R14 and R15, and a constant current source I13, and the reference voltage VL is applied to the base of the transistor Q16.

【0006】そして、各トランジスタQ11,Q13,
Q15の各ベースには、入力映像信号VINが共通に印加
されており、これ等各トランジスタのコレクタ出力は負
荷抵抗R11にて共通に導出されることにより回路出力
VOUT となっている。
Then, each of the transistors Q11, Q13,
The input video signal VIN is commonly applied to the bases of Q15, and the collector outputs of these transistors are commonly derived by the load resistor R11 to become the circuit output VOUT.

【0007】図8は図7の回路の入出力特性を示す図で
あり、(B)〜(D)は図7の差動増幅器A〜Cの各入
出力特性図であって、(A)はこれ等3つの各入出力特
性を加算合成したものである。よってこの図8(A)に
示す特性が図7のガンマ補正回路の総合的なガンマ補正
特性を示すことになる。従って、入力信号VINの電圧が
VL 〜VH の範囲では、回路出力VOUT には図8(A)
に示す出力電圧が導出され、これが液晶テレビジョン受
像機へ与えられるのである。
FIG. 8 is a diagram showing the input / output characteristics of the circuit of FIG. 7, and FIGS. 8B to 8D are input / output characteristic diagrams of the differential amplifiers A to C of FIG. Is a combination of these three input / output characteristics. Therefore, the characteristic shown in FIG. 8A represents the comprehensive gamma correction characteristic of the gamma correction circuit in FIG. Therefore, when the voltage of the input signal VIN is in the range of VL to VH, the circuit output VOUT is shown in FIG.
The output voltage shown in (3) is derived, and this is given to the liquid crystal television receiver.

【0008】[0008]

【発明が解決しようとする課題】従来のこの種のガンマ
補正回路では、回路の入出力特性であるガンマ補正特性
が固定的であるので、ガンマ値の調整をする必要がある
場合、これができないという問題がある。
In the conventional gamma correction circuit of this type, since the gamma correction characteristic which is the input / output characteristic of the circuit is fixed, this cannot be done when the gamma value needs to be adjusted. There's a problem.

【0009】そこで、本発明はこの様な従来のものの問
題点を解決すべくなされたものであって、その目的とす
るところは、ガンマ補正特性を適宜調整自在なガンマ補
正回路を提供することである。
Therefore, the present invention has been made to solve the problems of the conventional ones, and an object thereof is to provide a gamma correction circuit whose gamma correction characteristics can be adjusted appropriately. is there.

【0010】[0010]

【課題を解決するための手段】本発明によるガンマ補正
回路は、映像入力信号が夫々共通入力され互いに異なる
入出力特性を有する複数の差動増幅器を有するガンマ補
正回路であって、前記差動増幅器の少なくとも1つに、
差動対トランジスタのエミッタ間にスイッチング素子と
抵抗素子との直列回路を複数組並列に挿入し、前記スイ
ッチング素子のオンオフ制御によりガンマ特性を変化自
在としてなることを特徴とする。
A gamma correction circuit according to the present invention is a gamma correction circuit having a plurality of differential amplifiers to which a video input signal is commonly input and which have different input / output characteristics. At least one of
It is characterized in that a plurality of series circuits of a switching element and a resistance element are inserted in parallel between the emitters of the differential pair transistors, and the gamma characteristic can be freely changed by controlling ON / OFF of the switching element.

【0011】本発明による他のガンマ補正回路は、前記
差動増幅器の少なくとも2つに夫々差動対トランジスタ
のエミッタ間にスイッチング素子と抵抗素子との直列回
路を複数組並列に挿入し、これ等2つの差動増幅器の活
性化を制御する制御手段を更に含むことを特徴とする。
In another gamma correction circuit according to the present invention, a plurality of series circuits of a switching element and a resistance element are inserted in parallel between at least two of the differential amplifiers, respectively, between the emitters of the differential pair transistors. It is characterized by further comprising control means for controlling activation of the two differential amplifiers.

【0012】[0012]

【実施例】以下に図面を用いて本発明の実施例について
説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0013】図1は本発明の一実施例の回路図であり、
図7と同等部分は同一符号により示している。図7の回
路と異なる部分について述べると、差動増幅器Bの利得
が変化自在に構成されている点である。
FIG. 1 is a circuit diagram of an embodiment of the present invention.
The same parts as in FIG. 7 are indicated by the same reference numerals. The difference from the circuit of FIG. 7 is that the gain of the differential amplifier B is variable.

【0014】すなわち、差動対トランジスタQ13,Q
14のエミッタ間に、利得を決定するための抵抗R1
6,R17が挿入されており、この抵抗R16,R17
の接続状態を制御すべく、これ等各抵抗R16,R17
に直列にNチャネルMOSトランジスタM11,M12
が接続されている。
That is, the differential pair transistors Q13 and Q
Between the 14 emitters, a resistor R1 for determining the gain
6 and R17 are inserted, and the resistors R16 and R17 are inserted.
In order to control the connection state of the resistors R16 and R17,
In series with N-channel MOS transistors M11, M12
Are connected.

【0015】そして、各MOSトランジスタM11,M
12のゲート制御信号としてVG11,VG12 が設けられ
ており、これ等制御信号VG11 ,VG12 に応じてトラン
ジスタM11,M12がオンオフ制御される。よって抵
抗R16,R17の回路接続のオンオフが行われ、結果
として差動増幅器Bの利得が変化自在となるのである。
Then, each MOS transistor M11, M
VG11 and VG12 are provided as the gate control signals of 12, and the transistors M11 and M12 are ON / OFF controlled according to these control signals VG11 and VG12. Therefore, the circuit connection of the resistors R16 and R17 is turned on and off, and as a result, the gain of the differential amplifier B can be changed.

【0016】図2は図1の差動増幅器Bの一般的表記を
行ったものであり、抵抗RXi(i=1〜n)とスイッ
チング用MOSトランジスタMXiとの直列回路が、差
動対トランジスタQ71,Q72のエミッタ間にn組並
列接続されている。尚、Iは定電流源,RCはコレクタ
負荷抵抗,RE1 ,RE2 はエミッタ抵抗,VREF は基
準電圧を夫々示している。
FIG. 2 shows a general notation of the differential amplifier B of FIG. 1. A series circuit of a resistor RXi (i = 1 to n) and a switching MOS transistor MXi is a differential pair transistor Q71. , Q72 are connected in parallel between n emitters. I is a constant current source, RC is a collector load resistance, RE1 and RE2 are emitter resistances, and VREF is a reference voltage.

【0017】トランジスタMXiのオン抵抗R0は直列
抵抗RXiに比し著しく小となるように、トランジスタ
MXiのゲートサイズ(W/L)を大とする。従って、
この差動増幅器の利得のうち最小利得Gmin は、全ての
トランジスタMX1 〜MXnがオフしている場合であ
り、 Gmin =Rc/{r0+(RE1 +RE2 )+R0} となる。尚、r0はNPNトランジスタQ71,Q72
のインピーダンスである。
The gate size (W / L) of the transistor MXi is made large so that the on-resistance R0 of the transistor MXi becomes significantly smaller than the series resistance RXi. Therefore,
The minimum gain Gmin of the gain of this differential amplifier is when all the transistors MX1 to MXn are off, and Gmin = Rc / {r0 + (RE1 + RE2) + R0}. In addition, r0 is an NPN transistor Q71, Q72
Is the impedance of.

【0018】上式において、RE1 とRE2 とがR0,
r0に比して大きいと、 Gmin =Rc/(RE1 +RE2 ) となる。
In the above equation, RE1 and RE2 are R0,
When it is larger than r0, Gmin = Rc / (RE1 + RE2).

【0019】また、全てのトランジスタMX1 〜MXn
がオンした場合の利得は最大となり、 Gmax =Rc/{(RE1 +RE2 )‖RX1 ‖……‖
RXn } となる。尚、‖は並列であることを示す。
Further, all the transistors MX1 to MXn
The gain becomes maximum when is turned on, and Gmax = Rc / {(RE1 + RE2) ‖RX1‖ …… ‖
RXn}. In addition, ‖ indicates that they are in parallel.

【0020】従って、トランジスタMX1 〜MXn のう
ち1つまたは複数個を適当にオン制御することにより、
利得がGmin 〜Gmax の間で適宜選定可能となり、図3
(A)に示す様に入出力特性が変化自在となる。もっと
も、抵抗RXi の各値も適当に設定されるものとする。
Therefore, by appropriately turning on one or more of the transistors MX1 to MXn,
The gain can be properly selected between Gmin and Gmax.
The input / output characteristics can be changed as shown in FIG. However, each value of the resistor RXi is also set appropriately.

【0021】この図2に示した回路を図1のガンマ補正
回路を構成する差動増幅器Bに適用するようにしたのが
本発明の一実施例であり、図1ではn=2の場合を示し
ており、図3(B)に示す入出力特性となる。
It is an embodiment of the present invention that the circuit shown in FIG. 2 is applied to the differential amplifier B constituting the gamma correction circuit of FIG. 1, and the case of n = 2 in FIG. 3B, the input / output characteristics are shown in FIG.

【0022】図4は本発明の他の実施例の回路図であ
り、図1と同等部分は同一符号にて示す。図4において
は、3つの差動増幅器のうち2つの差動増幅器B,Cを
可変利得構造としており、共にn=2である場合を示し
ているが、nは3以上であっても良いことは明らかであ
る。
FIG. 4 is a circuit diagram of another embodiment of the present invention, in which the same parts as in FIG. 1 are designated by the same reference numerals. In FIG. 4, two differential amplifiers B and C of the three differential amplifiers have a variable gain structure, and both n = 2 are shown, but n may be 3 or more. Is clear.

【0023】図5に図4の回路の入出力特性の変化例を
示す。
FIG. 5 shows an example of changes in the input / output characteristics of the circuit shown in FIG.

【0024】図6は本発明の別の実施例を示す回路図で
あり、図1と同等部分は同一符号にて示している。本例
では、図1に示した差動増幅器B(可変利得構造のも
の)を2個(B1,B2で示す)並列に接続したもので
あり、これ等2つの差動増幅器B1,B2をスイッチS
W1 ,SW2 により活性制御自在とした構成である。
FIG. 6 is a circuit diagram showing another embodiment of the present invention, and the same portions as those in FIG. 1 are designated by the same reference numerals. In this example, two differential amplifiers B (having a variable gain structure) shown in FIG. 1 are connected in parallel (indicated by B1 and B2), and these two differential amplifiers B1 and B2 are switched. S
It has a structure in which the activity can be freely controlled by W1 and SW2.

【0025】スイッチSW1 ,SW2 のオンオフの組合
せにより、4通りの回路構成の選択が可能であり、更に
トランジスタM110 ,M120 ,M111 ,M121 のオンオ
フ選択が可能となって、多種のガンマ補正特性が得られ
る。
By combining the switches SW1 and SW2 on and off, four types of circuit configurations can be selected, and the transistors M110, M120, M111, and M121 can be selected on and off to obtain various gamma correction characteristics. To be

【0026】[0026]

【発明の効果】叙上の如く、本発明によれば、差動対ト
ランジスタのエミッタ間に、スイッチング素子と抵抗と
の直列回路を複数組並列に設け、これ等スイッチング素
子のオンオフを外部より制御することによって、多くの
ガンマ補正特性が得られるので、個々のLCDに適した
補正特性を得ることが可能となり、高画質のLCD表示
が可能となるという効果がある。
As described above, according to the present invention, a plurality of series circuits of a switching element and a resistor are provided in parallel between the emitters of a differential pair transistor, and on / off of these switching elements is externally controlled. By doing so, many gamma correction characteristics can be obtained, so that it is possible to obtain the correction characteristics suitable for each LCD, and it is possible to achieve high-quality LCD display.

【0027】また、製造時の抵抗値のバラツキに起因し
て設計どおりの補正特性が得られない場合でも、スイッ
チングトランジスタのオンオフ制御により設計どおりの
特性が得られるという効果もある。
Further, even if the correction characteristic as designed cannot be obtained due to the variation in the resistance value at the time of manufacturing, there is an effect that the characteristic as designed can be obtained by the on / off control of the switching transistor.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.

【図2】図1の回路の一部を一般的に示した図である。FIG. 2 is a diagram generally showing a part of the circuit of FIG.

【図3】(A)は図2の回路の入出力特性の変化例を示
す図、(B)は図1の回路の入出力特性の変化例を示す
図である。
3A is a diagram showing a variation example of input / output characteristics of the circuit of FIG. 2, and FIG. 3B is a diagram showing a variation example of input / output characteristics of the circuit of FIG.

【図4】本発明の他の実施例の回路図である。FIG. 4 is a circuit diagram of another embodiment of the present invention.

【図5】図4の回路の入出力特性の変化例を示す図であ
る。
5 is a diagram showing an example of changes in input / output characteristics of the circuit of FIG.

【図6】本発明の別の実施例の回路図である。FIG. 6 is a circuit diagram of another embodiment of the present invention.

【図7】従来のガンマ補正回路を示す図である。FIG. 7 is a diagram showing a conventional gamma correction circuit.

【図8】(A)〜(D)は図7の回路の入出力特性例を
示す図である。
8A to 8D are diagrams showing examples of input / output characteristics of the circuit of FIG.

【符号の説明】[Explanation of symbols]

A〜C 差動増幅器 Q11〜Q16 NPNトランジスタ M11〜M14 NMOSトランジスタ R11〜R19 抵抗 I11〜I13 定電流源 VG11 〜VG14 外部制御信号 A to C differential amplifier Q11 to Q16 NPN transistor M11 to M14 NMOS transistor R11 to R19 resistance I11 to I13 constant current source VG11 to VG14 external control signal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 映像入力信号が夫々共通入力され互いに
異なる入出力特性を有する複数の差動増幅器を有するガ
ンマ補正回路であって、前記差動増幅器の少なくとも1
つに、差動対トランジスタのエミッタ間にスイッチング
素子と抵抗素子との直列回路を複数組並列に挿入し、前
記スイッチング素子のオンオフ制御によりガンマ特性を
変化自在としてなることを特徴とするガンマ補正回路。
1. A gamma correction circuit having a plurality of differential amplifiers, to which video input signals are commonly input and have different input / output characteristics, wherein at least one of the differential amplifiers is provided.
A gamma correction circuit characterized in that a plurality of series circuits of a switching element and a resistance element are inserted in parallel between the emitters of a differential pair transistor, and the gamma characteristic can be freely changed by controlling ON / OFF of the switching element. .
【請求項2】 前記差動増幅器の少なくとも2つに夫々
差動対トランジスタのエミッタ間にスイッチング素子と
抵抗素子との直列回路を複数組並列に挿入し、これ等2
つの差動増幅器の活性化を制御する制御手段を更に含む
ことを特徴とする請求項1記載のガンマ補正回路。
2. A plurality of series circuits of a switching element and a resistance element are inserted in parallel between at least two of the differential amplifiers between the emitters of the differential pair transistors, respectively.
The gamma correction circuit according to claim 1, further comprising control means for controlling activation of one differential amplifier.
【請求項3】 前記スイッチング素子は、MOSトラン
ジスタであることを特徴とする請求項1または2記載の
ガンマ補正回路。
3. The gamma correction circuit according to claim 1, wherein the switching element is a MOS transistor.
JP5286000A 1993-10-20 1993-10-20 Gamma correction circuit Expired - Fee Related JP2872020B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5286000A JP2872020B2 (en) 1993-10-20 1993-10-20 Gamma correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5286000A JP2872020B2 (en) 1993-10-20 1993-10-20 Gamma correction circuit

Publications (2)

Publication Number Publication Date
JPH07123298A true JPH07123298A (en) 1995-05-12
JP2872020B2 JP2872020B2 (en) 1999-03-17

Family

ID=17698714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5286000A Expired - Fee Related JP2872020B2 (en) 1993-10-20 1993-10-20 Gamma correction circuit

Country Status (1)

Country Link
JP (1) JP2872020B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491570A (en) * 1990-08-07 1992-03-25 Canon Inc Gamma correction circuit
JPH04196770A (en) * 1990-11-27 1992-07-16 Matsushita Electric Ind Co Ltd Gamma correction circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491570A (en) * 1990-08-07 1992-03-25 Canon Inc Gamma correction circuit
JPH04196770A (en) * 1990-11-27 1992-07-16 Matsushita Electric Ind Co Ltd Gamma correction circuit

Also Published As

Publication number Publication date
JP2872020B2 (en) 1999-03-17

Similar Documents

Publication Publication Date Title
EP1794882B1 (en) Programmable low noise amplifier and method
JPH1185113A (en) Device for driving liquid crystal
JPH07193442A (en) Operational amplifier and d/a converter and voltage comparator using it
JP2872020B2 (en) Gamma correction circuit
JP2713193B2 (en) γ correction circuit
US20230040489A1 (en) Variable gain amplifier with temperature compensated gain
JP3217557B2 (en) Voltage gain control circuit
JPH07105899B2 (en) Digital video signal processor
KR100375386B1 (en) Wafer stage temperature compensation of integrated circuits
US5818300A (en) Variable gain amplifier circuit with reduced power requirements
JP2908298B2 (en) Variable gain amplifier
JP3074387B2 (en) Gain control circuit
JPH10303656A (en) Analog signal selection circuit
JP3310609B2 (en) Gamma correction circuit
JP2000307897A (en) Gamma conversion circuit
JP2003229736A (en) Gain control circuit and electron volume circuit
JPH0510457Y2 (en)
JPH0794980A (en) Automatic gain control amplifier
JPH0573083B2 (en)
JPH1065934A (en) Gamma correction circuit
KR100271647B1 (en) Control circuit for gain
JPH11289230A (en) Electronic volume
JPH0595238A (en) Automatic gain control circuit
JP2001045326A (en) Suppressing circuit
JP4147625B2 (en) Volume device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960820

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080108

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100108

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110108

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees