JP2003229736A - Gain control circuit and electron volume circuit - Google Patents
Gain control circuit and electron volume circuitInfo
- Publication number
- JP2003229736A JP2003229736A JP2002027368A JP2002027368A JP2003229736A JP 2003229736 A JP2003229736 A JP 2003229736A JP 2002027368 A JP2002027368 A JP 2002027368A JP 2002027368 A JP2002027368 A JP 2002027368A JP 2003229736 A JP2003229736 A JP 2003229736A
- Authority
- JP
- Japan
- Prior art keywords
- input
- control circuit
- gain control
- circuit
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は単一電源で動作し、
かつゲインを可変できるように構成された増幅器を有す
るゲインコントロール回路に関する。FIELD OF THE INVENTION The present invention operates on a single power supply,
In addition, the present invention relates to a gain control circuit having an amplifier configured to change the gain.
【０００２】[0002]
【従来の技術】従来の単一電源で動作するゲインコント
ロール回路の構成例を図３に示す。このゲインコントロ
ール回路は例えば、電子ボリューム回路に使用される。
同図において、ゲインコントロール回路は、可変抵抗回
路５０と、増幅器６０とを有している。可変抵抗回路５
０は所定の抵抗値を有するｎ個の抵抗素子が直列に接続
されてなる抵抗器５００と、抵抗器５００の各抵抗素子
の接続点に各々、一端が接続され、他端が共通接続され
たＭＯＳトランジスタ等の半導体スイッチＳ１，Ｓ２，
…，Ｓｎと、図示してない制御回路より出力されるディ
ジタルデータに基づいて半導体スイッチＳ１，Ｓ２，
…，Ｓｎをオン／オフ制御するデコーダ５０１とから構
成されている。2. Description of the Related Art FIG. 3 shows an example of the configuration of a conventional gain control circuit that operates with a single power source. This gain control circuit is used, for example, in an electronic volume circuit.
In the figure, the gain control circuit has a variable resistance circuit 50 and an amplifier 60. Variable resistance circuit 5
0 is a resistor 500 in which n resistance elements having a predetermined resistance value are connected in series, and one end is connected to each connection point of the resistance elements of the resistor 500, and the other end is commonly connected. Semiconductor switches S1, S2 such as MOS transistors
, Sn and the semiconductor switches S1, S2 based on digital data output from a control circuit (not shown).
.., Sn for ON / OFF control.
【０００３】また、抵抗器５００の一端は直流カット用
のコンデンサ４０を介して入力端子２００に接続され、
他端はコンデンサ４１を介して出力端子２０１に接続さ
れている。さらに、増幅器６０の反転入力端子は半導体
スイッチＳ１，Ｓ２，…，Ｓｎの共通接続された点に接
続され、非反転入力端子には増幅器６０の電源電圧Ｖdd
の１／２の電圧が印加されている。増幅器６０の出力端
子はコンデンサ４１を介して出力端子２０１に接続され
ている。反転増幅器は単一電源（電源電圧Ｖdd）により
動作するように構成されている。Further, one end of the resistor 500 is connected to the input terminal 200 through a DC cut capacitor 40,
The other end is connected to the output terminal 201 via the capacitor 41. Further, the inverting input terminal of the amplifier 60 is connected to the commonly connected points of the semiconductor switches S1, S2, ...
1/2 of the voltage is applied. The output terminal of the amplifier 60 is connected to the output terminal 201 via the capacitor 41. The inverting amplifier is configured to operate with a single power supply (power supply voltage Vdd).
【０００４】上記構成において、例えば、リモートコン
トローラ等の操作手段より出力される信号に基づいて図
示してない制御回路より出力されるディジタルデータに
よりデコーダ５０１が半導体スイッチＳ１，Ｓ２，…，
Ｓｎをオン／オフ制御する結果、増幅器６０の反転入力
端子と出力端子間に接続される帰還抵抗Ｒｆと増幅器６
０の反転入力端子と入力端子２００との間に接続される
入力抵抗Ｒｉとの比Ｒｆ／Ｒｉが上記リモートコントロ
ーラ等の操作手段の操作量により決定される。In the above structure, the decoder 501 causes the semiconductor switches S1, S2, ..., By digital data output from a control circuit (not shown) based on a signal output from an operating means such as a remote controller.
As a result of controlling ON / OFF of Sn, the feedback resistor Rf connected between the inverting input terminal and the output terminal of the amplifier 60 and the amplifier 6
The ratio Rf / Ri of the input resistance Ri connected between the inverting input terminal of 0 and the input terminal 200 is determined by the operation amount of the operation means such as the remote controller.
【０００５】したがって、入力端子２００からコンデン
サ４０を介して入力される交流信号は、増幅器６０に接
続される入力抵抗Ｒｉと帰還抵抗Ｒｆの比Ｒｆ／Ｒｉの
ゲインで増幅され、入力端子２００から入力された交流
信号を反転した交流信号がコンデンサ４１を介して出力
端子２０１より出力される。Therefore, the AC signal input from the input terminal 200 via the capacitor 40 is amplified by the gain of the ratio Rf / Ri of the input resistance Ri and the feedback resistance Rf connected to the amplifier 60, and input from the input terminal 200. An AC signal obtained by inverting the generated AC signal is output from the output terminal 201 via the capacitor 41.
【０００６】また、従来のゲインコントロール回路の他
の構成例を図４に示す。同図において、ゲインコントロ
ール回路は、可変抵抗回路８０と、増幅器９０とを有し
ている。可変抵抗回路８０は、図３に示した可変抵抗回
路と構成は同一であり、可変抵抗回路８０は所定の抵抗
値を有する（ｎ−１）個の抵抗素子が直列に接続されて
なる抵抗器８００と、抵抗器８００の各抵抗素子の接続
点及び抵抗器８００の両端に各々、一端が接続され、他
端が共通接続されたＭＯＳトランジスタ等の半導体スイ
ッチＳ１，Ｓ２，…，Ｓｎと、図示してない制御回路よ
り出力されるディジタルデータに基づいて半導体スイッ
チＳ１，Ｓ２，…，Ｓｎをオン／オフ制御するデコーダ
８０１とから構成されている。FIG. 4 shows another configuration example of the conventional gain control circuit. In the figure, the gain control circuit has a variable resistance circuit 80 and an amplifier 90. The variable resistance circuit 80 has the same configuration as the variable resistance circuit shown in FIG. 3, and the variable resistance circuit 80 is a resistor in which (n-1) resistance elements having a predetermined resistance value are connected in series. , 800, semiconductor switches S1, S2, ..., Sn such as MOS transistors, one end of each of which is connected to each resistance element of the resistor 800 and both ends of the resistor 800, and the other end of which is commonly connected. .., Sn based on digital data output from a control circuit (not shown) and a decoder 801 which controls ON / OFF of the semiconductor switches S1, S2, ..., Sn.
【０００７】また、抵抗器８００の一端は直流カット用
のコンデンサ７０を介して入力端子３００に接続され、
他端は入力端子３０１に接続されている。さらに、増幅
器９０の非反転入力端子は半導体スイッチＳ１、Ｓ２、
…、Ｓｎの共通接続された点に接続され、反転入力端子
には抵抗７２を介して増幅器９０の電源電圧Ｖddの１／
２の電圧が印加されている。増幅器９０の反転入力端子
と出力端子の間には帰還抵抗７３が接続されており、ま
た増幅器９０の出力端子はコンデンサ７１を介して出力
端子３０２に接続されている。増幅器９０は単一電源
（電源電圧Ｖdd）により動作するように構成されてい
る。Further, one end of the resistor 800 is connected to the input terminal 300 via the DC cutting capacitor 70,
The other end is connected to the input terminal 301. Further, the non-inverting input terminal of the amplifier 90 has semiconductor switches S1, S2,
..., Sn is connected to a commonly connected point, and the inverting input terminal is connected to 1 / V of the power supply voltage Vdd of the amplifier 90 via the resistor 72.
The voltage of 2 is applied. A feedback resistor 73 is connected between the inverting input terminal and the output terminal of the amplifier 90, and the output terminal of the amplifier 90 is connected to the output terminal 302 via the capacitor 71. The amplifier 90 is configured to operate with a single power supply (power supply voltage Vdd).
【０００８】上記構成からなるゲインコントロール回路
では、非反転増幅回路９０のゲインは抵抗７３（帰還抵
抗Ｒｆ）と、抵抗７２（入力抵抗Ｒｉ）との比により決
まるので、増幅器のゲインは一定（１＋Ｒｆ／Ｒｉ）で
あるが、入力端子３００、３０１間から入力される交流
信号の信号レベルは可変抵抗回路８０により調整され
る。可変抵抗回路８０によりレベル調整された信号は増
幅器９０で増幅され、入力端子３００より入力された交
流信号と同相のレベル調整された交流信号が出力端子３
０２より出力される。In the gain control circuit having the above structure, the gain of the non-inverting amplifier circuit 90 is determined by the ratio of the resistor 73 (feedback resistor Rf) and the resistor 72 (input resistor Ri), so the gain of the amplifier is constant (1 + Rf). / Ri), the signal level of the AC signal input between the input terminals 300 and 301 is adjusted by the variable resistance circuit 80. The signal whose level is adjusted by the variable resistance circuit 80 is amplified by the amplifier 90, and an AC signal whose level is adjusted in phase with the AC signal input from the input terminal 300 is output terminal 3.
It is output from 02.
【０００９】[0009]
【発明が解決しようとする課題】図３、図４に示した従
来のゲインコントロール回路では、増幅器のゲイン、ま
たは入力信号レベルを調整するためのＭＯＳトランジス
タ等の半導体スイッチにゲート電圧を超えた電圧が印加
されないように入力信号のレベルを規制する必要が有
る。また、入力信号として電源電圧を超えたレベルの信
号を扱う場合には、上記半導体スイッチに過大な電圧が
かからないような位置にＭＯＳ ＳＷを配置する必要が
有るが、この場合に増幅器のゲインがとれないという問
題が有る。In the conventional gain control circuits shown in FIGS. 3 and 4, the voltage exceeding the gate voltage is applied to the semiconductor switch such as a MOS transistor for adjusting the gain of the amplifier or the input signal level. It is necessary to regulate the level of the input signal so that is not applied. Further, when handling a signal having a level exceeding the power supply voltage as an input signal, it is necessary to dispose the MOS SW at a position where an excessive voltage is not applied to the semiconductor switch. In this case, the gain of the amplifier can be removed. There is a problem that there is no.
【００１０】本発明はこのような事情に鑑みてなされた
ものであり、電源電圧を超えた信号を入力することがで
き、かつゲインの設定範囲を変更することができるゲイ
ンコントロール回路及び電子ボリューム回路を提供する
ことを目的とする。The present invention has been made in view of such circumstances, and a gain control circuit and an electronic volume circuit capable of inputting a signal exceeding a power supply voltage and changing a gain setting range. The purpose is to provide.
【００１１】[0011]
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明は、単一電源で動作し、かつゲ
インを可変できるように構成された増幅器を有するゲイ
ンコントロール回路であって、複数の入力端子を有し、
該複数の入力端子の各々に、重み付けされた抵抗値を有
する複数の抵抗素子の各々の一端が接続され、該複数の
抵抗素子の他端は共通接続され、該共通接続点が前記ゲ
イン可変用の可変抵抗回路の入力側に接続されると共
に、前記複数の入力端子の全て、または前記複数の入力
端子のうちの一部の入力端子に信号を入力可能としたこ
とを特徴とする。In order to achieve the above object, the invention according to claim 1 is a gain control circuit having an amplifier configured to operate with a single power source and to change the gain. Has multiple input terminals,
One end of each of a plurality of resistance elements having a weighted resistance value is connected to each of the plurality of input terminals, the other ends of the plurality of resistance elements are commonly connected, and the common connection point is for gain adjustment. Is connected to the input side of the variable resistance circuit, and a signal can be input to all of the plurality of input terminals or a part of the plurality of input terminals.
【００１２】また、請求項２に記載の発明は、請求項１
に記載のゲインコントロール回路において、前記複数の
入力端子のうち、信号が入力される入力端子以外の入力
端子は接地されることを特徴とする。The invention described in claim 2 is the same as claim 1.
In the gain control circuit described in the item [1], among the plurality of input terminals, input terminals other than the input terminal to which a signal is input are grounded.
【００１３】また、請求項３に記載の発明は、請求項１
または２のいずれかに記載のゲインコントロール回路を
有することを特徴とする。The invention described in claim 3 is the same as claim 1
Alternatively, the gain control circuit according to any one of 2 and 3 is provided.
【００１４】[0014]
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して詳細に説明する。本発明の実施の形態に係
るゲインコントロール回路の構成を図１に示す。本実施
の形態係るゲインコントロール回路は、複数（本実施の
形態では２つ）の入力端子１００、１０１と、増幅器の
ゲインの設定範囲を可変する可変抵抗回路１２と、増幅
器３０とを有している。また、入力端子１００、１０１
の各々には、重み付けされた抵抗値を有する複数（本実
施の形態では２つ）の抵抗素子Ｒ１、Ｒ２の各々の一端
が直流カット用コンデンサ１０、１１を介して接続され
ている。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 shows the configuration of the gain control circuit according to the embodiment of the present invention. The gain control circuit according to the present embodiment has a plurality of (two in the present embodiment) input terminals 100, 101, a variable resistance circuit 12 that varies a gain setting range of the amplifier, and an amplifier 30. There is. In addition, the input terminals 100 and 101
One end of each of a plurality (two in the present embodiment) of resistance elements R1 and R2 having a weighted resistance value is connected to each of the above through DC cut capacitors 10 and 11.
【００１５】抵抗素子Ｒ１、Ｒ２の他端は共通接続さ
れ、該共通接続点がゲイン可変用の可変抵抗回路１２の
入力側に接続されている。可変抵抗回路１２は所定の抵
抗値を有する（ｎ−１）個の抵抗素子が直列に接続され
てなる抵抗器１２０と、抵抗器１２０の各抵抗素子の接
続点及び抵抗器１２０の両端に各々、一端が接続され、
他端が共通接続されたＭＯＳトランジスタ等の半導体ス
イッチＳ１，Ｓ２，…，Ｓｎと、図示してない制御回路
より出力されるディジタルデータに基づいて半導体スイ
ッチＳ１，Ｓ２，…，Ｓｎをオン／オフ制御するデコー
ダ１２１とから構成されている。The other ends of the resistance elements R1 and R2 are commonly connected, and the common connection point is connected to the input side of the variable resistance circuit 12 for variable gain. The variable resistance circuit 12 includes a resistor 120 in which (n-1) resistance elements having a predetermined resistance value are connected in series, a connection point of each resistance element of the resistor 120 and both ends of the resistor 120. , One end is connected,
, Sn having semiconductor switches S1, S2, ..., Sn such as MOS transistors whose other ends are commonly connected, and semiconductor switches S1, S2, ..., Sn are turned on / off based on digital data output from a control circuit (not shown). And a decoder 121 for controlling.
【００１６】また、抵抗器１２０の一端は抵抗素子Ｒ
１、Ｒ２の共通接続点に接続され、他端は出力端子１０
２に接続されている。さらに、増幅器３０の反転入力端
子は半導体スイッチＳ１，Ｓ２，…，Ｓｎの共通接続さ
れた点に接続され、非反転入力端子には増幅器３０の電
源電圧Ｖddの１／２の電圧が印加されている。増幅器３
０の出力端子は出力端子１０２に接続されている。増幅
器３０は単一電源（電源電圧Ｖdd）により動作するよう
に構成されている。Further, one end of the resistor 120 has a resistance element R.
1 and R2 are connected to a common connection point, and the other end is an output terminal 10
Connected to 2. Further, the inverting input terminal of the amplifier 30 is connected to the commonly connected points of the semiconductor switches S1, S2, ..., Sn, and a voltage half the power supply voltage Vdd of the amplifier 30 is applied to the non-inverting input terminal. There is. Amplifier 3
The output terminal of 0 is connected to the output terminal 102. The amplifier 30 is configured to operate with a single power supply (power supply voltage Vdd).
【００１７】上記構成からなるゲインコントロール回路
において、入力端子１００、１０１の全て、またはいず
れかの入力端子に信号を入力するように、入力端子１０
０、１０１の接続関係を図２（Ａ）〜（Ｃ）に示すよう
に選択することにより電源電圧を超えた入力信号を扱う
ことが可能となる。すなわち、本実施の形態では入力端
子の数は２個であるので、増幅器３０の入力側の回路構
成は（２2−１）通りの組合せが有るが、一般的にはＮ
個の入力端子に各々、抵抗素子の一端を接続し、他端を
共通接続してその共通接続点を可変抵抗回路の入力側に
接続するようにした場合に増幅器３０の入力側の回路構
成は（２N−１）通りの組合せが有る。In the gain control circuit having the above-mentioned configuration, the input terminal 10 is provided so that a signal is input to all or one of the input terminals 100 and 101.
By selecting the connection relationship of 0 and 101 as shown in FIGS. 2A to 2C, it is possible to handle an input signal exceeding the power supply voltage. That is, since the number of input terminals is two in the present embodiment, there are ( 2 2-1) combinations of circuit configurations on the input side of the amplifier 30, but in general, N 2
When one end of the resistance element is connected to each of the input terminals and the other end is commonly connected and the common connection point is connected to the input side of the variable resistance circuit, the circuit configuration of the input side of the amplifier 30 is There are (2 N -1) combinations.
【００１８】図２では、可変抵抗回路１２を説明の便宜
上、可変抵抗器の記号で示しているが、図１に示す構成
と同一である。また、入力端子１００、１０１に接続さ
れている抵抗素子Ｒ１、Ｒ２の抵抗値は、例えば、Ｒ
１：Ｒ２＝１：３であり、抵抗素子Ｒ１の抵抗値をＲと
すると、抵抗素子Ｒ２の抵抗値は３Ｒである。図２
（Ａ）に示す回路構成では、入力端子１００、１０１を
共通接続し、かつ信号源２０を接続するようにしてい
る。In FIG. 2, the variable resistance circuit 12 is shown by a symbol of a variable resistor for convenience of explanation, but it has the same structure as that shown in FIG. The resistance values of the resistance elements R1 and R2 connected to the input terminals 100 and 101 are, for example, R
When 1: R2 = 1: 3 and the resistance value of the resistance element R1 is R, the resistance value of the resistance element R2 is 3R. Figure 2
In the circuit configuration shown in (A), the input terminals 100 and 101 are commonly connected and the signal source 20 is connected.
【００１９】この場合には、増幅器のゲインを決定する
入力抵抗は、抵抗素子Ｒ１、Ｒ２の合成抵抗と可変抵抗
回路１２において、抵抗Ｒ１、Ｒ２の接続点と増幅器３
０の反転入力端子との間に接続される抵抗体１２０の抵
抗分Ｒｉ’との和であり、増幅器３０の反転入力端子と
出力端子間に接続される抵抗体１２０の抵抗分Ｒfが帰
還抵抗となる。したがって、反転増幅器３０のゲイン
は、帰還抵抗Ｒfと入力抵抗Ｒｉとの比Ｒf／Ｒiで決定
され、可変抵抗回路１２における半導体スイッチＳ１，
Ｓ２，…，Ｓｎをオン／オフ制御することにより反転増
幅器３０のゲインは＋ＡｄＢ（最大）〜−∞ｄＢ（Ｓｎ
がオンの時、最小）の範囲で変化する。In this case, the input resistance that determines the gain of the amplifier is the combined resistance of the resistance elements R1 and R2 and the connection point of the resistances R1 and R2 and the amplifier 3 in the variable resistance circuit 12.
0 is the sum of the resistance Ri of the resistor 120 connected between the inverting input terminal and the inverting input terminal of 0, and the resistance Rf of the resistor 120 connected between the inverting input terminal and the output terminal of the amplifier 30 is the feedback resistance. Becomes Therefore, the gain of the inverting amplifier 30 is determined by the ratio Rf / Ri of the feedback resistance Rf and the input resistance Ri, and the semiconductor switch S1 in the variable resistance circuit 12 is
By controlling ON / OFF of S2, ..., Sn, the gain of the inverting amplifier 30 is + AdB (maximum) to −∞ dB (Sn
When is on, it changes in the minimum) range.
【００２０】この場合において、可変抵抗回路１２の入
力側であるＱ点における電圧が最大となるのは、帰還抵
抗ＲfがＲf＝０となるときであり、このときは出力端子
１０２の電位はＶdd／２となる。そして、その時のＱ点
の電圧は、入力電圧と出力端子における電位（Ｖdd／
２）との電位差と、並列接続された抵抗素子Ｒ１、Ｒ２
の合成抵抗及び可変抵抗回路１２の抵抗比によって決ま
る。また、最大増幅率は、Ｑ点にＣＭＯＳ ＳＷを配置
し、そのＳＷがＯＮする場合であるがＣＭＯＳ ＳＷの
ゲート電圧よりも高い電圧をＣＭＯＳ ＳＷに印加して
はいけない。そのため、Ｑ点での最大電圧を考慮して、
Ｑ点での最大電圧がＣＭＯＳ ＳＷのゲート電圧を上回
る場合には、最大増幅率は、Ｑ点に印加される最大電圧
と、出力端子電圧（Ｖdd／２）とを抵抗分圧して、そ分
圧電圧が、ゲート電圧（Ｖdd）を越えない位置にＣＭＯ
Ｓ ＳＷを配置する必要が有る。そして、その位置で最
大増幅率が決まる。In this case, the voltage at the point Q on the input side of the variable resistance circuit 12 becomes maximum when the feedback resistance Rf becomes Rf = 0, and at this time, the potential of the output terminal 102 is Vdd. / 2. The voltage at point Q at that time is the input voltage and the potential at the output terminal (Vdd /
2) and the potential difference between the resistance elements R1 and R2 connected in parallel.
It is determined by the combined resistance of the above and the resistance ratio of the variable resistance circuit 12. Further, the maximum amplification factor is when the CMOS SW is arranged at the point Q and the SW is turned on, but a voltage higher than the gate voltage of the CMOS SW should not be applied to the CMOS SW. Therefore, considering the maximum voltage at point Q,
When the maximum voltage at the Q point exceeds the gate voltage of the CMOS SW, the maximum amplification factor is obtained by dividing the maximum voltage applied to the Q point and the output terminal voltage (Vdd / 2) by resistance. CMO at the position where the piezoelectric voltage does not exceed the gate voltage (Vdd)
It is necessary to arrange S SW. Then, the maximum amplification factor is determined at that position.
【００２１】図２（Ｂ）に示す回路構成では、入力端子
１００に信号源２０を接続し、かつ入力端子１０１を接
地するようにしている。さらに、図２（Ｃ）に示す回路
構成では、入力端子１００が接地され、入力端子１０１
に信号源２０が接続されている。In the circuit configuration shown in FIG. 2B, the signal source 20 is connected to the input terminal 100 and the input terminal 101 is grounded. Further, in the circuit configuration shown in FIG. 2C, the input terminal 100 is grounded and the input terminal 101
A signal source 20 is connected to.
【００２２】図２（Ｂ）、（Ｃ）の回路構成の場合もＱ
点から出力端子１０２までのインピーダンスは図２
（Ａ）の場合と同じであるから、増幅器３０のゲイン
は、図２（Ａ）の場合と同じであるが、図２（Ａ）の回
路構成に比して、信号源２０から出力される入力信号の
レベルが抵抗素子Ｒ１とＲ２の値により減衰された状態
で入力され、その減衰量分だけ、入力信号レベルを大き
くすることができる。In the case of the circuit configurations shown in FIGS. 2B and 2C, Q
The impedance from the point to the output terminal 102 is shown in FIG.
Since it is the same as the case of (A), the gain of the amplifier 30 is the same as that of the case of FIG. 2A, but is output from the signal source 20 as compared with the circuit configuration of FIG. 2A. The input signal level is input in a state of being attenuated by the values of the resistance elements R1 and R2, and the input signal level can be increased by the amount of the attenuation.
【００２３】すなわち、図２（Ｂ）の回路構成の場合に
は、信号源２０から入力された入力信号ＶinのＱ点にお
ける減衰量はＲ１：Ｒ２＝１：３であるから、
Ｖin×Ｒ２／（Ｒ１＋Ｒ２）＝（３／４）・Ｖin （１）
したがって、Ｑ点における入力可能な信号レベルの最大
値は図２（Ａ）の場合の４／３倍の電圧値となる。つま
り、信号源２０から見たゲインコントロール回路のゲイ
ンは、（＋Ａ−２．５）ｄＢ〜−∞ｄＢと（見えるよう
に）なる。That is, in the case of the circuit configuration of FIG. 2B, the attenuation amount at the point Q of the input signal Vin input from the signal source 20 is R1: R2 = 1: 3, and thus Vin × R2 / (R1 + R2) = (3/4) Vin (1) Therefore, the maximum value of the signal level that can be input at the point Q is 4/3 times the voltage value in the case of FIG. That is, the gain of the gain control circuit viewed from the signal source 20 is (+ A−2.5) dB to −∞ dB (as visible).
【００２４】また、図２（Ｃ）の回路構成の場合には、
信号源２０から入力された入力信号ＶinのＱ点における
減衰量はＶin×Ｒ１／（Ｒ１＋Ｒ２）＝（１／４）・Ｖ
inとなる。したがって、Ｑ点における入力可能な信号レ
ベルの最大値は図２（Ａ）の場合の４倍の電圧値とな
る。つまり、信号源２０から見たゲインコントロール回
路のゲインは（＋Ａ−１２）ｄＢ〜−∞ｄＢと（見える
ように）なる。但し、図２（Ａ）〜（Ｃ）における各回
路構成における反転増幅器３０から出力される出力電圧
は反転増幅器３０の電源電圧Ｖdd以下である。Further, in the case of the circuit configuration of FIG. 2 (C),
The amount of attenuation at the point Q of the input signal Vin input from the signal source 20 is Vin × R1 / (R1 + R2) = (1/4) · V
becomes in. Therefore, the maximum value of the signal level that can be input at the point Q is four times the voltage value in the case of FIG. That is, the gain of the gain control circuit viewed from the signal source 20 is (+ A-12) dB to -∞ dB (as visible). However, the output voltage output from the inverting amplifier 30 in each circuit configuration in FIGS. 2A to 2C is equal to or lower than the power supply voltage Vdd of the inverting amplifier 30.
【００２５】以上に説明したように、本実施の形態に係
るゲインコントロール回路によれば、増幅器に入力され
る信号の最大入力電圧を、入力端子を２個にした場合に
は３種類選択でき、図２（Ｂ）、（Ｃ）の場合には電源
電圧を超えた最大入力信号を扱うことが可能となる。し
たがって、入力端子をＮ個とした場合には増幅器３０に
入力される信号の最大入力電圧を、（２N−１）種類選
択することができるように構成することができる。ま
た、ゲインコントロール回路のゲインレンジの設定範囲
を変更することができる。さらに、本実施形態に係るゲ
インコントロール回路をＬＳＩに組み込むことにより外
付け部品（抵抗素子）を削減することができる。As described above, according to the gain control circuit according to the present embodiment, the maximum input voltage of the signal input to the amplifier can be selected from three types when the number of input terminals is two. In the cases of FIGS. 2B and 2C, it becomes possible to handle the maximum input signal exceeding the power supply voltage. Therefore, when the number of input terminals is N, the maximum input voltage of the signal input to the amplifier 30 can be selected to be (2 N -1) types. Further, the setting range of the gain range of the gain control circuit can be changed. Furthermore, by incorporating the gain control circuit according to this embodiment into an LSI, external parts (resistive elements) can be reduced.
【００２６】また、上述したゲインコントロール回路を
電子ボリューム回路に使用することにより電源電圧を超
えた入力信号を扱うことができ、かつ入力される信号の
最大入力電圧を、（２N−１）種類選択することができ
ると共に、ゲインレンジの設定範囲を変更することがで
きる電子ボリューム回路を実現することができる。By using the gain control circuit described above in the electronic volume circuit, an input signal exceeding the power supply voltage can be handled, and the maximum input voltage of the input signal is (2 N -1) kinds. It is possible to realize an electronic volume circuit which can be selected and whose setting range of the gain range can be changed.
【００２７】[0027]
【発明の効果】本発明によれば、単一電源で動作し、か
つゲインを可変できるように構成された増幅器を有する
ゲインコントロール回路であって、複数の入力端子を有
し、該複数の入力端子の各々に、重み付けされた抵抗値
を有する複数の抵抗素子の各々の一端が接続され、該複
数の抵抗素子の他端は共通接続され、該共通接続点が前
記ゲイン可変用の可変抵抗回路の入力側に接続されると
共に、前記複数の入力端子の全て、または前記複数の入
力端子のうちの一部の入力端子に信号を入力可能とした
ので、電源電圧を超えた信号を入力することができ、扱
える入力信号の最大信号振幅を（２N−１）種類選択す
ることができる。さらに、ゲインレンジを変更すること
ができる。According to the present invention, there is provided a gain control circuit having an amplifier configured to operate with a single power source and have a variable gain, the gain control circuit having a plurality of input terminals. One end of each of a plurality of resistance elements having weighted resistance values is connected to each of the terminals, the other ends of the plurality of resistance elements are commonly connected, and the common connection point is the variable resistance circuit for varying the gain. Since it is possible to input signals to all of the plurality of input terminals or a part of the plurality of input terminals while being connected to the input side of the The maximum signal amplitude of the input signal that can be handled can be selected (2 N −1) types. Furthermore, the gain range can be changed.
【図１】 本発明の実施の形態に係るゲインコントロー
ル回路の構成を示す回路図。FIG. 1 is a circuit diagram showing a configuration of a gain control circuit according to an embodiment of the present invention.
【図２】 図１に示したゲインコントロール回路におい
て、信号源に対して複数の入力端子の接続関係を変更す
ることにより得られる回路構成例を示す回路図。FIG. 2 is a circuit diagram showing a circuit configuration example obtained by changing the connection relationship of a plurality of input terminals with respect to a signal source in the gain control circuit shown in FIG.
【図３】 従来のゲインコントロール回路の構成の一例
を示す回路図。FIG. 3 is a circuit diagram showing an example of a configuration of a conventional gain control circuit.
【図４】 従来のゲインコントロール回路の他の構成例
を示す回路図。FIG. 4 is a circuit diagram showing another configuration example of a conventional gain control circuit.
１２…可変抵抗回路、２０…信号源、３０…反転増幅
器、１００、１０１…入力端子、１０２…出力端子、１
２０…抵抗器、１２１…デコーダ、Ｓ１，Ｓ２，…，Ｓ
ｎ…半導体スイッチ12 ... Variable resistance circuit, 20 ... Signal source, 30 ... Inversion amplifier, 100, 101 ... Input terminal, 102 ... Output terminal, 1
20 ... Resistor, 121 ... Decoder, S1, S2, ..., S
n ... Semiconductor switch
Claims (3)
きるように構成された増幅器を有するゲインコントロー
ル回路であって、 複数の入力端子を有し、該複数の入力端子の各々に、重
み付けされた抵抗値を有する複数の抵抗素子の各々の一
端が接続され、該複数の抵抗素子の他端は共通接続さ
れ、該共通接続点が前記ゲイン可変用の可変抵抗回路の
入力側に接続されると共に、前記複数の入力端子の全
て、または前記複数の入力端子のうちの一部の入力端子
に信号を入力可能としたことを特徴とするゲインコント
ロール回路。1. A gain control circuit having an amplifier configured to operate with a single power source and to be able to change a gain, the gain control circuit having a plurality of input terminals, wherein each of the plurality of input terminals is weighted. One end of each of the plurality of resistance elements having the resistance value is connected, the other ends of the plurality of resistance elements are commonly connected, and the common connection point is connected to the input side of the variable resistance circuit for variable gain. In addition, the gain control circuit is characterized in that a signal can be input to all of the plurality of input terminals or a part of the plurality of input terminals.
される入力端子以外の入力端子は接地されることを特徴
とする請求項１に記載のゲインコントロール回路。2. The gain control circuit according to claim 1, wherein among the plurality of input terminals, an input terminal other than an input terminal to which a signal is input is grounded.
インコントロール回路を有することを特徴とする電子ボ
リューム回路。3. An electronic volume circuit having the gain control circuit according to claim 1. Description:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002027368A JP3951726B2 (en) | 2002-02-04 | 2002-02-04 | Gain control circuit and electronic volume circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002027368A JP3951726B2 (en) | 2002-02-04 | 2002-02-04 | Gain control circuit and electronic volume circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229736A true JP2003229736A (en) | 2003-08-15 |
| JP3951726B2 JP3951726B2 (en) | 2007-08-01 |
Family
ID=27748913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002027368A Expired - Fee Related JP3951726B2 (en) | 2002-02-04 | 2002-02-04 | Gain control circuit and electronic volume circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3951726B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698319B1 (en) | 2005-02-17 | 2007-03-23 | 삼성전자주식회사 | The gain controlled amplifier and the cascoded gain controlled amplifier on the basis of it |
| US7504974B2 (en) | 2006-09-22 | 2009-03-17 | Nec Electronics Corporation | Selecting circuit |
| JP2012109692A (en) * | 2010-11-16 | 2012-06-07 | Ricoh Co Ltd | Switchable gain amplifier and audio apparatus using the same |
-
2002
- 2002-02-04 JP JP2002027368A patent/JP3951726B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698319B1 (en) | 2005-02-17 | 2007-03-23 | 삼성전자주식회사 | The gain controlled amplifier and the cascoded gain controlled amplifier on the basis of it |
| US7504974B2 (en) | 2006-09-22 | 2009-03-17 | Nec Electronics Corporation | Selecting circuit |
| JP2012109692A (en) * | 2010-11-16 | 2012-06-07 | Ricoh Co Ltd | Switchable gain amplifier and audio apparatus using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3951726B2 (en) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1794882B1 (en) | Programmable low noise amplifier and method | |
| US20030080810A1 (en) | Operational amplifier with chopped input transistor pair | |
| US20080007443A1 (en) | Input interface circuit adapted to both of analog and digital signals | |
| JP2008205560A (en) | Variable gain amplifier circuit, filter circuit and semiconductor device | |
| US20060033574A1 (en) | High linearity programmable gain amplifier using switch | |
| WO2006117943A1 (en) | Radio filter circuit and noise reducing method | |
| JP2011091572A (en) | Variable-gain amplifier circuit | |
| US5825250A (en) | Operational amplifier having an adjustable frequency compensation | |
| JP2007221402A (en) | Variable gain amplifier and semiconductor integrated device | |
| JP3333392B2 (en) | Gain selection technology | |
| US6400933B1 (en) | Amplifier | |
| JP2003229736A (en) | Gain control circuit and electron volume circuit | |
| JP2001144563A (en) | Variable gain amplifier system | |
| JP2004120564A (en) | Operational amplifier | |
| JP4869868B2 (en) | Amplifier | |
| JPH07254830A (en) | Electronic volume control circuit | |
| US6218906B1 (en) | Amplifier circuit | |
| JP3171247B2 (en) | Multi-function arithmetic circuit | |
| JPWO2003028210A1 (en) | Low power variable gain amplifier | |
| JP2567361B2 (en) | Pulse delay circuit | |
| JP2007074340A (en) | Operational amplifier | |
| WO2003084059A1 (en) | Semiconductor integrated circuit | |
| JP2004007706A (en) | Variable current dividing circuit | |
| JP4438421B2 (en) | Filter circuit and filter device having the same | |
| JP2005295252A (en) | Variable resistance circuit, filter circuit and variable gain amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |