JP3171247B2 - Multi-function arithmetic circuit - Google Patents

Multi-function arithmetic circuit

Info

Publication number
JP3171247B2
JP3171247B2 JP34151398A JP34151398A JP3171247B2 JP 3171247 B2 JP3171247 B2 JP 3171247B2 JP 34151398 A JP34151398 A JP 34151398A JP 34151398 A JP34151398 A JP 34151398A JP 3171247 B2 JP3171247 B2 JP 3171247B2
Authority
JP
Japan
Prior art keywords
operational amplifier
input terminal
resistor
switch means
inverting input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34151398A
Other languages
Japanese (ja)
Other versions
JP2000174570A (en
Inventor
健吾 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34151398A priority Critical patent/JP3171247B2/en
Publication of JP2000174570A publication Critical patent/JP2000174570A/en
Application granted granted Critical
Publication of JP3171247B2 publication Critical patent/JP3171247B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は多機能演算回路に関
し、特に差動信号および単独信号を入力信号として、信
号の変換、加算、大きさ調整などの機能を備えた演算回
路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-function arithmetic circuit, and more particularly to an arithmetic circuit having functions such as signal conversion, addition, and size adjustment using differential signals and single signals as input signals.

【0002】[0002]

【従来の技術】例えば、ディジタル携帯電話などで使用
されている変復調装置などでは、良好な変調、復調特性
を得るため、差動信号の単独信号(シングルエンド信号
とも呼ばれる)への変換、変換後の単独信号に対する他
の単独信号の加算、さらには信号振幅の調整などの機能
が必要である。このような機能は、従来、図4のブロッ
ク図に示したように、差動入力端子102A、102B
から入力された差動信号を単独信号に変換する差動単独
変換回路102、差動単独変換回路102の出力信号
に、入力端子112からの単独信号を加算する加算回路
104、ならびに利得調整回路106を直列にした演算
回路108により実現され、差動単独変換回路102、
加算回路104、ならびに利得調整回路106の各回路
は、それぞれ少なくとも1つの演算増幅器を用いて構成
されている。
2. Description of the Related Art For example, in a modulation / demodulation device used in a digital cellular phone or the like, in order to obtain good modulation and demodulation characteristics, a differential signal is converted into a single signal (also called a single-ended signal). A function such as addition of another single signal to one single signal and adjustment of the signal amplitude is required. Such a function is conventionally provided by the differential input terminals 102A, 102B as shown in the block diagram of FIG.
Differential conversion circuit 102 that converts a differential signal input from the multiplexor into a single signal, an addition circuit 104 that adds a single signal from an input terminal 112 to an output signal of the differential single conversion circuit 102, and a gain adjustment circuit 106 Are realized by an arithmetic circuit 108 in which the differential
Each circuit of the addition circuit 104 and the gain adjustment circuit 106 is configured using at least one operational amplifier.

【0003】[0003]

【発明が解決しようとする課題】したがって、従来の演
算回路108では、各回路ブロックごとに演算増幅器を
用いるため、演算回路108全体の消費電力が大きく、
また、半導体チップ上あるいは回路基板上での専有面積
も大きくなっていた。特に電池駆動の電子機器などでは
電池寿命の延長のため低消費電力化の要求が強く、消費
電力の削減は重要な課題となっている。さらに、演算増
幅器を多段接続した構成となる結果、ノイズが大きくな
るという欠点があった。また、差動単独変換回路102
が出力する単独信号110と、外部から入力する単独信
号112とのいずれかを選択して出力するような場合に
は、加算回路104などにセレクタを設ける必要がある
が、その際、セレクタは信号の通過経路に直接挿入する
ことになり、セレクタの非線形性の影響で増幅度の誤差
や歪み等の特性劣化を起こすという問題があった。
Therefore, in the conventional arithmetic circuit 108, since an operational amplifier is used for each circuit block, the power consumption of the entire arithmetic circuit 108 is large.
Further, the occupied area on the semiconductor chip or the circuit board has also been increased. In particular, in battery-powered electronic devices and the like, there is a strong demand for low power consumption in order to extend the battery life, and reducing power consumption is an important issue. Furthermore, as a result of the configuration in which operational amplifiers are connected in multiple stages, there is a disadvantage that noise increases. Further, the differential single conversion circuit 102
When it is necessary to select and output one of the single signal 110 output from the external signal and the single signal 112 input from the outside, it is necessary to provide a selector in the addition circuit 104 or the like. Therefore, there is a problem that characteristics such as amplification errors and distortions are deteriorated due to the nonlinearity of the selector.

【0004】そこで、本発明の主な目的は、使用する演
算増幅器を減らすことによって、低消費電力化、小型
化、ならびにノイズの低減を実現し、さらに増幅度の誤
差や歪み等の特性劣化を最小限に抑えた上で信号の選択
を可能とする多機能演算回路を提供することにある。
Accordingly, a main object of the present invention is to reduce the number of operational amplifiers used, thereby realizing low power consumption, miniaturization, and reduction of noise, and furthermore, deterioration of characteristics such as amplification error and distortion. It is an object of the present invention to provide a multi-function arithmetic circuit capable of selecting a signal while minimizing the signal.

【0005】[0005]

【課題を解決するための手段】本発明は、上記目的を達
成するため、演算増幅器と、第1の入力端子と前記演算
増幅器の非反転入力端子との間に接続された第1の抵抗
器および第1のスイッチ手段から成る直列回路と、第2
の入力端子と前記演算増幅器の反転入力端子との間に接
続された第2の抵抗器および第2のスイッチ手段から成
る直列回路と、第3の入力端子と前記演算増幅器の非反
転入力端子との間に接続された第3の抵抗器および第3
のスイッチ手段から成る直列回路と、基準電位点と前記
演算増幅器の反転入力端子との間に接続された第4の抵
抗器および第4のスイッチ手段から成る直列回路と、前
記演算増幅器の非反転入力端子と前記基準電位点との間
に接続された第1の可変抵抗器と、前記演算増幅器の反
転入力端子と前記演算増幅器の出力端子との間に接続さ
れた第2の可変抵抗器とを備えたことを特徴とする。
In order to achieve the above object, the present invention provides an operational amplifier and a first resistor connected between a first input terminal and a non-inverting input terminal of the operational amplifier. And a series circuit comprising first and second switch means;
A series circuit composed of a second resistor and a second switch connected between the input terminal of the operational amplifier and an inverting input terminal of the operational amplifier; a third input terminal and a non-inverting input terminal of the operational amplifier; And a third resistor connected between
A series circuit comprising a fourth resistor and a fourth switch connected between a reference potential point and an inverting input terminal of the operational amplifier; and a non-inverting circuit of the operational amplifier. A first variable resistor connected between an input terminal and the reference potential point; a second variable resistor connected between an inverting input terminal of the operational amplifier and an output terminal of the operational amplifier; It is characterized by having.

【0006】本発明の多機能演算回路では、第1および
第2のスイッチ手段をオン、第3および第4のスイッチ
手段をオフにし、第1および第2の可変抵抗器を適切な
抵抗値に設定すれば、第1および第2の入力端子を差動
入力端子とする差動増幅回路が形成され、第1および第
2の入力端子に入力された差動信号は、それらの差動成
分のみが増幅されて単独信号に変換され、演算増幅器の
出力端子より出力される。このとき、増幅度は第1およ
び第2の可変抵抗器により変更でき、したがって信号の
大きさを調整することができる。また、第1および第2
のスイッチ手段をオフ、第3および第4のスイッチ手段
をオンにすると第3の入力端子を入力とする非反転増幅
回路が形成され、第3の入力端子より入力された単独信
号が増幅されて演算増幅器の出力端子より出力される。
このとき、増幅度は第2の可変抵抗器により変更でき、
単独信号の大きさを調整することができる。
In the multifunction operation circuit according to the present invention, the first and second switch means are turned on, the third and fourth switch means are turned off, and the first and second variable resistors are set to appropriate resistance values. If set, a differential amplifier circuit having the first and second input terminals as differential input terminals is formed, and the differential signal input to the first and second input terminals includes only those differential components. Is amplified and converted into a single signal, and output from the output terminal of the operational amplifier. At this time, the amplification degree can be changed by the first and second variable resistors, so that the magnitude of the signal can be adjusted. In addition, the first and second
When the switch means is turned off and the third and fourth switch means are turned on, a non-inverting amplifier circuit having the third input terminal as an input is formed, and a single signal input from the third input terminal is amplified. It is output from the output terminal of the operational amplifier.
At this time, the amplification degree can be changed by the second variable resistor,
The magnitude of the single signal can be adjusted.

【0007】また、第1ないし第4のスイッチ手段をす
べてオンにすると、回路は差動増幅回路および非反転増
幅回路として機能し、第1および第2の入力端子に入力
された差動信号と、第3の入力端子に入力された単独信
号とが加算されて演算増幅器の出力端子より出力され
る。そして、上述のように第1および第2のスイッチ手
段をオン、第3および第4のスイッチ手段をオフにした
場合には、第3の入力端子に単独信号が入力されていて
もその信号は加算されず、差動信号のみが選択的に出力
される。逆に、第1および第2のスイッチ手段をオフ、
第3および第4のスイッチ手段をオンにした場合には第
3の入力端子に入力された単独信号のみが選択的に出力
される。
When all of the first to fourth switch means are turned on, the circuit functions as a differential amplifier circuit and a non-inverting amplifier circuit, and the differential signal input to the first and second input terminals and , And the single signal input to the third input terminal are added and output from the output terminal of the operational amplifier. When the first and second switch means are turned on and the third and fourth switch means are turned off as described above, even if a single signal is input to the third input terminal, the signal is not applied. Only the differential signal is selectively output without being added. On the contrary, the first and second switch means are turned off,
When the third and fourth switch means are turned on, only the single signal input to the third input terminal is selectively output.

【0008】また、本発明は、演算増幅器と、第1の入
力端子と前記演算増幅器の非反転入力端子との間に接続
された第1の可変抵抗器および第1のスイッチ手段から
成る直列回路と、第2の入力端子と前記演算増幅器の反
転入力端子との間に接続された第2の可変抵抗器および
第2のスイッチ手段から成る直列回路と、第3の入力端
子と前記演算増幅器の非反転入力端子との間に接続され
た第3の可変抵抗器および第3のスイッチ手段から成る
直列回路と、基準電位点と前記演算増幅器の反転入力端
子との間に接続された第4の可変抵抗器および第4のス
イッチ手段から成る直列回路と、前記演算増幅器の非反
転入力端子と前記基準電位点との間に接続された第1の
抵抗器と、前記演算増幅器の反転入力端子と前記演算増
幅器の出力端子との間に接続された第2の抵抗器と、前
記演算増幅器の非反転入力端子と前記基準電位点との間
に接続された第1のコンデンサと、前記演算増幅器の反
転入力端子と出力端子との間に接続された第2のコンデ
ンサとを備えたことを特徴とする。
Further, the present invention provides a series circuit comprising an operational amplifier, a first variable resistor connected between a first input terminal and a non-inverting input terminal of the operational amplifier, and first switch means. A series circuit including a second variable resistor and a second switch connected between a second input terminal and an inverting input terminal of the operational amplifier; a third input terminal and a serial circuit of the operational amplifier; A series circuit comprising a third variable resistor and a third switch connected between the non-inverting input terminal and a fourth circuit connected between a reference potential point and the inverting input terminal of the operational amplifier; A series circuit comprising a variable resistor and fourth switch means, a first resistor connected between the non-inverting input terminal of the operational amplifier and the reference potential point, and an inverting input terminal of the operational amplifier. An output terminal of the operational amplifier; A second resistor connected therebetween, a first capacitor connected between the non-inverting input terminal of the operational amplifier and the reference potential point, and an inverting input terminal and an output terminal of the operational amplifier. A second capacitor connected therebetween.

【0009】したがって本発明の多機能演算回路は、基
本的な回路構成が上記発明の多機能演算回路と同じであ
って上記多機能演算回路と同様の機能を実現できること
に加えて、第1および第2の抵抗器にそれぞれ第1およ
び第2のコンデンサが並列に接続されていることから、
1次のフィルタ特性を有する差動増幅回路または非反転
増幅回路として動作する。その結果、信号帯域が制限さ
れる上に、高域での位相回りを抑えることができ、演算
増幅器として不必要に広帯域のものを用いなくてもよく
なる。そのため、消費電力の小さい演算増幅器を使用で
き、いっそうの低消費電力化を図ることができる。
Therefore, the multifunction operation circuit of the present invention has the same basic circuit configuration as the multifunction operation circuit of the invention and can realize the same functions as those of the multifunction operation circuit. Since the first and second capacitors are respectively connected in parallel to the second resistor,
It operates as a differential amplifier circuit or a non-inverting amplifier circuit having primary filter characteristics. As a result, the signal band is limited, and the phase rotation in a high band can be suppressed, so that it is not necessary to use an unnecessarily wide operational amplifier. Therefore, an operational amplifier with low power consumption can be used, and power consumption can be further reduced.

【0010】[0010]

【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図1は本発明による多機能
演算回路の一例を示す回路図である。図1に示したよう
に、本実施の形態例の多機能演算回路2は、演算増幅器
4と、第1の入力端子6と演算増幅器4の非反転入力端
子8との間に接続された第1の抵抗器10および第1の
スイッチ手段12から成る直列回路と、第2の入力端子
14と演算増幅器4の反転入力端子16との間に接続さ
れた第2の抵抗器18および第2のスイッチ手段20か
ら成る直列回路とを備えている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing an example of a multi-function operation circuit according to the present invention. As shown in FIG. 1, the multi-function operation circuit 2 according to the present embodiment includes an operational amplifier 4 and a A second resistor 18 and a second resistor 18 connected between a second input terminal 14 and an inverting input terminal 16 of the operational amplifier 4; And a series circuit comprising switch means 20.

【0011】また、多機能演算回路2は、第3の入力端
子22と演算増幅器4の非反転入力端子8との間に接続
された第3の抵抗器24および第3のスイッチ手段26
から成る直列回路と、基準電位点28と演算増幅器4の
反転入力端子16との間に接続された第4の抵抗器30
および第4のスイッチ手段32から成る直列回路を備え
ている。さらに、多機能演算回路2は、演算増幅器4の
非反転入力端子8と基準電位点28との間に接続された
第1の可変抵抗器34と、演算増幅器4の反転入力端子
16と演算増幅器4の出力端子5との間に接続された第
2の可変抵抗器36とを備えている。
The multi-function operation circuit 2 includes a third resistor 24 and a third switch means 26 connected between the third input terminal 22 and the non-inverting input terminal 8 of the operational amplifier 4.
And a fourth resistor 30 connected between the reference potential point 28 and the inverting input terminal 16 of the operational amplifier 4.
And a series circuit comprising the fourth switch means 32. Further, the multi-function arithmetic circuit 2 includes a first variable resistor 34 connected between the non-inverting input terminal 8 of the operational amplifier 4 and the reference potential point 28, the inverting input terminal 16 of the operational amplifier 4 and the operational amplifier 4. And a second variable resistor 36 connected between the output terminal 5 and the second output terminal 5.

【0012】上記第1ないし第4のスイッチ手段12、
20、26、32は本実施の形態例ではMOSトランジ
スタにより構成されている。また、第1および第2の可
変抵抗器34、36はそれぞれ複数のタップ(図示せ
ず)を備えた抵抗器38、40と、第1および第2の可
変抵抗器34、36の一方の端子42をタップのいずれ
に選択的に接続するスイッチ手段44、46とにより構
成され、スイッチ手段44、46は本実施の形態例では
MOSトランジスタにより構成されている。
The first to fourth switch means 12,
In the present embodiment, 20, 26 and 32 are constituted by MOS transistors. The first and second variable resistors 34 and 36 are respectively provided with resistors 38 and 40 having a plurality of taps (not shown) and one terminal of the first and second variable resistors 34 and 36. Switch means 44 and 46 for selectively connecting 42 to any of the taps, and switch means 44 and 46 in the present embodiment are constituted by MOS transistors.

【0013】第1および第2の抵抗器10、18の抵抗
値は互いにほぼ等しく、第3および第4の抵抗器24、
30の抵抗値も互いにほぼ等しい。そして、第1の可変
抵抗器34の抵抗値および第1の抵抗器10の抵抗値の
比と、第1のスイッチ手段12のオン時の抵抗値および
第1の可変抵抗器34を構成するスイッチ手段44のオ
ン時の抵抗値の比とはほぼ等しく、また、第1の可変抵
抗器34の抵抗値および第3の抵抗器24の抵抗値の比
と、第3のスイッチ手段26のオン時の抵抗値および第
1の可変抵抗器34を構成するスイッチ手段44のオン
時の抵抗値の比とはほぼ等しい。
The resistance values of the first and second resistors 10, 18 are substantially equal to each other, and the third and fourth resistors 24,
The resistance values of 30 are also substantially equal to each other. Then, the ratio between the resistance value of the first variable resistor 34 and the resistance value of the first resistor 10, the resistance value when the first switch means 12 is turned on, and the switch constituting the first variable resistor 34 The ratio of the resistance value when the means 44 is turned on is substantially equal to the ratio between the resistance value of the first variable resistor 34 and the resistance value of the third resistor 24 and the ratio when the third switch means 26 is turned on. Is substantially equal to the ratio of the resistance value when the switch means 44 constituting the first variable resistor 34 is turned on.

【0014】さらに、第1および第2のスイッチ手段1
2、20のオン時の抵抗値はほぼ等しく、第3および第
4のスイッチ手段26、32のオン時の抵抗値はほぼ等
しく、第1および第2の可変抵抗器34、36を構成す
るスイッチ手段44、46のオン時の抵抗値はほぼ等し
い。そして、第1および第2の可変抵抗器34、36は
常に同じ抵抗値となるようにスイッチ手段44、46に
よるタップ切り替えが行われる。また、上記基準電位点
28は本実施の形態例では不図示の定電圧電源の出力端
子となっている。
Further, first and second switch means 1
The on-state resistances of the second and second switch means 26 and 32 are substantially equal, and the switches constituting the first and second variable resistors 34 and 36 are substantially equal. The on-state resistance values of the means 44 and 46 are substantially equal. Then, the first and second variable resistors 34 and 36 are switched by the switch means 44 and 46 so that they always have the same resistance value. The reference potential point 28 is an output terminal of a constant voltage power supply (not shown) in this embodiment.

【0015】このように構成された多機能演算回路2に
おいて、第1および第2のスイッチ手段12、20をオ
ン、第3および第4のスイッチ手段26、32をオフに
し、第1および第2の可変抵抗器34、36を適切な抵
抗値に設定すれば、第1および第2の入力端子6、14
を差動入力端子とする差動増幅回路が形成され、第1お
よび第2の入力端子6、14に入力された差動信号は、
それらの差動成分のみが増幅され同相成分が除去されて
単独信号に変換され、演算増幅器4の出力端子より多機
能演算回路2の出力端子48を通じて出力される。この
とき、増幅度は第1の可変抵抗器34の抵抗値を第1の
抵抗器10の抵抗値により除した値(第2の可変抵抗器
36の抵抗値を第2の抵抗器18の抵抗値により除した
値でもある)に等しく、したがって、第1および第2の
可変抵抗器34、36により増幅度を設定して信号の大
きさを調整することができる。
In the multi-function operation circuit 2 configured as described above, the first and second switch means 12 and 20 are turned on, the third and fourth switch means 26 and 32 are turned off, and the first and second switch means are turned off. By setting the variable resistors 34 and 36 of the first and second input terminals 6 and 14 to appropriate resistance values,
Is formed as a differential input terminal, and the differential signal input to the first and second input terminals 6 and 14 is
Only those differential components are amplified and the in-phase components are removed, converted into a single signal, and output from the output terminal of the operational amplifier 4 through the output terminal 48 of the multi-function operation circuit 2. At this time, the amplification degree is a value obtained by dividing the resistance value of the first variable resistor 34 by the resistance value of the first resistor 10 (the resistance value of the second variable resistor 36 is changed by the resistance value of the second resistor 18). Therefore, the magnitude of the signal can be adjusted by setting the amplification degree by the first and second variable resistors 34 and 36.

【0016】また、第1および第2のスイッチ手段1
2、20をオフ、第3および第4のスイッチ手段26、
32をオンにすると第3の入力端子22を入力とする非
反転増幅回路が形成され、第3の入力端子22より入力
された単独信号が位相を反転することなく増幅されて演
算増幅器4の出力端子より出力される。このとき、増幅
度は第1の可変抵抗器34の抵抗値を第3の抵抗器24
の抵抗値によって除した値に等しく、したがって第1お
よび第2の可変抵抗器34、36により増幅度を選択し
て単独信号の大きさを調整することができる。
The first and second switch means 1
2, 20 off, third and fourth switch means 26,
When the switch 32 is turned on, a non-inverting amplifier circuit having the third input terminal 22 as an input is formed. The single signal input from the third input terminal 22 is amplified without inverting the phase, and the output of the operational amplifier 4 is output. Output from terminal. At this time, the amplification degree is determined by changing the resistance value of the first variable resistor 34 to the third resistor 24.
Therefore, the amplification degree can be selected by the first and second variable resistors 34 and 36 to adjust the magnitude of the single signal.

【0017】また、第1ないし第4のスイッチ手段1
2、20、26、32をすべてオンにすると、回路は差
動増幅回路および非反転増幅回路として機能し、第1お
よび第2の入力端子6、14に入力された差動信号と、
第3の入力端子22に入力された単独信号とが加算され
て演算増幅器4の出力端子より出力される。
The first to fourth switch means 1
When all 2, 20, 26, and 32 are turned on, the circuit functions as a differential amplifier circuit and a non-inverting amplifier circuit, and the differential signal input to the first and second input terminals 6, 14 and
The single signal input to the third input terminal 22 is added and output from the output terminal of the operational amplifier 4.

【0018】そして、上述のように第1および第2のス
イッチ手段12、20をオン、第3および第4のスイッ
チ手段26、32をオフにした場合には、第3の入力端
子22に単独信号が入力されていてもその信号は加算さ
れず、差動信号のみが選択的に出力される。逆に、第1
および第2のスイッチ手段12、20をオフ、第3およ
び第4のスイッチ手段26、32をオンにした場合には
第3の入力端子22に入力された単独信号のみが選択的
に出力される。
When the first and second switch means 12 and 20 are turned on and the third and fourth switch means 26 and 32 are turned off as described above, the third input terminal 22 is independently connected to the third input terminal 22. Even if a signal is input, the signal is not added, and only the differential signal is selectively output. Conversely, the first
When the second switch means 12 and 20 are turned off and the third and fourth switch means 26 and 32 are turned on, only the single signal input to the third input terminal 22 is selectively output. .

【0019】さらに、第1ないし第4のスイッチ手段1
2、20、26、32をすべてオフにすると、多機能演
算回路2は電圧フォロア回路となり、第1の可変抵抗器
34を通じて演算増幅器4の非反転入力端子8に入力さ
れる基準電位点28の電圧がほぼそのまま低インピーダ
ンスで演算増幅器4より出力端子48を通じて出力され
る。このように本実施の形態例の多機能演算回路2は電
圧フォロアとしても機能させることができる。
Further, first to fourth switch means 1
When all 2, 20, 26, and 32 are turned off, the multi-function operation circuit 2 becomes a voltage follower circuit, and the reference potential point 28 input to the non-inverting input terminal 8 of the operation amplifier 4 through the first variable resistor 34. The voltage is output from the operational amplifier 4 through the output terminal 48 with a low impedance almost as it is. As described above, the multi-function operation circuit 2 according to the present embodiment can also function as a voltage follower.

【0020】そして、本実施の形態例では、1つの演算
増幅器4のみを用いて構成されているので、従来の多機
能演算回路に比べ、消費電力は大幅に少なく、また専有
面積も小さくなっており、さらに、ノイズ源である演算
増幅器4を1つしか含まないためノイズも減少してSN
比が向上する。加えて、第1ないし第4のスイッチ手段
12、20、26、32の切り替えにより信号を選択で
き、各スイッチ手段のオン抵抗値は上述のように設定可
能であるから、増幅度の誤差は最小限に抑えることがで
きる。また、スイッチ手段をMOSトランジスタにより
構成すれば非線形性の問題はなく、信号の歪みなどは発
生しない。
In this embodiment, since only one operational amplifier 4 is used, the power consumption is significantly reduced and the occupied area is reduced as compared with the conventional multi-function operation circuit. In addition, since only one operational amplifier 4 as a noise source is included, noise is reduced and SN
The ratio improves. In addition, a signal can be selected by switching the first to fourth switch means 12, 20, 26, and 32, and the ON resistance value of each switch means can be set as described above. Can be minimized. Further, if the switch means is constituted by a MOS transistor, there is no problem of non-linearity, and no signal distortion occurs.

【0021】なお、多機能演算回路2の増幅度は上述の
ように抵抗比で決まり、このため各スイッチ手段のオン
抵抗値は多機能演算回路2の増幅度に影響を及ぼす。し
たがって、本実施の形態例では、上述のようにスイッチ
のオン抵抗値の比も各抵抗器の抵抗比に合わせておくこ
とで、スイッチ手段により増幅度に誤差が生じないよう
に図っている。スイッチ手段が増幅度に与える影響を解
消する方法として、スイッチ手段のオン抵抗値を、増幅
度に影響が現れない程度に小さくするという方法も考え
られる。スイッチ手段を本実施の形態例のようにMOS
トランジスタで構成する場合、オン抵抗値を小さくする
ためにはトランジスタのサイズを大きくすれば良い。し
かしその場合、MOSトランジスタに生じる寄生容量も
大きくなってしまい、信号歪みなどの特性劣化が起こ
る。したがって、トランジスタのサイズはあまり大きく
はできず、スイッチ手段のオン抵抗値を小さくするよ
り、本実施の形態例のようにオン抵抗値の比を適切に設
定する方法が現実的である。
The amplification of the multi-function operation circuit 2 is determined by the resistance ratio as described above, and therefore, the on-resistance of each switch means affects the amplification of the multi-function operation circuit 2. Therefore, in the present embodiment, as described above, the ratio of the on-resistance value of the switch is also adjusted to the resistance ratio of each resistor, so that the switching means does not cause an error in the amplification degree. As a method of eliminating the influence of the switching means on the amplification, a method of reducing the ON resistance value of the switching means to such a degree that the amplification is not affected may be considered. The switching means is a MOS transistor as in this embodiment.
In the case of using a transistor, the size of the transistor may be increased to reduce the on-resistance value. However, in that case, the parasitic capacitance generated in the MOS transistor also becomes large, and characteristic deterioration such as signal distortion occurs. Therefore, the size of the transistor cannot be made very large, and a method of appropriately setting the ratio of the on-resistance values as in the present embodiment is more realistic than reducing the on-resistance value of the switch means.

【0022】次に、第2の実施の形態例について説明す
る。上記多機能演算回路2では、増幅度を調整するため
に第1および第2の可変抵抗器34、36の抵抗値を変
化させる。したがって、演算増幅器4から見ると設定さ
れる増幅度により負荷が変化することになる。そこで、
負荷の大きさによってバイアス点が変化する演算増幅器
を上記演算増幅器4の代わりに用いることで、第1およ
び第2の可変抵抗器34、36の抵抗値が小さく設定さ
れた場合でも、必要以上に負荷電流が流れないようにで
き、演算増幅器4における消費電流を抑えて多機能演算
回路2全体の消費電力の削減を図ることが可能となる。
負荷の大きさによってバイアス点が変化する演算増幅器
としては、AB級の増幅回路などにより構成された演算
増幅器などを用いることができる。
Next, a second embodiment will be described. In the multi-function operation circuit 2, the resistance values of the first and second variable resistors 34 and 36 are changed in order to adjust the amplification degree. Therefore, when viewed from the operational amplifier 4, the load changes depending on the amplification degree set. Therefore,
By using an operational amplifier whose bias point changes according to the magnitude of the load in place of the operational amplifier 4, even if the resistance values of the first and second variable resistors 34 and 36 are set to be small, they are more than necessary. The load current can be prevented from flowing, and the current consumption in the operational amplifier 4 can be suppressed to reduce the power consumption of the entire multi-function operation circuit 2.
As the operational amplifier whose bias point changes depending on the size of the load, an operational amplifier including an AB class amplifier circuit or the like can be used.

【0023】次に第3の実施の形態例について説明す
る。図2は第3の実施の形態例の多機能演算回路を示す
回路図である。図中、図1と同一の要素には同一の符号
が付されており、それらに関する説明はここでは省略す
る。図2に示したように第3の実施の形態例の多機能演
算回路50は、第1および第2の可変抵抗器34、36
に並列に第1および第2のコンデンサ52、54を接続
した点で上記多機能演算回路2と異なっている。このよ
うに第1および第2のコンデンサ52、54を接続した
結果、増幅される信号の高周波成分が抑制される。抑制
される信号の周波数は第1および第2のコンデンサ5
2、54の容量および第1および第2の可変抵抗器3
4、36の抵抗値などによって決まり、これらの値は、
第1ないし第3の入力端子6、14、22より入力され
る信号が減衰しない範囲でできるだけ低い周波数の信号
まで抑制されるような値に設定する。その結果、信号帯
域が制限される上に、高域での位相回りを抑えることが
できるため、演算増幅器4として不必要に広帯域のもの
を用いなくてもよくなる。そして、広帯域の演算増幅器
は一般に消費電力も大きいため、このような演算増幅器
4が不要になるということは、回路全体のいっそうの低
消費電力化につながる。
Next, a third embodiment will be described. FIG. 2 is a circuit diagram showing a multi-function operation circuit according to the third embodiment. In the figure, the same elements as those in FIG. 1 are denoted by the same reference numerals, and a description thereof will be omitted here. As shown in FIG. 2, the multifunction operation circuit 50 according to the third embodiment includes first and second variable resistors 34 and 36.
Is different from the multifunction operation circuit 2 in that first and second capacitors 52 and 54 are connected in parallel to the multifunction operation circuit 2. As a result of connecting the first and second capacitors 52 and 54 in this manner, the high frequency component of the signal to be amplified is suppressed. The frequency of the signal to be suppressed depends on the first and second capacitors 5.
2, 54 capacitors and first and second variable resistors 3
4, 36, etc., and these values are
The signal is set to a value such that a signal having a frequency as low as possible is suppressed as long as the signal input from the first to third input terminals 6, 14, 22 is not attenuated. As a result, the signal band is limited and the phase rotation in the high frequency band can be suppressed, so that it is not necessary to use an unnecessarily wide operational amplifier 4. Since the wideband operational amplifier generally consumes a large amount of power, the elimination of such an operational amplifier 4 leads to a further reduction in the power consumption of the entire circuit.

【0024】次に第4の実施の形態例について説明す
る。図3は第4の実施の形態例の多機能演算回路2を示
す回路図である。図中、図1、図2と同一の要素には同
一の符号が付されている。図3に示したように第3の実
施の形態例の多機能演算回路56は、演算増幅器4と、
第1の入力端子6と演算増幅器4の非反転入力端子8と
の間に接続された第1の可変抵抗器58および第1のス
イッチ手段12から成る直列回路と、第2の入力端子1
4と演算増幅器4の反転入力端子16との間に接続され
た第2の可変抵抗器60および第2のスイッチ手段20
から成る直列回路とを備えている。
Next, a fourth embodiment will be described. FIG. 3 is a circuit diagram showing a multi-function operation circuit 2 according to the fourth embodiment. In the drawings, the same elements as those in FIGS. 1 and 2 are denoted by the same reference numerals. As shown in FIG. 3, the multi-function operation circuit 56 according to the third embodiment includes an operational amplifier 4 and
A series circuit comprising a first variable resistor 58 and a first switch means 12 connected between the first input terminal 6 and the non-inverting input terminal 8 of the operational amplifier 4;
4 and the second switch means 20 connected between the second variable resistor 60 and the inverting input terminal 16 of the operational amplifier 4.
And a series circuit comprising:

【0025】また、多機能演算回路56は、第3の入力
端子22と演算増幅器4の非反転入力端子8との間に接
続された第3の可変抵抗器62および第3のスイッチ手
段26から成る直列回路と、基準電位点28と演算増幅
器4の反転入力端子16との間に接続された第4の可変
抵抗器64および第4のスイッチ手段32から成る直列
回路とを備えている。
The multi-function operation circuit 56 is connected to the third variable resistor 62 and the third switch means 26 connected between the third input terminal 22 and the non-inverting input terminal 8 of the operational amplifier 4. And a series circuit comprising a fourth variable resistor 64 and a fourth switch means 32 connected between the reference potential point 28 and the inverting input terminal 16 of the operational amplifier 4.

【0026】そして、多機能演算回路56は、演算増幅
器4の非反転入力端子8と基準電位点28との間に接続
された第1の抵抗器66と、演算増幅器4の反転入力端
子16と演算増幅器4の出力端子との間に接続された第
2の抵抗器68と、演算増幅器4の非反転入力端子8と
基準電位点28との間に接続された第1のコンデンサ7
0と、演算増幅器4の反転入力端子16と出力端子との
間に接続された第2のコンデンサ72とを備えている。
The multi-function operation circuit 56 includes a first resistor 66 connected between the non-inverting input terminal 8 of the operational amplifier 4 and the reference potential point 28, and an inverting input terminal 16 of the operational amplifier 4. A second resistor 68 connected between the output terminal of the operational amplifier 4 and a first capacitor 7 connected between the non-inverting input terminal 8 of the operational amplifier 4 and the reference potential point 28;
0, and a second capacitor 72 connected between the inverting input terminal 16 and the output terminal of the operational amplifier 4.

【0027】第1および第2の抵抗器66、68は互い
にほぼ等しい抵抗値を有し、第1および第2のコンデン
サ70、72も互いにほぼ等しい容量を有している。ま
た、第1および第2の可変抵抗器58、60は互いに連
動して動作させてほぼ同一の値に設定する。第3および
第4の可変抵抗器についても同様である。これらの可変
抵抗器は具体的には上記第1および第2の可変抵抗器3
4、36と同じように、タップ付き抵抗器とMOSトラ
ンジスタにより構成することができる。
The first and second resistors 66 and 68 have substantially equal resistance values, and the first and second capacitors 70 and 72 also have substantially equal capacitance. The first and second variable resistors 58 and 60 are operated in conjunction with each other and set to substantially the same value. The same applies to the third and fourth variable resistors. These variable resistors are, specifically, the first and second variable resistors 3 described above.
As in the case of 4, 36, it can be constituted by a resistor with a tap and a MOS transistor.

【0028】この多機能演算回路56は、第1および第
2の抵抗器66、68に並列に第1および第2のコンデ
ンサ70、72が接続されているので、1次のフィルタ
特性を有する差動増幅回路(または非反転増幅回路)と
なっており、多機能演算回路50の場合と同様、増幅さ
れる信号の高周波成分が抑制される。抑制される信号の
周波数は第1および第2のコンデンサ70、72の容量
および第1および第2の抵抗器66、68の抵抗値など
によって決まり、これらの値は、第1ないし第3の入力
端子6、14、22より入力される信号が減衰しない範
囲でできるだけ低い周波数の信号まで抑制されるような
値に設定する。
Since the first and second capacitors 70 and 72 are connected in parallel to the first and second resistors 66 and 68, the multifunction operation circuit 56 has a differential filter having a first-order filter characteristic. It is a dynamic amplifier circuit (or a non-inverting amplifier circuit), and suppresses a high frequency component of a signal to be amplified, as in the case of the multi-function operation circuit 50. The frequency of the signal to be suppressed is determined by the capacitance of the first and second capacitors 70 and 72, the resistance of the first and second resistors 66 and 68, and the like, and these values are the first to third inputs. The signal is set to a value that suppresses a signal having a frequency as low as possible within a range in which a signal input from the terminals 6, 14, and 22 is not attenuated.

【0029】その結果、信号帯域が制限される上に、高
域での位相回りを抑えることができるため、演算増幅器
4として不必要に広帯域のものを用いなくてもよくな
る。したがって、多機能演算回路50の場合と同様、い
っそうの低消費電力化を図ることができる。そして、こ
の多機能演算回路56では、第1および第2の抵抗器6
6、68は固定抵抗器であり、増幅度の調整は第1ない
し第4の可変抵抗器によって行うため、増幅度を変えて
も周波数特性は変化しない。したがって、遮断周波数
を、多機能演算回路50の場合より、入力信号の周波数
により近い値に設定することができ、消費電力を削減す
る上でより効果的である。なお、増幅度などの設定にお
いては、第1ないし第4のスイッチ手段12、20、2
6、32のオン抵抗値を、それぞれに直列接続されてい
る第1ないし第4の可変抵抗器の抵抗値に含めること
で、必要な差動増幅特性などを確保することができる。
As a result, the signal band is restricted and the phase rotation in the high frequency band can be suppressed, so that it is not necessary to use an unnecessarily wide operational amplifier 4. Therefore, as in the case of the multi-function operation circuit 50, further lower power consumption can be achieved. In the multi-function operation circuit 56, the first and second resistors 6
Reference numerals 6 and 68 denote fixed resistors, and since the adjustment of the amplification is performed by the first to fourth variable resistors, the frequency characteristics do not change even if the amplification is changed. Therefore, the cutoff frequency can be set to a value closer to the frequency of the input signal than in the case of the multi-function operation circuit 50, which is more effective in reducing power consumption. In setting the amplification degree and the like, the first to fourth switch means 12, 20, 2,
By including the on-resistance values of 6, 32 in the resistance values of the first to fourth variable resistors respectively connected in series, necessary differential amplification characteristics and the like can be secured.

【0030】[0030]

【発明の効果】以上説明したように本発明の多機能演算
回路では、第1および第2のスイッチ手段をオン、第3
および第4のスイッチ手段をオフにし、第1および第2
の可変抵抗器を適切な抵抗値に設定すれば、第1および
第2の入力端子を差動入力端子とする差動増幅回路が形
成され、第1および第2の入力端子に入力された差動信
号は、それらの差動成分のみが増幅されて単独信号に変
換され、演算増幅器の出力端子より出力される。このと
き、増幅度は第1および第2の可変抵抗器により変更で
き、したがって信号の大きさを調整することができる。
また、第1および第2のスイッチ手段をオフ、第3およ
び第4のスイッチ手段をオンにすると第3の入力端子を
入力とする非反転増幅回路が形成され、第3の入力端子
より入力された単独信号が増幅されて演算増幅器の出力
端子より出力される。このとき、増幅度は第2の可変抵
抗器により変更でき、単独信号の大きさを調整すること
ができる。
As described above, in the multi-function operation circuit according to the present invention, the first and second switch means are turned on and the third switch means is turned on.
And the fourth switch means are turned off, and the first and second switch means are turned off.
Is set to an appropriate resistance value, a differential amplifier circuit having the first and second input terminals as differential input terminals is formed, and the differential amplifier input to the first and second input terminals is formed. The dynamic signal is converted into a single signal by amplifying only those differential components and output from the output terminal of the operational amplifier. At this time, the amplification degree can be changed by the first and second variable resistors, so that the magnitude of the signal can be adjusted.
Further, when the first and second switch means are turned off and the third and fourth switch means are turned on, a non-inverting amplifier circuit having the third input terminal as an input is formed. The single signal is amplified and output from the output terminal of the operational amplifier. At this time, the amplification degree can be changed by the second variable resistor, and the magnitude of the single signal can be adjusted.

【0031】また、第1ないし第4のスイッチ手段をす
べてオンにすると、回路は差動増幅回路および非反転増
幅回路として機能し、第1および第2の入力端子に入力
された差動信号と、第3の入力端子に入力された単独信
号とが加算されて演算増幅器の出力端子より出力され
る。さらに、上述のように第1および第2のスイッチ手
段をオン、第3および第4のスイッチ手段をオフにした
場合には、第3の入力端子に単独信号が入力されていて
もその信号は加算されず、差動信号のみが選択的に出力
される。逆に、第1および第2のスイッチ手段をオフ、
第3および第4のスイッチ手段をオンにした場合には第
3の入力端子に入力された単独信号のみが選択的に出力
される。
When all of the first to fourth switch means are turned on, the circuit functions as a differential amplifier circuit and a non-inverting amplifier circuit, and the differential signal inputted to the first and second input terminals and , And the single signal input to the third input terminal are added and output from the output terminal of the operational amplifier. Further, when the first and second switch means are turned on and the third and fourth switch means are turned off as described above, even if a single signal is input to the third input terminal, the signal is not applied. Only the differential signal is selectively output without being added. On the contrary, the first and second switch means are turned off,
When the third and fourth switch means are turned on, only the single signal input to the third input terminal is selectively output.

【0032】そして、本発明の多機能演算回路は、1つ
の演算増幅器のみを用いて構成されているので、従来の
多機能演算回路に比べ、消費電力は大幅に少なく、また
専有面積も小さくなっており、さらに、ノイズ源である
演算増幅器を1つしか含まないためノイズも減少してS
N比が向上する。加えて、第1ないし第4のスイッチ手
段の切り替えにより信号を選択でき、各スイッチ手段の
オン抵抗値を適切に設定することで増幅度の誤差は最小
限に抑えることができる。また、各スイッチ手段は例え
ばMOSトランジスタにより構成でき、その場合、非線
形性の問題はなく、信号の歪みなどは発生しない。すな
わち、本発明では、増幅度の誤差や信号の歪みなどを生
じることなく信号を選択することができる。
Since the multi-function operation circuit of the present invention is configured using only one operation amplifier, the power consumption is significantly reduced and the occupied area is reduced as compared with the conventional multi-function operation circuit. In addition, since only one operational amplifier, which is a noise source, is included, noise is reduced and S
The N ratio is improved. In addition, a signal can be selected by switching the first to fourth switch means, and an error in the amplification degree can be minimized by appropriately setting the on-resistance value of each switch means. Each switch means can be constituted by, for example, a MOS transistor. In this case, there is no problem of non-linearity, and no signal distortion occurs. That is, according to the present invention, a signal can be selected without causing an error in amplification degree or signal distortion.

【0033】また、本発明の多機能演算回路では第1お
よび第2の抵抗器にそれぞれ第1および第2のコンデン
サが並列に接続されていることから、1次のフィルタ特
性を有する差動増幅回路または非反転増幅回路として動
作する。その結果、信号帯域が制限される上に、高域で
の位相回りを抑えることができ、演算増幅器として不必
要に広帯域のものを用いなくてもよくなる。そのため、
消費電力の小さい演算増幅器を使用でき、いっそうの低
消費電力化を図ることができる。
Further, in the multi-function operation circuit of the present invention, since the first and second capacitors are connected in parallel to the first and second resistors, respectively, the differential amplifier having the first-order filter characteristic is provided. It operates as a circuit or a non-inverting amplifier circuit. As a result, the signal band is limited, and the phase rotation in a high band can be suppressed, so that it is not necessary to use an unnecessarily wide operational amplifier. for that reason,
An operational amplifier with low power consumption can be used, and power consumption can be further reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による多機能演算回路の一例を示す回路
図である。
FIG. 1 is a circuit diagram showing an example of a multi-function operation circuit according to the present invention.

【図2】第3の実施の形態例の多機能演算回路を示す回
路図である。
FIG. 2 is a circuit diagram showing a multifunction operation circuit according to a third embodiment.

【図3】第4の実施の形態例の多機能演算回路を示す回
路図である。
FIG. 3 is a circuit diagram showing a multi-function operation circuit according to a fourth embodiment.

【図4】従来の多機能演算回路の一例を示すブロック図
である。
FIG. 4 is a block diagram illustrating an example of a conventional multi-function operation circuit.

【符号の説明】[Explanation of symbols]

2……多機能演算回路、4……演算増幅器、6……第1
の入力端子、8……非反転入力端子、10……第1の抵
抗器、12……第1のスイッチ手段、14……第2の入
力端子、16……反転入力端子、18……第2の抵抗
器、20……第2のスイッチ手段、22……第3の入力
端子、24……第3の抵抗器、26……第3のスイッチ
手段、28……基準電位点、30……第4の抵抗器、3
2……第4のスイッチ手段、34……第1の可変抵抗
器、36……第2の可変抵抗器、38……抵抗器、40
……抵抗器、42……一方の端子、44……スイッチ手
段、46……スイッチ手段、48……出力端子、50…
…多機能演算回路、52……第1のコンデンサ、54…
…第2のコンデンサ、56……多機能演算回路、58…
…第1の可変抵抗器、60……第2の可変抵抗器、62
……第3の可変抵抗器、64……第4の可変抵抗器、6
6……第1の抵抗器、68……第2の抵抗器、70……
第1のコンデンサ、72……第2のコンデンサ、102
……差動単独変換回路、104……加算回路、106…
…利得調整回路、108……演算回路、110……単独
信号、112……単独信号。
2... Multi-function arithmetic circuit, 4... Operational amplifier, 6.
, Non-inverted input terminal, 10 ... first resistor, 12 ... first switch means, 14 ... second input terminal, 16 ... inverted input terminal, 18 ... 2 resistors, 20 second switch means, 22 third input terminal, 24 third resistor, 26 third switch means, 28 reference potential point, 30 ... the fourth resistor, 3
2... 4th switch means, 34... 1st variable resistor, 36... 2nd variable resistor, 38.
... Resistor 42, one terminal 44 switch means 46 switch means 48 output terminal 50
... Multi-function operation circuit, 52 ... First capacitor, 54 ...
... second capacitor, 56 ... multi-function operation circuit, 58 ...
... a first variable resistor, 60 ... a second variable resistor, 62
... Third variable resistor, 64... Fourth variable resistor, 6
6 first resistor, 68 second resistor, 70
First capacitor, 72... Second capacitor, 102
...... Differential single conversion circuit, 104 ... Addition circuit, 106 ...
... Gain adjustment circuit, 108 arithmetic circuit, 110 single signal, 112 single signal.

Claims (13)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 演算増幅器と、 第1の入力端子と前記演算増幅器の非反転入力端子との
間に接続された第1の抵抗器および第1のスイッチ手段
から成る直列回路と、 第2の入力端子と前記演算増幅器の反転入力端子との間
に接続された第2の抵抗器および第2のスイッチ手段か
ら成る直列回路と、 第3の入力端子と前記演算増幅器の非反転入力端子との
間に接続された第3の抵抗器および第3のスイッチ手段
から成る直列回路と、 基準電位点と前記演算増幅器の反転入力端子との間に接
続された第4の抵抗器および第4のスイッチ手段から成
る直列回路と、 前記演算増幅器の非反転入力端子と前記基準電位点との
間に接続された第1の可変抵抗器と、 前記演算増幅器の反転入力端子と前記演算増幅器の出力
端子との間に接続された第2の可変抵抗器とを備えたこ
とを特徴とする多機能演算回路。
An operational amplifier; a series circuit comprising a first resistor and first switch means connected between a first input terminal and a non-inverting input terminal of the operational amplifier; A series circuit composed of a second resistor and a second switch connected between an input terminal and an inverting input terminal of the operational amplifier; and a third circuit connected to a third input terminal and a non-inverting input terminal of the operational amplifier. A series circuit comprising a third resistor and third switch means connected therebetween; a fourth resistor and a fourth switch connected between a reference potential point and an inverting input terminal of the operational amplifier. A first series resistor connected between a non-inverting input terminal of the operational amplifier and the reference potential point; an inverting input terminal of the operational amplifier and an output terminal of the operational amplifier. Second possible connected between A multi-function arithmetic circuit comprising a variable resistor.
【請求項2】 前記第1および第2の入力端子には差動
信号が入力され、前記第3の入力端子には単独信号が入
力されることを特徴とする請求項1記載の多機能演算回
路。
2. The multi-function operation according to claim 1, wherein a differential signal is input to the first and second input terminals, and a single signal is input to the third input terminal. circuit.
【請求項3】 前記第1ないし第4のスイッチ手段はM
OSトランジスタにより構成されていることを特徴とす
る請求項1記載の多機能演算回路。
3. The method according to claim 1, wherein the first to fourth switch means are M
2. The multi-function operation circuit according to claim 1, wherein the multi-function operation circuit comprises an OS transistor.
【請求項4】 前記第1および第2の可変抵抗器はそれ
ぞれ複数のタップを備えた抵抗器と、前記第1および第
2の可変抵抗器の一方の端子を前記タップのいずれかに
選択的に接続するスイッチ手段とにより構成されている
ことを特徴とする請求項1記載の多機能演算回路。
4. The first and second variable resistors each include a resistor having a plurality of taps, and one terminal of the first and second variable resistors is selectively connected to one of the taps. 2. The multi-function arithmetic circuit according to claim 1, further comprising switch means connected to said multi-function arithmetic circuit.
【請求項5】 前記スイッチ手段はMOSトランジスタ
により構成されていることを特徴とする請求項4記載の
多機能演算回路。
5. The multi-function operation circuit according to claim 4, wherein said switch means comprises a MOS transistor.
【請求項6】 前記第1および第2の抵抗器の抵抗値は
互いに等しく、 前記第3および第4の抵抗器の抵抗値は互いに等しく、 前記第1の可変抵抗器の抵抗値および前記第1の抵抗器
の抵抗値の比と、前記第1のスイッチ手段のオン時の抵
抗値および前記第1の可変抵抗器を構成するスイッチ手
段のオン時の抵抗値の比とは等しく、 前記第1の可変抵抗器の抵抗値および前記第3の抵抗器
の抵抗値の比と、前記第3のスイッチ手段のオン時の抵
抗値および前記第1の可変抵抗器を構成する前記スイッ
チ手段のオン時の抵抗値の比とは等しく、 前記第1および第2のスイッチ手段のオン時の抵抗値
しく、 前記第3および第4のスイッチ手段のオン時の抵抗値
しく、 前記第1および第2の可変抵抗器を構成する前記スイッ
チ手段のオン時の抵抗値は等しいことを特徴とする請求
項5記載の多機能演算回路。
Wherein said resistance values of the first and second resistors etc. properly in <br/> each other, the resistance value of the third and fourth resistors rather equal to each other, the first The ratio between the resistance value of the variable resistor and the resistance value of the first resistor, the resistance value when the first switch means is turned on, and the resistance when the switch means constituting the first variable resistor is turned on. etc. properly the ratio of values, the first and the ratio of the resistance value and the resistance value of the third resistor of the variable resistor, said third switch means oN when the resistance value and the first variable wherein etc. properly the ratio of the resistance value at the on-state of the switching means constituting the resistor, the resistance value of the oN state of the first and second switching means
Etc. properly, the resistance value of the ON state of the third and fourth switching means
Etc. properly, the first and second multi-function arithmetic circuit according to claim 5, wherein the resistance value of the ON state of the switching means constituting the variable resistor is characterized by equal correct.
【請求項7】 前記第1および第2の可変抵抗器は互い
に等しい値に設定されることを特徴とする請求項1記載
の多機能演算回路。
7. The first and second variable resistors are connected to each other.
Multifunctional arithmetic circuit according to claim 1, characterized in that it is set to a value equal to.
【請求項8】 前記基準電位点は定電圧電源の出力端子
であることを特徴とする請求項1記載の多機能演算回
路。
8. The multifunction operation circuit according to claim 1, wherein said reference potential point is an output terminal of a constant voltage power supply.
【請求項9】 前記演算増幅器は負荷の大きさによって
バイアス点が変化することを特徴とする請求項1記載の
多機能演算回路。
9. The multi-function arithmetic circuit according to claim 1, wherein a bias point of the operational amplifier changes according to a magnitude of a load.
【請求項10】 前記演算増幅器はAB級の増幅回路に
より構成されていることを特徴とする請求項9記載の多
機能演算回路。
10. The multi-function arithmetic circuit according to claim 9, wherein said operational amplifier is constituted by an AB class amplifier circuit.
【請求項11】 前記演算増幅器の非反転入力端子と前
記基準電位点との間に接続された第1のコンデンサと、
前記演算増幅器の反転入力端子と出力端子との間に接続
された第2のコンデンサとをさらに備えたことを特徴と
する請求項1記載の多機能演算回路。
11. A first capacitor connected between a non-inverting input terminal of the operational amplifier and the reference potential point,
2. The multi-function arithmetic circuit according to claim 1, further comprising a second capacitor connected between an inverting input terminal and an output terminal of the operational amplifier.
【請求項12】 演算増幅器と、 第1の入力端子と前記演算増幅器の非反転入力端子との
間に接続された第1の可変抵抗器および第1のスイッチ
手段から成る直列回路と、 第2の入力端子と前記演算増幅器の反転入力端子との間
に接続された第2の可変抵抗器および第2のスイッチ手
段から成る直列回路と、 第3の入力端子と前記演算増幅器の非反転入力端子との
間に接続された第3の可変抵抗器および第3のスイッチ
手段から成る直列回路と、 基準電位点と前記演算増幅器の反転入力端子との間に接
続された第4の可変抵抗器および第4のスイッチ手段か
ら成る直列回路と、 前記演算増幅器の非反転入力端子と前記基準電位点との
間に接続された第1の抵抗器と、 前記演算増幅器の反転入力端子と前記演算増幅器の出力
端子との間に接続された第2の抵抗器と、 前記演算増幅器の非反転入力端子と前記基準電位点との
間に接続された第1のコンデンサと、 前記演算増幅器の反転入力端子と出力端子との間に接続
された第2のコンデンサとを備えたことを特徴とする多
機能演算回路。
12. A series circuit comprising an operational amplifier, a first variable resistor connected between a first input terminal and a non-inverting input terminal of the operational amplifier, and first switch means; A series circuit comprising a second variable resistor and second switch means connected between the input terminal of the operational amplifier and an inverting input terminal of the operational amplifier; a third input terminal and a non-inverting input terminal of the operational amplifier A series circuit consisting of a third variable resistor and third switch means connected between the third variable resistor and a third variable resistor connected between a reference potential point and an inverting input terminal of the operational amplifier; A series circuit comprising fourth switch means; a first resistor connected between the non-inverting input terminal of the operational amplifier and the reference potential point; an inverting input terminal of the operational amplifier and the operational amplifier; Connect to output terminal A second resistor, a first capacitor connected between the non-inverting input terminal of the operational amplifier and the reference potential point, and a capacitor connected between the inverting input terminal and the output terminal of the operational amplifier. And a second capacitor.
【請求項13】 前記第1および第2の抵抗器は互い
しい抵抗値を有し、第1および第2のコンデンサは互
に等しい容量を有することを特徴とする請求項12記
載の多機能演算回路。
Wherein said first and second resistors to one another
It has equal correct resistance value, the first and second capacitors multifunctional arithmetic circuit according to claim 12, wherein it has an equal correct capacity each other <br/> physician.
JP34151398A 1998-12-01 1998-12-01 Multi-function arithmetic circuit Expired - Fee Related JP3171247B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34151398A JP3171247B2 (en) 1998-12-01 1998-12-01 Multi-function arithmetic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34151398A JP3171247B2 (en) 1998-12-01 1998-12-01 Multi-function arithmetic circuit

Publications (2)

Publication Number Publication Date
JP2000174570A JP2000174570A (en) 2000-06-23
JP3171247B2 true JP3171247B2 (en) 2001-05-28

Family

ID=18346653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34151398A Expired - Fee Related JP3171247B2 (en) 1998-12-01 1998-12-01 Multi-function arithmetic circuit

Country Status (1)

Country Link
JP (1) JP3171247B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605659B2 (en) * 2006-09-07 2009-10-20 National Semiconductor Corporation Gain adjustment for programmable gain amplifiers
JP5070918B2 (en) * 2007-05-01 2012-11-14 富士通セミコンダクター株式会社 Analog signal selection circuit
JP6054732B2 (en) * 2012-12-14 2016-12-27 ルネサスエレクトロニクス株式会社 Semiconductor device and offset voltage correction method
CN115065234B (en) * 2022-08-15 2022-11-18 英彼森半导体(珠海)有限公司 Analog filter framework working at various power supply voltages and filtering method

Also Published As

Publication number Publication date
JP2000174570A (en) 2000-06-23

Similar Documents

Publication Publication Date Title
US8571496B2 (en) Semiconductor device for signal amplification
US6618579B1 (en) Tunable filter with bypass
JP3701306B2 (en) Receiver with adjustable bandwidth filter
US7880546B2 (en) Amplifier and the method thereof
JP3653171B2 (en) Variable gain amplifier
US7400203B2 (en) Circuit with Q-enhancement cell having feedback loop
US5872475A (en) Variable attenuator
US8395448B2 (en) Apparatus and method for miller compensation for multi-stage amplifier
US7978009B2 (en) Digital modulated RF power amplifier with impedance compensation circuit
US6373337B1 (en) Differential amplifier
KR101127461B1 (en) Highly Linear Variable Gain Amplifier
US20040080366A1 (en) Variable gain amplifier
US8410846B2 (en) Variable gain amplifier
US20030080810A1 (en) Operational amplifier with chopped input transistor pair
Lindfors et al. A 3-V continuous-time filter with on-chip tuning for IS-95
KR100464875B1 (en) Frequency converter
US6650883B1 (en) Mixer with adjustable linearity
JP4403827B2 (en) Frequency conversion circuit, IC and receiver
JP2004048581A (en) Receiver and gain control system
JP3171247B2 (en) Multi-function arithmetic circuit
US7984093B1 (en) Polyphase filter having a tunable notch for image rejection
JP3720333B2 (en) Switched capacitor filter and digital radio receiver
JP2008270924A (en) Frequency conversion circuit and reception device
JPH11251851A (en) Gain control amplifier
JP3665714B2 (en) Frequency converter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080323

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120323

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130323

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130323

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140323

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees