JP2005295252A - Variable resistance circuit, filter circuit and variable gain amplifier circuit - Google Patents

Variable resistance circuit, filter circuit and variable gain amplifier circuit Download PDF

Info

Publication number
JP2005295252A
JP2005295252A JP2004108052A JP2004108052A JP2005295252A JP 2005295252 A JP2005295252 A JP 2005295252A JP 2004108052 A JP2004108052 A JP 2004108052A JP 2004108052 A JP2004108052 A JP 2004108052A JP 2005295252 A JP2005295252 A JP 2005295252A
Authority
JP
Japan
Prior art keywords
circuit
variable
resistance
transistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004108052A
Other languages
Japanese (ja)
Inventor
Rui Ito
類 伊藤
Tetsuro Itakura
哲朗 板倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004108052A priority Critical patent/JP2005295252A/en
Publication of JP2005295252A publication Critical patent/JP2005295252A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a variable resistance circuit that is suitable for driving at a low power supply voltage. <P>SOLUTION: This variable resistance circuit comprises first and second resistance elements connected in series between an input terminal and an output terminal; a third resistance element, one end of which is connected between the first and second resistance elements; and a transistor with a source grounded, the drain of which is connected to the other end of the third resistance element; changes the impedance of the transistor by a control signal to be applied to the gate of the transistor and controls a resistance value between the input terminal and the output terminal. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は可変抵抗回路及びこれを用いたフィルタ回路と可変利得増幅回路に関する。   The present invention relates to a variable resistance circuit, a filter circuit using the variable resistance circuit, and a variable gain amplifier circuit.

抵抗値を可変とすることのできる可変抵抗回路は、例えば、アクティブフィルタの遮断周波数を可変にするチューニング回路や、抵抗の比によって利得を切り替える可変利得増幅器に用いられる。   The variable resistance circuit capable of making the resistance value variable is used, for example, in a tuning circuit that makes the cutoff frequency of the active filter variable, and a variable gain amplifier that switches the gain according to the ratio of the resistance.

このような可変抵抗回路としては、線形領域での電界効果トランジスタのドレイン・ソース間のオン抵抗を可変抵抗として用い、トランジスタのゲート電圧を制御することで抵抗値を変化させる方法が知られている(特許文献1など参照)。
米国特許第4710726号明細書
As such a variable resistance circuit, a method is known in which the on-resistance between the drain and source of a field effect transistor in a linear region is used as a variable resistance, and the resistance value is changed by controlling the gate voltage of the transistor. (Refer patent document 1 etc.).
U.S. Pat. No. 4,710,726

特許文献1のように、電界効果トランジスタのオン抵抗そのものを可変抵抗として用いる回路では、電界効果トランジスタのドレイン・ソースが信号経路に直列に接続されている。電源電圧が低くなってくると、電界効果トランジスタのゲート・ソース間電圧を十分大きくとることができなくなる場合がある。   In a circuit using the on-resistance of a field effect transistor itself as a variable resistor as in Patent Document 1, the drain and source of the field effect transistor are connected in series to the signal path. If the power supply voltage is lowered, the gate-source voltage of the field effect transistor may not be sufficiently large.

このゲート・ソース間電圧が低くなりすぎると電界効果トランジスタがオン状態にならず、可変抵抗としての動作が出来なくなってしまう。   If the voltage between the gate and the source becomes too low, the field effect transistor is not turned on and cannot operate as a variable resistor.

したがって、本発明は低電源電圧条件下においても動作できる可変抵抗回路を提供することを目的とする。   Therefore, an object of the present invention is to provide a variable resistance circuit that can operate even under low power supply voltage conditions.

本発明の第1の態様は:入力端子と出力端子の間に直列接続された第1及び第2の抵抗素子と;前記第1及び第2の抵抗素子の間に一端が接続された第3の抵抗素子と;前記第3の抵抗素子の他端にドレインが接続されたソース接地のトランジスタとで構成され;前記トランジスタのゲートに加える制御信号により前記トランジスタのインピーダンスを変化させて、前記入力端子と前記出力端子間の抵抗値を制御することを特徴とする可変抵抗回路である。   The first aspect of the present invention includes: first and second resistance elements connected in series between an input terminal and an output terminal; and a third one end connected between the first and second resistance elements. And a common-source transistor having a drain connected to the other end of the third resistor element; the impedance of the transistor is changed by a control signal applied to the gate of the transistor, and the input terminal And a resistance value between the output terminals is controlled.

この態様では、トランジスタのドレインが直接第1及び第2の抵抗素子に接続されている必要はなく、第3の抵抗素子を介して接続されていてもよい。   In this aspect, the drain of the transistor does not need to be directly connected to the first and second resistance elements, and may be connected via the third resistance element.

本発明の他の態様は:入力端子と出力端子の間に直列接続された第1及び第2の抵抗素子と;前記第1及び第2の抵抗素子の間にドレインが接続され、このドレインとゲートとが接続されたソース接地のトランジスタとで構成され;可変電流源により、前記トランジスタのドレインに制御信号として加えられる電流を変化させて、前記入力端子と前記出力端子間の抵抗値を制御することを特徴とする可変抵抗回路である。   Another aspect of the present invention includes: first and second resistance elements connected in series between an input terminal and an output terminal; and a drain connected between the first and second resistance elements, A source-grounded transistor connected to a gate; a variable current source controls a resistance value between the input terminal and the output terminal by changing a current applied as a control signal to the drain of the transistor This is a variable resistance circuit.

この態様でも、トランジスタのドレインが直接第1及び第2の抵抗素子に接続されている必要はなく、第3の抵抗素子を介して接続されていてもよい。なおこの場合制御信号たる可変電流源の電流は、第3の抵抗素子を介してトランジスタに供給されてもよいし、直接ドレインに供給する構成としてもよい。   Also in this aspect, the drain of the transistor does not need to be directly connected to the first and second resistance elements, and may be connected via the third resistance element. In this case, the current of the variable current source as the control signal may be supplied to the transistor via the third resistance element, or may be directly supplied to the drain.

このような本発明によれば入出力端子間の抵抗値を変化させるためのトランジスタは入出力端子間に直列接続されてはいないため、低電源電圧下でも安定して可変抵抗機能を発揮する可変抵抗回路を提供することができる。   According to the present invention, since the transistor for changing the resistance value between the input and output terminals is not connected in series between the input and output terminals, the variable resistance function can be stably exhibited even under a low power supply voltage. A resistance circuit can be provided.

なお本発明に係る可変抵抗回路は、フィルタ回路や可変利得増幅器に用いることができる。   The variable resistance circuit according to the present invention can be used for a filter circuit and a variable gain amplifier.

たとえば、演算増幅器と;この演算増幅器の入力側に接続された上述の可変抵抗回路と;この演算増幅器の出力と入力との間に設けられた容量性負荷とを備えたフィルタ回路である。   For example, a filter circuit including an operational amplifier; the above-described variable resistance circuit connected to the input side of the operational amplifier; and a capacitive load provided between the output and input of the operational amplifier.

また、演算増幅器と;この演算増幅器の入力側に接続された上述の可変抵抗回路と;この演算増幅器の出力と入力との間に設けられた上述の可変抵抗回路とを備えた可変利得増幅回路である。   A variable gain amplifier circuit comprising: an operational amplifier; the above-described variable resistance circuit connected to an input side of the operational amplifier; and the above-described variable resistance circuit provided between an output and an input of the operational amplifier. It is.

このように、本発明によれば、低電圧駆動に適した可変抵抗回路及びこれを用いたフィルタ回路、可変利得増幅回路を得ることができる。   Thus, according to the present invention, a variable resistance circuit suitable for low voltage driving, a filter circuit using the variable resistance circuit, and a variable gain amplifier circuit can be obtained.

本発明の実施形態を説明する。   An embodiment of the present invention will be described.

図1は本発明の実施形態である可変抵抗回路を示す回路図である。   FIG. 1 is a circuit diagram showing a variable resistance circuit according to an embodiment of the present invention.

信号入出力端子V1,V2間に接続される定抵抗R1,R2(抵抗値R1,R2)と、その2つの定抵抗R1,R2の間に接続されるインピーダンス素子Z1と、このインピーダンス素子Z1に接続されるソース接地のトランジスタN1によって構成される。   Constant resistors R1 and R2 (resistance values R1 and R2) connected between the signal input / output terminals V1 and V2, an impedance element Z1 connected between the two constant resistors R1 and R2, and the impedance element Z1 It is constituted by a transistor N1 having a common source.

定抵抗R1,R2は、直列接続されるインピーダンス素子Z1及びトランジスタN1を介して接地されている。   The constant resistors R1 and R2 are grounded via an impedance element Z1 and a transistor N1 that are connected in series.

このように構成された回路では、インピーダンス素子Z1とトランジスタN1によって構成されるインピーダンスZ(インピーダンス値Z)をトランジスタN1のゲート端子に与える電圧により変化させることができる。   In the circuit configured as described above, the impedance Z (impedance value Z) formed by the impedance element Z1 and the transistor N1 can be changed by a voltage applied to the gate terminal of the transistor N1.

この可変のインピーダンスZと定抵抗R1,R2を用いてスターデルタ変換を行うと、入出力端子V1,V2間に接続される等価的なインピーダンスは以下の式となる。なお等価インピーダンス回路は図1(b)に示す回路となる。   When star delta conversion is performed using the variable impedance Z and the constant resistances R1 and R2, an equivalent impedance connected between the input / output terminals V1 and V2 is expressed by the following equation. The equivalent impedance circuit is the circuit shown in FIG.

入出力端子V1,V2間に可変抵抗R12(抵抗値R12)が直列に接続され、この可変抵抗R12のV1側は可変抵抗R1g(抵抗値R1g)を介して接地され、可変抵抗R12のV2側は可変抵抗R2g(抵抗値R2g)を介して接地される回路が等価インピーダンス回路となる。   A variable resistor R12 (resistance value R12) is connected in series between the input / output terminals V1 and V2, and the V1 side of the variable resistor R12 is grounded via the variable resistor R1g (resistance value R1g), and the variable resistor R12 is connected to the V2 side. The circuit grounded via the variable resistor R2g (resistance value R2g) is an equivalent impedance circuit.

R1g=(R1*R2+R2*Z+Z*R1)R2-1
=(Z*R1)R2-1+R1+Z
R2g=(R1*R2+R2*Z+Z*R1)R1-1
=(R2*Z)R1-1+R2+Z
R12=(R1*R2+R2*Z+Z*R1)Z-1
=(R1*R2)Z-1+R1+R2
入出力端子V1,V2のインピーダンスが等価的な抵抗R1g,R2gよりも十分に低いインピーダンスであれば、抵抗R1g,R2gの影響は微小となる。したがって入出力端子間のインピーダンスは実質的にインピーダンスR12とみなすことができる。
R1g = (R1 * R2 + R2 * Z + Z * R1) R2 -1
= (Z * R1) R2 -1 + R1 + Z
R2g = (R1 * R2 + R2 * Z + Z * R1) R1 -1
= (R2 * Z) R1 -1 + R2 + Z
R12 = (R1 * R2 + R2 * Z + Z * R1) Z −1
= (R1 * R2) Z -1 + R1 + R2
If the impedances of the input / output terminals V1 and V2 are sufficiently lower than the equivalent resistances R1g and R2g, the influence of the resistances R1g and R2g is minute. Therefore, the impedance between the input and output terminals can be substantially regarded as the impedance R12.

このように、入出力端子V1,V2のインピーダンスが十分に低インピーダンスであれば、トランジスタN1のゲート端子に与える電圧によりインピーダンスZを変化させることで、入出力端子間V1,V2間に接続させるインピーダンスを変化させることが可能となる。   Thus, if the impedance of the input / output terminals V1 and V2 is sufficiently low, the impedance Z is changed by the voltage applied to the gate terminal of the transistor N1, thereby connecting the impedance between the input and output terminals V1 and V2. Can be changed.

更にこのような回路構成とした場合にはトランジスタN1そのものはソース接地されているため、ゲート端子に与える電圧をトランジスタの閾値電圧以上から電源電圧以下で変化できるように構成することが可能であり、入出力端子の電圧に依存して可変抵抗が動作しなくなるという恐れがない。   Further, in such a circuit configuration, since the transistor N1 itself is grounded at the source, it is possible to configure so that the voltage applied to the gate terminal can be changed from the threshold voltage of the transistor to the power supply voltage or less. There is no fear that the variable resistor will not operate depending on the voltage of the input / output terminals.

次いで図2に本発明の他の実施形態の回路図を示す。   Next, FIG. 2 shows a circuit diagram of another embodiment of the present invention.

この回路構成では可変のインピーダンスZに相当する部分がダイオード接続されたトランジスタN1により構成されている。このトランジスタN1の出力インピーダンスはその電圧電流変換利得gmにより決定する。トランジスタのgmは流す電流により決定するため、ダイオード接続されたトランジスタに供給する電流を変化させることで、そのインピーダンスを変化させることが可能となる。この時の等価的な可変抵抗の値は下記のごとくになる。なお等価インピーダンス回路は図1と同様である。   In this circuit configuration, a portion corresponding to the variable impedance Z is configured by a diode-connected transistor N1. The output impedance of the transistor N1 is determined by its voltage / current conversion gain gm. Since the gm of the transistor is determined by the current that flows, the impedance can be changed by changing the current supplied to the diode-connected transistor. The equivalent variable resistance value at this time is as follows. The equivalent impedance circuit is the same as in FIG.

R1g=(R1*R2+R2*(1/gm)+(1/gm)*R1)R2-1
=R1(gm*R2)-1+R1+(1/gm)
R2g=(R1*R2+R2*(1/gm)+(1/gm)*R1)R1-1
=R2*(gm*R1)-1+R2+(1/gm)
R12=(R1*R2+R2*(1/gm)+(1/gm)*R1)(1/gm)-1
=gm*R1*R2+R1+R2
入出力端子V1,V2のインピーダンスが等価的な抵抗R1g,R2gよりも十分に低いインピーダンスであれば、抵抗R1g,R2gの影響は微小となる。したがって入出力端子間のインピーダンスは実質的にインピーダンスR12とみなすことができる。
R1g = (R1 * R2 + R2 * (1 / gm) + (1 / gm) * R1) R2 -1
= R1 (gm * R2) -1 + R1 + (1 / gm)
R2g = (R1 * R2 + R2 * (1 / gm) + (1 / gm) * R1) R1 −1
= R2 * (gm * R1) −1 + R2 + (1 / gm)
R12 = (R1 * R2 + R2 * (1 / gm) + (1 / gm) * R1) (1 / gm) −1
= Gm * R1 * R2 + R1 + R2
If the impedances of the input / output terminals V1 and V2 are sufficiently lower than the equivalent resistances R1g and R2g, the influence of the resistances R1g and R2g is minute. Therefore, the impedance between the input and output terminals can be substantially regarded as the impedance R12.

したがって、トランジスタN1に供給する電流を変化させて、電圧電流変換利得gmを変化させることで、入出力端子間に接続させるインピーダンスZを変化させることが可能となる。   Therefore, by changing the current supplied to the transistor N1 and changing the voltage-current conversion gain gm, the impedance Z connected between the input and output terminals can be changed.

次いで図3に本発明の他の実施形態の回路図を示す。   Next, FIG. 3 shows a circuit diagram of another embodiment of the present invention.

図3に示す回路構成では図1の可変のインピーダンスZに相当する部分が、定抵抗R3とダイオード接続されたトランジスタN1が直列構成されている。トランジスタN1のインピーダンスは図2に示した実施形態と同様に電流により変化させることが可能であるが、図3に示す回路構成では直列に定抵抗が入っているため、この時の等価的な可変抵抗の値は下式のとおりとなる。   In the circuit configuration shown in FIG. 3, a constant resistor R3 and a diode-connected transistor N1 are connected in series at a portion corresponding to the variable impedance Z in FIG. The impedance of the transistor N1 can be changed by a current as in the embodiment shown in FIG. 2, but the circuit configuration shown in FIG. 3 includes a constant resistance in series. The resistance value is given by the following formula.

R1g=[R1*R2+R2*(R3+1/gm)+(R3+1/gm)*R1]*R2-1
=R1*(R3+1/gm)R2-1+R1+(R3+1/gm)
R2g=[R1*R2+R2*(R3+1/gm)+(R3+1/gm)*R1]*R1-1
=R2*(R3+1/gm)R1-1+R2+(R3+1/gm)
R12=[R12*R2+R2*(R3+1/gm)+(R3+1/gm)*R1](R3+1/gm)-1
=R1*R2*(R3+1/gm)-1+R1+R2
定抵抗R3が直列にトランジスタに接続されているので、可変抵抗回路の可変できる範囲を定抵抗R3の抵抗値を調節することで限定することができる。
R1g = [R1 * R2 + R2 * (R3 + 1 / gm) + (R3 + 1 / gm) * R1] * R2 -1
= R1 * (R3 + 1 / gm) R2 -1 + R1 + (R3 + 1 / gm)
R2g = [R1 * R2 + R2 * (R3 + 1 / gm) + (R3 + 1 / gm) * R1] * R1 -1
= R2 * (R3 + 1 / gm) R1 -1 + R2 + (R3 + 1 / gm)
R12 = [R12 * R2 + R2 * (R3 + 1 / gm) + (R3 + 1 / gm) * R1] (R3 + 1 / gm) −1
= R1 * R2 * (R3 + 1 / gm) −1 + R1 + R2
Since the constant resistance R3 is connected to the transistor in series, the variable range of the variable resistance circuit can be limited by adjusting the resistance value of the constant resistance R3.

また、図3のトランジスタN1のドレインに電流を入れる電流源Iを設けても同様の動作が可能である。図4にその回路図を示す。電流源I以外は図3と同様の構成である。   The same operation is possible even if a current source I for supplying current to the drain of the transistor N1 in FIG. 3 is provided. FIG. 4 shows a circuit diagram thereof. Except for the current source I, the configuration is the same as in FIG.

このような構成とした場合、図3の構成と比較し、電流源Iから流れる電流が定抵抗R3を流れることにより生じる電圧降下分をなくすことができるため、より低電源電圧に適している。   Compared to the configuration of FIG. 3, such a configuration is suitable for a lower power supply voltage because the voltage drop caused by the current flowing from the current source I flowing through the constant resistor R3 can be eliminated.

図5に本発明の他の実施形態に係る可変抵抗回路を示す。   FIG. 5 shows a variable resistance circuit according to another embodiment of the present invention.

上述の実施形態では、トランジスタN1のゲート電圧を変化せしめることで可変抵抗化を実現している。これに代え、複数の並列接続のトランジスタを設け、このトランジスタのON/OFFにより可変抵抗化を実現することも可能である。   In the above-described embodiment, variable resistance is realized by changing the gate voltage of the transistor N1. Alternatively, a plurality of parallel-connected transistors can be provided, and variable resistance can be realized by turning on / off the transistors.

図5に示す回路構成では可変のインピーダンスZに相当する部分が定抵抗Rpx(Rp1,Rp2,Rp3,・・・,Rpn)とソース接地されたトランジスタNx(N1,N2,N3,・・・,Nn))が直列に接続されたセットが複数(n個)並列に接続された構成となっている。この時、ソース接地されたトランジスタNxはスイッチとして動作し、トランジスタに入力される信号(D1,D2,D3・・・,Dn)はデジタル信号に応じて、電源電圧かグランドの電圧が入力されるように構成される。   In the circuit configuration shown in FIG. 5, the portion corresponding to the variable impedance Z is a constant resistor Rpx (Rp1, Rp2, Rp3,..., Rpn) and a source-grounded transistor Nx (N1, N2, N3,. Nn)) are connected in series, and a plurality (n) of sets are connected in parallel. At this time, the source-grounded transistor Nx operates as a switch, and a signal (D1, D2, D3..., Dn) input to the transistor is input with a power supply voltage or a ground voltage according to a digital signal. Configured as follows.

低電源電圧でもトランジスタはソース接地されていて、ゲート端子は電源電圧かグランドまで振幅するため、十分なゲート・ソース間電圧をトランジスタNxに与えることができるので、トランジスタNxは低電源電圧化で入出力端子の電圧が低い場合でもスイッチとして動作させることが可能である。   The transistor is grounded at the source even when the power supply voltage is low, and the gate terminal swings to the power supply voltage or ground, so that a sufficient gate-source voltage can be applied to the transistor Nx. Even when the voltage of the output terminal is low, it can be operated as a switch.

この場合も図1で示したような等価インピーダンス回路となるが、可変のインピーダンスZは、スイッチであるトランジスタNxがONの状態のものに接続される抵抗によって決定される。したがって、この時の等価的な可変抵抗の値は下記のとおりとなる。ただしDx(x=1・・・n, ONのとき1 OFFのとき0)である。   In this case as well, the equivalent impedance circuit as shown in FIG. 1 is obtained, but the variable impedance Z is determined by a resistor connected to the transistor Nx which is a switch in an ON state. Therefore, the equivalent variable resistance value at this time is as follows. However, Dx (x = 1... N, 1 when ON, 0 when OFF).

R1g=[R1*R2+R2*Z+Z*R1]/R2
=Z*R1/R2+R1+Z
R2g=[R1*R2+R2*Z+Z*R1]/R1
=R2*Z/R1+R2+Z
R12=[R1*R2+R2*Z+Z*R1]/Z
=R12*R2/Z+R1+R2
1/Z=D1/Rp1+D2/Rp2+D3/Rp3+・・・+Dn/Rpn (Dx=0 or 1)
トランジスタに与えるデジタル信号によって、離散的に抵抗値を可変することができる。可変範囲は定抵抗Rpxとダイオード接続されたトランジスタNxとが直列接続されたセットを並列に接続する数によって決定することができる。
R1g = [R1 * R2 + R2 * Z + Z * R1] / R2
= Z * R1 / R2 + R1 + Z
R2g = [R1 * R2 + R2 * Z + Z * R1] / R1
= R2 * Z / R1 + R2 + Z
R12 = [R1 * R2 + R2 * Z + Z * R1] / Z
= R12 * R2 / Z + R1 + R2
1 / Z = D1 / Rp1 + D2 / Rp2 + D3 / Rp3 + ... + Dn / Rpn (Dx = 0 or 1)
The resistance value can be discretely varied by a digital signal applied to the transistor. The variable range can be determined by the number of parallelly connected sets in which the constant resistance Rpx and the diode-connected transistor Nx are connected in series.

次に本発明に係る可変抵抗回路をフィルタ回路に適用した本発明の実施態様を図6に基づいて説明する。   Next, an embodiment of the present invention in which the variable resistance circuit according to the present invention is applied to a filter circuit will be described with reference to FIG.

図6は本発明の実施形態のフィルタ回路の回路図を示す。このフィルタ回路は、入力側に定抵抗Rを備え、帰還抵抗に同じく定抵抗Rを備えた演算増幅器A1から構成される1段目の増幅回路と、2段目に、演算増幅器A2の入力側に本発明の可変抵抗回路(図2で示したもの)を備え、出力と入力との間に備えられた容量Cを用いた完全型積分器とから1次低域通過フィルタを構成している。   FIG. 6 is a circuit diagram of the filter circuit according to the embodiment of the present invention. This filter circuit has a constant resistor R on the input side and an operational amplifier A1 having the same constant resistance R as a feedback resistor, and an input side of the operational amplifier A2 on the second stage. Is provided with a variable resistance circuit of the present invention (shown in FIG. 2), and a first-order low-pass filter is constituted by a complete integrator using a capacitor C provided between an output and an input. .

このように演算増幅器A1,A2にフィードバックをかけて使用している場合は可変抵抗回路の両端の端子V1,V2は演算増幅器のフィードバックにより低インピーダンスとなる。したがって図1で説明した等価的な抵抗として付いてしまうR1g,R2gの影響を無視することができるので、本発明の可変抵抗を用いるのに適している。   As described above, when the operational amplifiers A1 and A2 are used with feedback, the terminals V1 and V2 at both ends of the variable resistance circuit have low impedance due to the feedback of the operational amplifier. Therefore, since the influence of R1g and R2g attached as the equivalent resistance described in FIG. 1 can be ignored, it is suitable for using the variable resistance of the present invention.

2段目の低域通過フィルタの遮断周波数fcは下記のとおりとなる。   The cutoff frequency fc of the second-stage low-pass filter is as follows.

fc=1/(2πR12*C)
前述のごとく抵抗値R12はソース接地されたトランジスタN1に与える電流により変化させることができるため、ローパスフィルタの遮断周波数を電流により変化させることが可能となる。
fc = 1 / (2πR12 * C)
As described above, since the resistance value R12 can be changed by the current applied to the source-grounded transistor N1, the cutoff frequency of the low-pass filter can be changed by the current.

また、V2のノードは演算増幅回路A2の仮想接地であるためほぼ一定電位(VCM))であり、信号振幅はほぼゼロに近い。V1のノードは1段目の一定利得増幅回路の出力端であるため、振幅の最小値はグランドであり、最大値は電源電圧(VDD)となる。   Further, since the node of V2 is a virtual ground of the operational amplifier circuit A2, it is almost constant potential (VCM)), and the signal amplitude is almost zero. Since the node of V1 is the output terminal of the first stage constant gain amplifier circuit, the minimum value of the amplitude is the ground, and the maximum value is the power supply voltage (VDD).

したがって可変抵抗回路のソース接地されたトランジスタN1のゲートに与えられる電圧は、可変抵抗の両端に与えられる電圧を抵抗分割した電圧が与えられるため、最大値をVgmaxとし、最小値をVgminとすると、下式のとおりとなる。   Therefore, the voltage applied to the gate of the transistor N1 whose source is grounded in the variable resistance circuit is obtained by dividing the voltage applied to both ends of the variable resistance by resistance. Therefore, when the maximum value is Vgmax and the minimum value is Vgmin, It becomes as the following formula.

Vgmax=Vcm+[R2/(R1+R2)]*(VDD−VCM)
Vgmin=[R1/(R1+R2)]*VCM
最小値Vgminがソース接地されたトランジスタN1の閾値電圧を下回らないように設計を行えば、低電源電圧でも動作することが可能となる。
Vgmax = Vcm + [R2 / (R1 + R2)] * (VDD−VCM)
Vgmin = [R1 / (R1 + R2)] * VCM
If the design is made so that the minimum value Vgmin does not fall below the threshold voltage of the transistor N1 whose source is grounded, it is possible to operate even with a low power supply voltage.

また、図6では可変抵抗回路として図2記載の可変抵抗回路を使用したが、他の可変抵抗回路を用いても同様の動作が可能である。   In FIG. 6, the variable resistor circuit shown in FIG. 2 is used as the variable resistor circuit. However, the same operation is possible even if another variable resistor circuit is used.

次に本発明に係る可変抵抗回路を可変利得増幅器に適用した本発明の実施態様を図7に基づいて説明する。   Next, an embodiment of the present invention in which the variable resistance circuit according to the present invention is applied to a variable gain amplifier will be described with reference to FIG.

図7は本発明の実施形態の可変利得増幅回路の回路図を示す。この可変利得増幅回路は、入力側に定抵抗Rを備え、帰還抵抗に同じく定抵抗Rを備えた演算増幅器A1から構成される1段目の増幅回路と、2段目の増幅回路として、演算増幅器A2の入力側に本発明の可変抵抗回路(Rv1(可変抵抗値Rv1):図2で示したもの)を備え、帰還抵抗回路として同じく本発明の可変抵抗回路(抵抗値Rv2(可変抵抗値Rv2):図2で示したもの)を出力と入力との間に備えた回路とを備えている。   FIG. 7 is a circuit diagram of the variable gain amplifier circuit according to the embodiment of the present invention. This variable gain amplifier circuit includes a constant resistor R on the input side and a first-stage amplifier circuit composed of an operational amplifier A1 that also has a constant resistor R as a feedback resistor, and a second-stage amplifier circuit. The variable resistance circuit of the present invention (Rv1 (variable resistance value Rv1): shown in FIG. 2) is provided on the input side of the amplifier A2, and the variable resistance circuit of the present invention (resistance value Rv2 (variable resistance value) is also used as a feedback resistance circuit. Rv2): one shown in FIG. 2) between the output and the input.

この場合も演算増幅器A1,A2にフィードバックをかけて使用しているので可変抵抗回路の両端の端子V1,V2は演算増幅器のフィードバックにより低インピーダンスとなる。したがって図1で説明した等価的な抵抗として付いてしまうR1g,R2gの影響を無視することができるので、本発明の可変抵抗を用いるのに適している。   Also in this case, since the operational amplifiers A1 and A2 are used with feedback, the terminals V1 and V2 at both ends of the variable resistance circuit have low impedance due to the feedback of the operational amplifier. Therefore, since the influence of R1g and R2g attached as the equivalent resistance described in FIG. 1 can be ignored, it is suitable for using the variable resistance of the present invention.

2段目の可変利得増幅回路の利得(Av2)は演算増幅回路A2の入力端にある可変抵抗Rv1と演算増幅器A2の入力端と出力端の間に接続される可変抵抗Rv2の比により決定し、以下の式となる。   The gain (Av2) of the second stage variable gain amplifier circuit is determined by the ratio of the variable resistor Rv1 at the input terminal of the operational amplifier circuit A2 and the variable resistor Rv2 connected between the input terminal and the output terminal of the operational amplifier A2. The following equation is obtained.

Av2=Rv2/Rv1
Rv1及びRv2はそれぞれソース接地のトランジスタN1に供給する電流I1、I2によりその抵抗値を可変とできる。Rv1が大きくなるようにI1を制御し、Rv2が小さくなるようにI2を制御することで、可変利得増幅回路の利得を小さくできる。
Av2 = Rv2 / Rv1
The resistance values of Rv1 and Rv2 can be varied by currents I1 and I2 supplied to the common source transistor N1, respectively. By controlling I1 so that Rv1 becomes large and I2 so that Rv2 becomes small, the gain of the variable gain amplifier circuit can be made small.

またRv1が小さくなるようにI1を制御し、Rv2が大きくなるようにI2を制御することで、可変利得増幅回路の利得を大きくすることができる。   Further, the gain of the variable gain amplifier circuit can be increased by controlling I1 so that Rv1 becomes small and I2 so that Rv2 becomes large.

また、図7では可変抵抗回路として図2記載の可変抵抗回路を使用したが、他の可変抵抗回路を用いても同様の動作が可能である。   Further, although the variable resistance circuit shown in FIG. 2 is used as the variable resistance circuit in FIG. 7, the same operation is possible even if another variable resistance circuit is used.

なお本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲での種々の変形,構成要素の追加が可能である。   The present invention is not limited to the above-described embodiments, and various modifications and additions of components can be made without departing from the spirit of the present invention.

本発明の実施態様を説明する回路図。FIG. 3 is a circuit diagram illustrating an embodiment of the present invention. 本発明の実施態様を説明する回路図。FIG. 3 is a circuit diagram illustrating an embodiment of the present invention. 本発明の実施態様を説明する回路図。FIG. 3 is a circuit diagram illustrating an embodiment of the present invention. 本発明の実施態様を説明する回路図。FIG. 3 is a circuit diagram illustrating an embodiment of the present invention. 本発明の実施態様を説明する回路図。FIG. 3 is a circuit diagram illustrating an embodiment of the present invention. 本発明の実施態様を説明する回路図。FIG. 3 is a circuit diagram illustrating an embodiment of the present invention. 本発明の実施態様を説明する回路図。FIG. 3 is a circuit diagram illustrating an embodiment of the present invention.

符号の説明Explanation of symbols

N1・・・ トランジスタ N1 ... Transistor

Claims (7)

入力端子と出力端子の間に直列接続された第1及び第2の抵抗素子と;
前記第1及び第2の抵抗素子の間に一端が接続された第3の抵抗素子と;
前記第3の抵抗素子の他端にドレインが接続されたソース接地のトランジスタとで構成され;
前記トランジスタのゲートに加える制御信号により前記トランジスタのインピーダンスを変化させて、前記入力端子と前記出力端子間の抵抗値を制御することを特徴とする可変抵抗回路。
First and second resistance elements connected in series between an input terminal and an output terminal;
A third resistance element having one end connected between the first and second resistance elements;
A grounded-source transistor having a drain connected to the other end of the third resistance element;
A variable resistance circuit characterized in that a resistance value between the input terminal and the output terminal is controlled by changing an impedance of the transistor by a control signal applied to a gate of the transistor.
入力端子と出力端子の間に直列接続された第1及び第2の抵抗素子と;
前記第1及び第2の抵抗素子の間にドレインが接続され、このドレインとゲートとが接続されたソース接地のトランジスタとで構成され;
可変電流源により、前記トランジスタのドレインに制御信号として加えられる電流を変化させて、前記入力端子と前記出力端子間の抵抗値を制御することを特徴とする可変抵抗回路。
First and second resistance elements connected in series between an input terminal and an output terminal;
A drain connected between the first and second resistance elements, and a source-grounded transistor having the drain and gate connected;
A variable resistance circuit, wherein a resistance value between the input terminal and the output terminal is controlled by changing a current applied as a control signal to the drain of the transistor by a variable current source.
前記第1及び第2の抵抗素子と前記トランジスタのドレインとの間に第3の抵抗素子を介在せしめることを特徴とする請求項2記載の可変抵抗回路。 3. The variable resistance circuit according to claim 2, wherein a third resistance element is interposed between the first and second resistance elements and a drain of the transistor. 前記可変電流源による制御信号としての電流は、前記第3の抵抗素子を介して前記トランジスタに加えられるか若しくは前記トランジスタのドレインに直接加えられることを特徴とする請求項3記載の可変抵抗回路。 4. The variable resistance circuit according to claim 3, wherein a current as a control signal from the variable current source is applied to the transistor through the third resistance element or directly to the drain of the transistor. 前記第3の抵抗素子と、この第3の抵抗素子の他端にドレインが接続されたソース接地のトランジスタとの直列接続を複数個並列に設けたことを特徴とする請求項1記載の可変抵抗回路。 2. The variable resistor according to claim 1, wherein a plurality of series connections of the third resistance element and a common-source transistor having a drain connected to the other end of the third resistance element are provided in parallel. circuit. 演算増幅器と;この演算増幅器の入力側に接続された請求項1乃至5記載の可変抵抗回路と;この演算増幅器の出力と入力との間に設けられた容量性負荷とを備えたことを特徴とするフィルタ回路。 6. A variable resistance circuit according to claim 1 connected to an input side of the operational amplifier; and a capacitive load provided between an output and an input of the operational amplifier. Filter circuit. 演算増幅器と;この演算増幅器の入力側に接続された請求項1乃至5記載の可変抵抗回路と;この演算増幅器の出力と入力との間に設けられた請求項1乃至5記載の可変抵抗回路とを備えたことを特徴とする可変利得増幅回路。

6. The variable resistance circuit according to claim 1 connected to an input side of the operational amplifier; and the variable resistance circuit according to claim 1 provided between an output and an input of the operational amplifier. And a variable gain amplifier circuit.

JP2004108052A 2004-03-31 2004-03-31 Variable resistance circuit, filter circuit and variable gain amplifier circuit Pending JP2005295252A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004108052A JP2005295252A (en) 2004-03-31 2004-03-31 Variable resistance circuit, filter circuit and variable gain amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004108052A JP2005295252A (en) 2004-03-31 2004-03-31 Variable resistance circuit, filter circuit and variable gain amplifier circuit

Publications (1)

Publication Number Publication Date
JP2005295252A true JP2005295252A (en) 2005-10-20

Family

ID=35327689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004108052A Pending JP2005295252A (en) 2004-03-31 2004-03-31 Variable resistance circuit, filter circuit and variable gain amplifier circuit

Country Status (1)

Country Link
JP (1) JP2005295252A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008261722A (en) * 2007-04-12 2008-10-30 Yokogawa Electric Corp Probe
JP2012199642A (en) * 2011-03-18 2012-10-18 Nec Corp Variable gain amplifier circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008261722A (en) * 2007-04-12 2008-10-30 Yokogawa Electric Corp Probe
JP2012199642A (en) * 2011-03-18 2012-10-18 Nec Corp Variable gain amplifier circuit

Similar Documents

Publication Publication Date Title
JP4961425B2 (en) Operational amplifier
JP4991785B2 (en) Semiconductor integrated circuit device
US7123082B2 (en) Variable time constant circuit and filter circuit using the same
JP2008514036A (en) Programmable low noise amplifier and method
US20110273231A1 (en) Semiconductor integrated circuit
JP2011091572A (en) Variable-gain amplifier circuit
JP2007128457A (en) Ripple filter circuit
JP4907395B2 (en) Variable gain amplifier circuit
US7358799B2 (en) Switchable high pass configuration and an optical receiver with a switchable high pass configuration
KR100187200B1 (en) Cut-off frequency stabilization apparatus using trans conductance
JP2004266316A (en) Variable gain voltage/current converting circuit, and filter circuit using the same
JP2005295252A (en) Variable resistance circuit, filter circuit and variable gain amplifier circuit
JP2001068951A (en) Small mutual conductance differential amplifier and driving method therefor
JP4867066B2 (en) Amplifier circuit
US7579911B2 (en) Semiconductor circuit
JP4331550B2 (en) Phase compensation circuit
JP6964880B2 (en) Conductance amplifier
TWI641216B (en) Dual-mode signal amplifying circuit of signal receiver
KR100645926B1 (en) Fully differential amplifier circuit using common mode feedback
JP2010219709A (en) Amplifier circuit
JP2018041179A (en) Regulator circuit and sensor circuit
JP2003229736A (en) Gain control circuit and electron volume circuit
KR101620683B1 (en) Cascode amplifier for changing a power
JP2007189413A (en) Automatic power output control circuit
KR102057473B1 (en) Circuit with voltage drop element

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20070921

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20071115

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20080311

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20080701

Free format text: JAPANESE INTERMEDIATE CODE: A02