KR100645926B1 - Fully differential amplifier circuit using common mode feedback - Google Patents

Fully differential amplifier circuit using common mode feedback Download PDF

Info

Publication number
KR100645926B1
KR100645926B1 KR1020040077025A KR20040077025A KR100645926B1 KR 100645926 B1 KR100645926 B1 KR 100645926B1 KR 1020040077025 A KR1020040077025 A KR 1020040077025A KR 20040077025 A KR20040077025 A KR 20040077025A KR 100645926 B1 KR100645926 B1 KR 100645926B1
Authority
KR
South Korea
Prior art keywords
voltage
common mode
mode feedback
output
differential amplifier
Prior art date
Application number
KR1020040077025A
Other languages
Korean (ko)
Other versions
KR20060028036A (en
Inventor
김상민
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040077025A priority Critical patent/KR100645926B1/en
Publication of KR20060028036A publication Critical patent/KR20060028036A/en
Application granted granted Critical
Publication of KR100645926B1 publication Critical patent/KR100645926B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45672—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor

Abstract

본 발명은 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로에 관한 것으로서, 보다 상세하게는 게이트가 접지전압에 접속된 엔모스 트랜지스터를 턴오프(turn-off) 저항값을 갖는 저항소자를 사용하여 레이아웃 면적을 최소화하는 동시에 차동증폭부의 전압이득과 출력전압범위를 유지하는 공통모드 궤환회로를 이용하여 완전 차동 증폭 회로를 제어하는 기술을 개시한다.The present invention relates to a fully differential amplification circuit using a common mode feedback circuit, and more particularly, a layout area using a resistor having a turn-off resistance value for an NMOS transistor whose gate is connected to a ground voltage. A technique for controlling a fully differential amplifier circuit using a common mode feedback circuit that minimizes the voltage gain and maintains the voltage gain and output voltage range of the differential amplifier is disclosed.

이를 위해, 본 발명은 소정의 전압제어신호에 의해 제어되고 복수개의 입력전압을 비교 및 증폭하여 복수개의 차동출력전압신호를 출력하는 완전 차동 증폭부; 및 기준전압과 비교전압을 비교 및 증폭하여 상기 전압제어신호를 출력하는 공통모드궤환부;를 포함하되, 상기 비교전압은 턴오프 저항값을 갖는 저항소자를 이용하여 출력된 상기 복수개의 차동출력전압신호의 평균값이며, 상기 공통모드 궤환부는, 상기 턴오프 저항값을 갖는 저항소자를 구비하고, 상기 복수개의 차동출력전압신호의 평균값을 구하여 상기 비교전압을 출력하는 평균값 출력부를 구비하고, 상기 평균값 출력부는, 상기 복수개의 차동출력전압신호가 인가되는 양단에 각각 직렬로 연결되고, 게이트가 접지전압단에 접속되어 항상 턴오프되어 상기 턴오프 저항값을 갖는 제 1 및 제 2 엔모스 트랜지스터를 구비하는 것을 특징으로 한다.To this end, the present invention comprises a fully differential amplifier which is controlled by a predetermined voltage control signal and outputs a plurality of differential output voltage signals by comparing and amplifying a plurality of input voltages; And a common mode feedback unit configured to compare and amplify a reference voltage and a comparison voltage to output the voltage control signal, wherein the comparison voltage is output using the resistance element having a turn-off resistance value. The common mode feedback unit includes a resistance element having the turn-off resistance value, the common mode feedback unit includes an average value output unit that obtains an average value of the plurality of differential output voltage signals and outputs the comparison voltage, and outputs the average value. And a first and second NMOS transistors each connected in series to both ends of the plurality of differential output voltage signals to which the plurality of differential output voltage signals are applied, and having a gate connected to a ground voltage terminal and always turned off to have the turn-off resistance value. It is characterized by.

Description

공통모드 궤환 회로를 이용한 완전 차동 증폭 회로{Fully differential amplifier circuit using common mode feedback}Fully differential amplifier circuit using common mode feedback

도 1은 종래의 저항을 구비한 공통모드 궤환회로를 사용한 완전 차동 증폭 회로의 구성도.1 is a configuration diagram of a fully differential amplifier circuit using a common mode feedback circuit with a conventional resistor.

도 2a 및 도 2b는 도 1의 공통모드 궤환회로의 출력전압범위를 나타내는 시물레이션도.2A and 2B are simulation diagrams showing an output voltage range of the common mode feedback circuit of FIG.

도 3은 종래의 NMOS 트랜지스터를 구비한 공통모드 궤환회로를 사용한 완전 차동 증폭 회로의 구성도.3 is a configuration diagram of a fully differential amplifier circuit using a common mode feedback circuit including a conventional NMOS transistor.

도 4a 및 도 4b는 도 3의 공통모드 궤환회로의 출력전압범위를 나타내는 시물레이션도.4A and 4B are simulation diagrams showing the output voltage range of the common mode feedback circuit of FIG.

도 5는 본 발명의 실시예에 따른 공통모드 궤환회로를 사용한 완전 차동 증폭 회로의 구성도.5 is a block diagram of a fully differential amplifier circuit using a common mode feedback circuit according to an embodiment of the present invention.

도 6a 및 도 6b는 도 3의 공통모드 궤환회로의 출력전압범위를 나타내는 시물레이션도.6A and 6B are simulation diagrams showing the output voltage range of the common mode feedback circuit of FIG.

도 7은 도 5의 완전 차동 증폭 회로의 전압이득 효과를 설명하기 위한 그래프.7 is a graph for explaining the voltage gain effect of the fully differential amplifier circuit of FIG.

본 발명은 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로에 관한 것으로서, 보다 상세하게는 게이트가 접지전압에 접속된 엔모스 트랜지스터를 턴오프(turn-off) 저항값을 갖는 저항소자를 사용하여 레이아웃 면적을 최소화하는 동시에 차동증폭부의 전압이득과 출력전압범위를 유지하는 공통모드 궤환회로를 이용하여 완전 차동 증폭 회로를 제어하는 기술이다.The present invention relates to a fully differential amplification circuit using a common mode feedback circuit, and more particularly, a layout area using a resistor having a turn-off resistance value for an NMOS transistor whose gate is connected to a ground voltage. It is a technology to control a fully differential amplifier circuit using a common mode feedback circuit that minimizes the voltage gain and maintains the voltage gain and output voltage range of the differential amplifier.

일반적으로, 연산증폭기는 단일 출력(Single - Ended) 구조와 완전 차동 구조의 두가지 형태로 나눌 수 있다. In general, an operational amplifier can be divided into two types, a single-ended structure and a fully differential structure.

단일 출력 연산증폭기는 차동 증폭기와 레벨 천이부 등을 한단으로 하고 이득단을 공통 - 소스 구조로 병렬연결시킨 2 스테이지 구조로 주로 사용되고 있으며, 대안으로 단일 스테이지에서 공동 -게이트 트랜지스터를 캐스코드하는 구조가 있다.Single-output op amps are mainly used as two-stage structures in which a differential amplifier, a level transition unit, and the gain stages are connected in parallel in a common-source structure. Alternatively, a cascade of co-gate transistors is provided in a single stage. have.

그러나, 단일 출력 연산증폭기 구조는 주파수 안정도의 측면에서 보상 커패시터를 필요로 하며, DC 이득의 향상을 위해 트랜지스터의 크기를 크게 하는 이유로 인해 기생적인 커패시터의 값이 커져 주파수 특성이 좋지 않다.However, the single output op amp structure requires a compensation capacitor in terms of frequency stability, and the parasitic capacitor becomes large due to the size of the transistor to improve the DC gain, resulting in poor frequency characteristics.

한편, 완전 차동 구조를 갖는 연산증폭기는 주파수 안정도의 보상이 부하 커패시터에 의해 이루어지므로, 상기한 단일 출력 구조의 연산증폭기에 비해 신호의 스윙(Swing) 및 동상신호 제거특성에서 6db의 잇점을 가지고 있다.On the other hand, the op amp with the fully differential structure has the advantage of 6db in the swing and in-phase signal cancellation characteristics of the signal compared to the op amp of the single output structure because the compensation of the frequency stability is made by the load capacitor. .

도 1은 종래의 저항을 구비한 공통모드 궤환회로를 사용한 완전 차동 증폭 회로의 구성도이다.  1 is a configuration diagram of a fully differential amplifier circuit using a common mode feedback circuit having a conventional resistor.

도 1의 완전 차동 증폭 회로는 완전 차동 증폭부(10) 및 공통모드 궤환부(20)를 구비한다.The fully differential amplifier circuit of FIG. 1 includes a fully differential amplifier 10 and a common mode feedback unit 20.

완전 차동 증폭부(10)는 공통모드 궤환부(20)로부터 출력되는 전압제어신호 VCTRL에 의해 제어되어 두 입력전압신호 INN, INP를 비교 및 증폭하여 두 차동 출력전압신호 OUTN_R, OUTP_R를 출력한다.The fully differential amplifier 10 is controlled by the voltage control signal VCTRL output from the common mode feedback unit 20 to compare and amplify the two input voltage signals INN and INP to output two differential output voltage signals OUTN_R and OUTP_R.

이를 위해, 완전 차동 증폭부(10)는 피모스 트랜지스터 PM1, PM2와 엔모스 트랜지스터 NM1~ NM4를 구비한다. To this end, the fully differential amplifier 10 includes PMOS transistors PM1 and PM2 and NMOS transistors NM1 to NM4.

피모스 트랜지스터 PM1, PM2는 공통모드 궤환부(20)로부터 출력되는 전압제어신호 VCTRL에 의해 제어되어 전원전압 VDD 레벨을 그 드레인에 인가한다.The PMOS transistors PM1 and PM2 are controlled by the voltage control signal VCTRL output from the common mode feedback unit 20 to apply the power supply voltage VDD level to the drain thereof.

엔모스 트랜지스터 NM1, NM2는 드레인이 피모스 트랜지스터 PM1, PM2의 드레인에 각각 연결되고 게이트에 각각 입력되는 입력전압신호 INP, INN을 비교한다. The NMOS transistors NM1 and NM2 compare input voltage signals INP and INN whose drains are respectively connected to the drains of the PMOS transistors PM1 and PM2 and are respectively input to the gates.

엔모스 트랜지스터 NM3, NM4는 게이트에 제어신호 VB_R가 공통으로 인가되고 소스는 접지전압 GND에 연결되며 엔모스 트랜지스터 NM4의 드레인과 게이트가 공통연결되고 그 드레인이 엔모스 트랜지스터 NM1, NM2의 소스에 연결되어, 전류미러(Current mirror) 형태를 구성한다.The NMOS transistors NM3 and NM4 have a common control signal VB_R applied to the gate, the source is connected to the ground voltage GND, the drain and gate of the NMOS transistor NM4 are commonly connected, and the drain is connected to the sources of the NMOS transistors NM1 and NM2. To form a current mirror type.

공통모드 궤환부(20)는 두 차동출력전압신호 OUTP_R, OUTN_R의 평균값을 구하여 그 평균값 VCMP과 기준전압 VREF을 비교 및 증폭하여 완전 차동 증폭부(10)를 제어하는 전압제어신호 VCTRL를 출력한다.The common mode feedback unit 20 obtains an average value of the two differential output voltage signals OUTP_R and OUTN_R, compares and amplifies the average value VCMP and the reference voltage VREF, and outputs a voltage control signal VCTRL for controlling the fully differential amplifier 10.

이를 위해, 공통모드궤환부(20)는 비교부(21) 및 평균값 출력부(22)를 구비 한다.To this end, the common mode feedback unit 20 includes a comparator 21 and an average value output unit 22.

비교부(21)는 피모스 트랜지스터 PM3, PM4와 엔모스 트랜지스터 NM5~ NM7을 구비하고 기준전압 VREF과 평균값 출력부(22)의 출력전압 VCMP을 비교하여 전압제어신호 VCTRL를 출력한다. The comparator 21 includes the PMOS transistors PM3 and PM4 and the NMOS transistors NM5 to NM7, and outputs the voltage control signal VCTRL by comparing the reference voltage VREF with the output voltage VCMP of the average value output unit 22.

피모스 트랜지스터 PM3, PM4는 그 소스가 전원전압단 VDD에 연결되고 게이트와 드레인이 공통연결된다. 엔모스 트랜지스터 NM5, NM6는 그 드레인이 피모스 트랜지스터 PM3, PM4의 드레인에 연결되고, 그 게이트에 기준전압 VREF과 평균값 출력부(22)의 출력전압 VCMP을 각각 수신하여, 기준전압 VREF과 출력전압 VCMP 레벨을 비교한다. PMOS transistors PM3 and PM4 have a source connected to the power supply voltage terminal VDD and a gate and a drain connected in common. The NMOS transistors NM5 and NM6 have their drains connected to the drains of the PMOS transistors PM3 and PM4. The NMOS transistors NM5 and NM6 receive the reference voltage VREF and the output voltage VCMP of the average value output section 22 at their gates, respectively. Compare VCMP levels.

엔모스 트랜지스터 NM7는 그 게이트가 엔모스 트랜지스터 NM3, NM4의 게이트와 공통연결되어 전류미러(Current mirror) 형태를 구성한다.The NMOS transistor NM7 has a gate connected in common with the gates of the NMOS transistors NM3 and NM4 to form a current mirror.

엔모스 트랜지스터 NM7는 게이트에 제어신호 VB_R가 공통으로 인가되고 소스는 접지전압 GND에 연결되며 그 드레인은 엔모스 트랜지스터 NM5, NM6의 소스에 각각 연결된다. The NMOS transistor NM7 has a common control signal VB_R applied to its gate, a source connected to the ground voltage GND, and a drain thereof connected to the sources of the NMOS transistors NM5 and NM6, respectively.

평균값 출력부(22)는 완전 차동 증폭부(10)로부터 출력된 두 차동출력 OUTP_R, OUTN_R 사이에 2개의 저항 R1, R2을 직렬연결하여, 두 차동출력 OUTP_R, OUTN_R의 평균값을 구하여 출력전압 VCMP을 출력한다.The average value output unit 22 connects two resistors R1 and R2 in series between the two differential outputs OUTP_R and OUTN_R output from the fully differential amplifier 10, obtains an average value of the two differential outputs OUTP_R and OUTN_R, and calculates the output voltage VCMP. Output

상기와 같은 구성을 갖는 완전 차동 증폭 회로의 DC 시물레이션이 도 2a 및 도 2b와 같다. 도 2a는 완전 차동 증폭부(10)의 출력전압 OUTN_R의 출력전압 범위 A, 출력전압 OUTP_R의 출력전압범위 B의 출력전압 범위를 나타내는 출력파형도이 고, 도 2b는 두 차동출력전압 OUTP_R, OUTN_R을 합산하여 이등분한 평균값의 출력전압 범위를 나타내는 그래프이다.DC simulation of the fully differential amplifier circuit having the above configuration is shown in FIGS. 2A and 2B. 2A is an output waveform diagram illustrating an output voltage range A of the output voltage OUTN_R of the fully differential amplifier 10 and an output voltage range B of the output voltage range B of the output voltage OUTP_R. FIG. 2B illustrates two differential output voltages OUTP_R and OUTN_R. It is a graph showing the output voltage range of average values divided by two.

이와같이, 종래의 저항을 구비한 공통모드 궤환부를 이용한 완전 차동 증폭 회로는, 저항을 사용한 공통모드 궤환부(20)의 두 저항R1, R2이 완전 차동 증폭부(10)의 출력저항(미도시)에 병렬로 연결되어 도 7의 A와 같이, 전압이득을 감소시키는 문제점이 있다. 전압이득의 감소를 다소 방지하기 위해 두 저항 R1, R2의 저항값을 크게 설계하기도 하나, 저항값이 커지면 레이아웃 면적 소모가 커지는 문제점이 있다.As described above, in the fully differential amplifier circuit using the common mode feedback unit provided with the conventional resistor, the two resistors R1 and R2 of the common mode feedback unit 20 using the resistors are the output resistance of the fully differential amplifier unit 10 (not shown). There is a problem in that the voltage gain is reduced, as connected in parallel to A, as shown in FIG. In order to prevent a decrease in voltage gain, the resistance values of the two resistors R1 and R2 may be designed to be large. However, the larger the resistance value, the larger the layout area consumption.

이러한 문제점을 해결하기 위해 도 3와 같이, 공통모드 궤환부(40)를 구현하였다.In order to solve this problem, as shown in FIG. 3, the common mode feedback unit 40 is implemented.

도 3은 종래의 NMOS 트랜지스터를 이용한 공통모드 궤환회로를 사용한 완전 차동 증폭 회로의 구성도이다.3 is a configuration diagram of a fully differential amplifier circuit using a common mode feedback circuit using a conventional NMOS transistor.

NMOS 트랜지스터를 구비한 완전 차동 증폭 회로는 완전 차동 증폭부(30)와 공통모드 궤환부(40)를 구비한다. 여기서, 완전 차동 증폭부(30)는 도 1의 구성과 동일하므로 구체적인 설명은 생략하기로 한다.The fully differential amplifier circuit including the NMOS transistor includes a fully differential amplifier 30 and a common mode feedback unit 40. Here, the fully differential amplification unit 30 is the same as the configuration of FIG. 1, so a detailed description thereof will be omitted.

공통모드 궤환부(40)는 피모스 트랜지스터 PM3, PM4 및 엔모스 트랜지스터 NM5 ~ NM10를 구비한다.The common mode feedback unit 40 includes PMOS transistors PM3 and PM4 and NMOS transistors NM5 to NM10.

피모스 트랜지스터 PM3, PM4는 그 소스가 전원전압단 VDD에 연결되고 게이트와 드레인이 공통연결된다. PMOS transistors PM3 and PM4 have a source connected to the power supply voltage terminal VDD and a gate and a drain connected in common.

엔모스 트랜지스터 NM5, NM8이 직렬연결되어 버퍼회로를 구성하고 그 게이트 에 기준전압 VREF가 인가되며, 엔모스 트랜지스터 NM6, NM9가 직렬연결되어 버퍼회로를 구성하고 그 게이트에 두 차동출력전압신호 OUTP_T, OUTN_T를 각각 인가된다.The NMOS transistors NM5 and NM8 are connected in series to form a buffer circuit, and a reference voltage VREF is applied to the gate thereof. The NMOS transistors NM6 and NM9 are connected in series to form a buffer circuit, and two differential output voltage signals OUTP_T, OUTN_T is applied respectively.

그에 따라, 공통모드 궤환부(40)는 엔모스 트랜지스터 NM6, NM9로 이루어진 버퍼회로의 두 차동출력전압신호 OUTP_T, OUTN_T의 평균값과 엔모스 트랜지스터 NM5, NM8에 인가되는 기준전압 VREF의 평균값을 비교하여 전압제어신호 VCTRL을 출력한다.Accordingly, the common mode feedback unit 40 compares the average value of the two differential output voltage signals OUTP_T and OUTN_T of the buffer circuit including the NMOS transistors NM6 and NM9 with the average value of the reference voltage VREF applied to the NMOS transistors NM5 and NM8. Output the voltage control signal VCTRL.

엔모스 트랜지스터 NM7, NM10는 그 게이트가 엔모스 트랜지스터 NM3, NM4의 게이트와 공통연결되어 전류미러(Current mirror) 형태를 구성한다.NMOS transistors NM7 and NM10 have their gates connected in common with the gates of NMOS transistors NM3 and NM4 to form a current mirror.

엔모스 트랜지스터 NM7, NM10는 게이트에 제어신호 VB_T가 공통으로 인가되고 소스는 접지전압 GND에 연결되며 그 드레인은 엔모스 트랜지스터 NM5, NM6의 소스에 각각 연결된다.The NMOS transistors NM7 and NM10 have a common control signal VB_T applied to their gates, a source connected to the ground voltage GND, and a drain thereof connected to the sources of the NMOS transistors NM5 and NM6, respectively.

상기와 같은 구성을 갖는 완전 차동 증폭 회로의 DC 시물레이션이 도 4a 및 도 4b와 같다. 도 4a는 완전 차동 증폭부(30)의 두 출력전압 OUTN_T의 출력전압범위 A, 출력전압 OUTP_T의 출력전압범위 B의 출력전압 범위를 나타내는 출력파형도이고, 도 4b는 두 출력전압 OUTP_T, OUTN_T을 합산하여 이등분한 평균값의 출력전압 범위를 나타내는 그래프이다.DC simulation of the fully differential amplifier circuit having the above configuration is shown in FIGS. 4A and 4B. 4A is an output waveform diagram illustrating an output voltage range A of two output voltages OUTN_T and an output voltage range B of an output voltage OUTP_T of the fully differential amplifier 30, and FIG. 4B illustrates two output voltages OUTP_T and OUTN_T. It is a graph showing the output voltage range of average values divided by two.

도 4b에 도시한 바와같이, 종래의 NMOS 트랜지스터를 구비한 공통모드 궤환회로를 이용한 완전 차동 증폭 회로는, 저항을 구비하는 공통모두 궤환회로를 이용한 완전 차동 증폭 회로에 비하여 면적소모는 감소시킬 수 있으나, 도 2a 및 도 2b의 그래프에 비하여, 완전 차동 증폭부(30)의 출력전압 범위를 감소시키는 문제 점이 있다.As shown in FIG. 4B, the fully differential amplifier circuit using the common mode feedback circuit including the conventional NMOS transistor can reduce the area consumption as compared to the fully differential amplifier circuit using the common feedback circuit. 2A and 2B, there is a problem in that the output voltage range of the fully differential amplifier 30 is reduced.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 게이트가 접지전압에 접속되어 항상 턴오프되는 엔모스 트랜지스터를 턴오프(turn-off) 저항값을 갖는 저항소자로서 사용하여 레이아웃 면적을 최소화하는 동시에 차동증폭부의 전압이득과 출력전압범위를 일정하게 유지하도록 하는데 그 목적이 있다.The present invention has been made to solve the above problems, and minimizes the layout area by using an NMOS transistor whose gate is connected to the ground voltage and always turned off as a resistor having a turn-off resistance value. At the same time, the purpose is to maintain a constant voltage gain and output voltage range of the differential amplifier.

상기한 목적을 달성하기 위한 본 발명의 공통모드 궤환 회로를 이용한 완전차동증폭회는, 소정의 전압제어신호에 의해 제어되고 복수개의 입력전압을 비교 및 증폭하여 복수개의 차동출력전압신호를 출력하는 완전 차동 증폭부; 및 기준전압과 비교전압을 비교 및 증폭하여 상기 전압제어신호를 출력하는 공통모드궤환부;를 포함하되, 상기 비교전압은 턴오프 저항값을 갖는 저항소자를 이용하여 출력된 상기 복수개의 차동출력전압신호의 평균값이며, 상기 공통모드 궤환부는, 상기 턴오프 저항값을 갖는 저항소자를 구비하고, 상기 복수개의 차동출력전압신호의 평균값을 구하여 상기 비교전압을 출력하는 평균값 출력부를 구비하고, 상기 평균값 출력부는, 상기 복수개의 차동출력전압신호가 인가되는 양단에 각각 직렬로 연결되고, 게이트가 접지전압단에 접속되어 항상 턴오프되어 상기 턴오프 저항값을 갖는 제 1 및 제 2 엔모스 트랜지스터를 구비하는 것을 특징으로 한다.The fully differential amplification using the common mode feedback circuit of the present invention for achieving the above object is controlled by a predetermined voltage control signal, and is a complete that outputs a plurality of differential output voltage signals by comparing and amplifying a plurality of input voltages. Differential amplifier; And a common mode feedback unit configured to compare and amplify a reference voltage and a comparison voltage to output the voltage control signal, wherein the comparison voltage is output using the resistance element having a turn-off resistance value. The common mode feedback unit includes a resistance element having the turn-off resistance value, the common mode feedback unit includes an average value output unit that obtains an average value of the plurality of differential output voltage signals and outputs the comparison voltage, and outputs the average value. And a first and second NMOS transistors each connected in series to both ends of the plurality of differential output voltage signals to which the plurality of differential output voltage signals are applied, and having a gate connected to a ground voltage terminal and always turned off to have the turn-off resistance value. It is characterized by.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 실시예에 따른 공통모드 궤환회로를 사용한 완전 차동 증폭 회로의 구성도이다.5 is a block diagram of a fully differential amplifier circuit using a common mode feedback circuit according to an embodiment of the present invention.

완전 차동 증폭 회로는 완전 차동 증폭부(100) 및 공통모드궤환부(200)를 구 비한다.The fully differential amplifier circuit includes a fully differential amplifier 100 and a common mode feedback unit 200.

완전 차동 증폭부(100)는 공통모드 궤환부(200)로부터 출력되는 전압제어신호 VCTRL에 의해 제어되어 두 입력전압신호 INN, INP를 비교 및 증폭하여 두 차동 출력전압신호 OUTN_OFF, OUTP_OFF를 출력한다.The fully differential amplifier 100 is controlled by the voltage control signal VCTRL output from the common mode feedback unit 200 to compare and amplify two input voltage signals INN and INP to output two differential output voltage signals OUTN_OFF and OUTP_OFF.

이를 위해, 완전 차동 증폭부(100)는 피모스 트랜지스터 PM5, PM6와 엔모스 트랜지스터 NM11~ NM14를 구비한다.To this end, the fully differential amplifier 100 includes PMOS transistors PM5 and PM6 and NMOS transistors NM11 to NM14.

피모스 트랜지스터 PM5, PM6는 공통모드 궤환부(200)로부터 출력되는 전압제어신호 VCTRL에 의해 제어되어 전원전압 VDD 레벨을 그 드레인에 인가한다.The PMOS transistors PM5 and PM6 are controlled by the voltage control signal VCTRL output from the common mode feedback unit 200 to apply the power supply voltage VDD level to the drain thereof.

엔모스 트랜지스터 NM11, NM12는 드레인이 피모스 트랜지스터 PM5, PM6의 드레인에 각각 연결되고 게이트에 각각 입력되는 입력전압신호 INP, INN을 비교한다. The NMOS transistors NM11 and NM12 compare input voltage signals INP and INN whose drains are respectively connected to the drains of the PMOS transistors PM5 and PM6 and input to the gates, respectively.

엔모스 트랜지스터 NM13, NM14는 게이트에 제어신호 VB_OFF가 공통으로 인가되고 소스는 접지전압 GND에 연결되며 엔모스 트랜지스터 NM14의 드레인과 게이트가 공통연결되고 엔모스 트랜지스터 NM13는 그 드레인이 엔모스 트랜지스터 NM11, NM12의 소스에 연결되어 전류미러(Current mirror) 형태를 구성한다.The NMOS transistors NM13 and NM14 have a common control signal VB_OFF applied to the gate, the source thereof is connected to the ground voltage GND, the drain and gate of the NMOS transistor NM14 are commonly connected, and the drain thereof is the NMOS transistor NM11, It is connected to the NM12's source to form a current mirror.

상기와 같은 구성을 갖는 완전 차동 증폭부(100)는 입력전압신호 INP, INN를 비교하여 차동출력전압신호 OUTN_OFF, OUTP_OFF를 출력한다.The fully differential amplifier 100 having the above configuration compares the input voltage signals INP and INN and outputs the differential output voltage signals OUTN_OFF and OUTP_OFF.

공통모드 궤환부(200)는 두 차동출력전압신호 OUTP_OFF, OUTN_OFF의 평균값을 구하여 그 평균값 VCMP과 기준전압 VREF을 비교 및 증폭하여 완전 차동 증폭부(100)를 제어하는 전압제어신호 VCTRL를 출력한다.The common mode feedback unit 200 obtains an average value of the two differential output voltage signals OUTP_OFF and OUTN_OFF, compares and amplifies the average value VCMP and the reference voltage VREF, and outputs a voltage control signal VCTRL for controlling the fully differential amplifier 100.

공통모드궤환부(200)는 비교부(201) 및 평균값 출력부(202)를 구비한다.The common mode feedback unit 200 includes a comparison unit 201 and an average value output unit 202.

비교부(201)는 피모스 트랜지스터 PM7, PM8와 엔모스 트랜지스터 NM15~ NM17을 구비하고 기준전압 VREF과 평균값 출력부(202)의 출력전압 VCMP을 비교하여 전압제어신호 VCTRL를 출력한다. The comparator 201 includes the PMOS transistors PM7 and PM8 and the NMOS transistors NM15 to NM17, and compares the reference voltage VREF with the output voltage VCMP of the average value output unit 202 to output the voltage control signal VCTRL.

피모스 트랜지스터 PM7, PM8는 그 소스가 전원전압단 VDD에 연결되고 게이트와 드레인이 공통연결된다. 엔모스 트랜지스터 NM15, NM16는 그 드레인이 피모스 트랜지스터 PM7, PM8의 드레인에 연결되고, 그 게이트에 기준전압 VREF과 평균값 출력부(202)의 출력전압 VCMP을 각각 수신하여, 기준전압 VREF과 출력전압 VCMP 레벨을 비교한다. PMOS transistors PM7 and PM8 have a source connected to the power supply voltage terminal VDD and a gate and a drain connected in common. The NMOS transistors NM15 and NM16 have their drains connected to the drains of the PMOS transistors PM7 and PM8. The NMOS transistors NM15 and NM16 receive the reference voltage VREF and the output voltage VCMP of the average value output unit 202 at their gates, respectively. Compare VCMP levels.

엔모스 트랜지스터 NM17는 그 게이트가 엔모스 트랜지스터 NM13, NM14의 게이트와 공통연결되어 전류미러(Current mirror) 형태를 구성한다.The NMOS transistor NM17 has a gate thereof connected in common with the gates of the NMOS transistors NM13 and NM14 to form a current mirror.

엔모스 트랜지스터 NM17는 게이트에 제어신호 VB_OFF가 공통으로 인가되고 소스는 접지전압 GND에 연결되며 그 드레인은 엔모스 트랜지스터 NM15, NM16의 소스에 각각 연결된다. The NMOS transistor NM17 has a common control signal VB_OFF applied to its gate, a source connected to the ground voltage GND, and a drain thereof connected to the sources of the NMOS transistors NM15 and NM16, respectively.

평균값 출력부(202)는 완전 차동 증폭부(100)로부터 출력된 두 차동출력전압신호 OUTP_OFF, OUTN_OFF 사이에 엔모스 트랜지스터 NM18, NM19를 구비하여, 두 차동출력전압신호 OUTP_OFF, OUTN_OFF의 평균값을 구하여 출력전압 VCMP을 출력한다.The average value output unit 202 includes NMOS transistors NM18 and NM19 between the two differential output voltage signals OUTP_OFF and OUTN_OFF output from the fully differential amplifier 100, obtains an average value of the two differential output voltage signals OUTP_OFF and OUTN_OFF and outputs them. Output the voltage VCMP.

엔모스 트랜지스터 NM18, NM19는 그 게이트가 접지전압단에 연결되어 게이트 소스 전압 VGS가 네거티브값을 갖게되어 항상 턴오프되어 턴오프(turn-off) 저항소자로서 구동된다. 즉, 도 7의 C에 도시한 바와 같이, 엔모스 트랜지스터 NM18, NM19가 큰 저항값을 갖는 저항으로서 구동되어 면적소모를 최소화하면서 전압이득을 유지할 수 있다.The NMOS transistors NM18 and NM19 have their gates connected to the ground voltage terminal, so that the gate source voltage V GS has a negative value and is always turned off to be driven as a turn-off resistor. That is, as shown in FIG. 7C, the NMOS transistors NM18 and NM19 are driven as resistors having a large resistance value, so that voltage gain can be maintained while minimizing area consumption.

또한, 도 3의 NMOS를 구비한 공통모드 궤환회로의 출력전압 범위를 나타내는 도 도 4a 및 도 4b의 그래프에 비하여, 도 6a 및 도 6b에 도시한 바와 같이, 본 발명의 공통모드 궤환회로의 출력전압범위가 일정함을 알 수 있다. 여기서, 도 6a는 완전 차동 증폭부(100)의 두 출력전압 OUTN_OFF의 출력전압범위 A, 출력전압 OUTP_OFF의 출력전압범위 B의 출력파형도이고, 도 6b는 두 차동출력전압 OUTP_OFF, OUTN_OFF을 합산하여 이등분한 평균값 즉, 출력전압 VCMP의 그래프이다.Also, as shown in Figs. 6A and 6B, the output of the common mode feedback circuit of the present invention is compared with the graphs of Figs. 4A and 4B showing the output voltage range of the common mode feedback circuit having the NMOS of Fig. 3. It can be seen that the voltage range is constant. 6A is an output waveform diagram of the output voltage range A of the two output voltages OUTN_OFF and the output voltage range B of the output voltage OUTP_OFF of the fully differential amplifier 100, and FIG. It is a graph of bisected average values, that is, output voltage VCMP.

[표 1] 종래의 기술과 본 발명의 특성을 비교한 표Table 1 Table comparing the characteristics of the present invention with the prior art

Figure 112004043842290-pat00001
Figure 112004043842290-pat00001

상기 표 1에 도시한 바와 같이, 전압이득, 면적, 출력전압범위, 및 전류소모량 등에 있어서, 본원 발명의 턴오프저항을 구비한 공통모드 궤환회로를 사용하는 완전 차동 증폭 회로의 특성이 가장 좋음을 알 수 있다.As shown in Table 1, the characteristics of the fully differential amplifier circuit using the common mode feedback circuit with the turn-off resistance of the present invention are the best in the voltage gain, area, output voltage range, and current consumption amount. Able to know.

이상에서 설명한 바와 같이, 본 발명은 턴오프(turn-off) 저항값을 갖는 저항소자를 이용한 공통모드 궤환회로를 설계하여, 레이아웃 면적을 최소화하는 동시 에 차동증폭부의 전압이득과 출력전압범위를 일정하게 유지시키는 효과가 있다.As described above, the present invention designs a common mode feedback circuit using a resistance element having a turn-off resistance value, while minimizing the layout area, and at the same time, the voltage gain and output voltage range of the differential amplifier are constant. It is effective to keep it.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.
In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, replacements and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (4)

소정의 전압제어신호에 의해 제어되고 복수개의 입력전압을 비교 및 증폭하여 복수개의 차동출력전압신호를 출력하는 완전 차동 증폭부; 및A fully differential amplifier which is controlled by a predetermined voltage control signal and compares and amplifies a plurality of input voltages and outputs a plurality of differential output voltage signals; And 기준전압과 비교전압을 비교 및 증폭하여 상기 전압제어신호를 출력하는 공통모드궤환부;를 포함하되,And a common mode feedback unit for outputting the voltage control signal by comparing and amplifying a reference voltage and a comparison voltage. 상기 비교전압은 턴오프 저항값을 갖는 저항소자를 이용하여 출력된 상기 복수개의 차동출력전압신호의 평균값이며,The comparison voltage is an average value of the plurality of differential output voltage signals output using a resistance element having a turn-off resistance value, 상기 공통모드 궤환부는, 상기 턴오프 저항값을 갖는 저항소자를 구비하고, 상기 복수개의 차동출력전압신호의 평균값을 구하여 상기 비교전압을 출력하는 평균값 출력부를 구비하고,The common mode feedback unit includes a resistance element having the turn-off resistance value, and includes an average value output unit that obtains an average value of the plurality of differential output voltage signals and outputs the comparison voltage. 상기 평균값 출력부는, 상기 복수개의 차동출력전압신호가 인가되는 양단에 각각 직렬로 연결되고, 게이트가 접지전압단에 접속되어 항상 턴오프되어 상기 턴오프 저항값을 갖는 제 1 및 제 2 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로.The average value output unit includes first and second NMOS transistors each connected in series to both ends of the differential output voltage signals to which the plurality of differential output voltage signals are applied, and having a gate connected to a ground voltage terminal and always turned off to have the turn-off resistance value. Fully differential amplification circuit using a common mode feedback circuit characterized in that it comprises a. 제 1항에 있어서, 상기 공통모드 궤환부는,The method of claim 1, wherein the common mode feedback unit, 상기 비교전압과 상기 기준전압을 비교 및 증폭하여 상기 전압제어신호를 출력하는 비교부를 더 구비하는 것을 특징으로 하는 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로.And a comparator for comparing and amplifying the comparison voltage and the reference voltage to output the voltage control signal. 삭제delete 제 2 항에 있어서, 상기 비교부는,The method of claim 2, wherein the comparison unit, 상기 기준전압과 상기 비교전압이 그 게이트에 인가되는 제 3 및 제 4 엔모스 트랜지스터; 및Third and fourth NMOS transistors to which the reference voltage and the comparison voltage are applied to a gate thereof; And 상기 제 3 및 제 4 엔모스 트랜지스터의 드레인에 그 소스가 접속되고 드레인에 전원전압단이 접속되며 상기 드레인과 그 게이트가 공통연결되는 제 1 및 제 2 피모스 트랜지스터;First and second PMOS transistors having a source connected to a drain of the third and fourth NMOS transistors, a power supply voltage terminal connected to a drain, and a common connection between the drain and the gate; 를 구비함을 특징으로 하는 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로.Fully differential amplification circuit using a common mode feedback circuit characterized in that it comprises a.
KR1020040077025A 2004-09-24 2004-09-24 Fully differential amplifier circuit using common mode feedback KR100645926B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040077025A KR100645926B1 (en) 2004-09-24 2004-09-24 Fully differential amplifier circuit using common mode feedback

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040077025A KR100645926B1 (en) 2004-09-24 2004-09-24 Fully differential amplifier circuit using common mode feedback

Publications (2)

Publication Number Publication Date
KR20060028036A KR20060028036A (en) 2006-03-29
KR100645926B1 true KR100645926B1 (en) 2006-11-15

Family

ID=37138892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077025A KR100645926B1 (en) 2004-09-24 2004-09-24 Fully differential amplifier circuit using common mode feedback

Country Status (1)

Country Link
KR (1) KR100645926B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10291186B2 (en) 2016-11-24 2019-05-14 SK Hynix Inc. Amplifier for contorlling output range and multi-stage amplification device using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153747A (en) * 1995-11-29 1997-06-10 Nec Corp Common-mode voltage feedback circuit for differential amplifier
KR20020066839A (en) * 2001-02-14 2002-08-21 삼성전자 주식회사 Input-output circuit and current control circuit of semiconductor memory device
US6590980B1 (en) 2001-09-24 2003-07-08 Micrel, Incorporated Low voltage, low power operational amplifier with rail to rail output
KR20030094463A (en) * 2002-06-04 2003-12-12 주식회사 티엘아이 Common mode feedback circuit controlled by clock signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153747A (en) * 1995-11-29 1997-06-10 Nec Corp Common-mode voltage feedback circuit for differential amplifier
KR20020066839A (en) * 2001-02-14 2002-08-21 삼성전자 주식회사 Input-output circuit and current control circuit of semiconductor memory device
US6590980B1 (en) 2001-09-24 2003-07-08 Micrel, Incorporated Low voltage, low power operational amplifier with rail to rail output
KR20030094463A (en) * 2002-06-04 2003-12-12 주식회사 티엘아이 Common mode feedback circuit controlled by clock signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10291186B2 (en) 2016-11-24 2019-05-14 SK Hynix Inc. Amplifier for contorlling output range and multi-stage amplification device using the same

Also Published As

Publication number Publication date
KR20060028036A (en) 2006-03-29

Similar Documents

Publication Publication Date Title
US6281753B1 (en) MOSFET single-pair differential amplifier having an adaptive biasing scheme for rail-to-rail input capability
US8149055B2 (en) Semiconductor integrated circuit device
US20060244531A1 (en) Apparatus and method for increasing a slew rate of an operational amplifier
US9831840B2 (en) Amplifier circuit and method for adaptive amplifier biasing
KR100542685B1 (en) Operational transconductance amplifier for output buffer
WO2007043122A9 (en) Variable gain amplifier and its control method
KR101419806B1 (en) Variable gain amplifier with fixed bandwidth
KR100499855B1 (en) Variable gain amplifier
WO2007052389A1 (en) Power amplifier and its idling current setting circuit
EP1686686A1 (en) Am intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit, and semiconductor integrated circuit thereof
KR100313504B1 (en) Transconductance control circuit of rtr input terminal
US11095258B2 (en) Class AB amplifier and operational amplifier
US10461707B2 (en) Amplifier class AB output stage
KR100645926B1 (en) Fully differential amplifier circuit using common mode feedback
KR100499859B1 (en) Variable gain amplifier
KR100499856B1 (en) Variable gain amplifier
US20050013029A1 (en) Voice coil motor power amplifier
KR100695510B1 (en) Differential amplifier
KR100327440B1 (en) Zero-crossing detection circuit
KR100295680B1 (en) Variable gain amplifier
KR100609485B1 (en) Comparator circuit with hysteresis characteristic
KR101620683B1 (en) Cascode amplifier for changing a power
Yu et al. A low voltage high unity-gain bandwidth CMOS op-amp
KR100821470B1 (en) Operational transconductance amplifier with improved linearity
JP2008067193A (en) Push-pull amplifier

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 14