JPH05335847A - Current mirror circuit - Google Patents

Current mirror circuit

Info

Publication number
JPH05335847A
JPH05335847A JP4139483A JP13948392A JPH05335847A JP H05335847 A JPH05335847 A JP H05335847A JP 4139483 A JP4139483 A JP 4139483A JP 13948392 A JP13948392 A JP 13948392A JP H05335847 A JPH05335847 A JP H05335847A
Authority
JP
Japan
Prior art keywords
transistor
current
circuit
collector
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4139483A
Other languages
Japanese (ja)
Inventor
Yasushi Nishimura
康 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP4139483A priority Critical patent/JPH05335847A/en
Priority to GB9311003A priority patent/GB2267404B/en
Priority to DE19934317686 priority patent/DE4317686C2/en
Publication of JPH05335847A publication Critical patent/JPH05335847A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/265Current mirrors using bipolar transistors only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3044Junction FET SEPP output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • H03F3/343DC amplifiers in which all stages are DC-coupled with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To obtain the current mirror circuit keeping a high output impedance and suppressing nonlinear distortion. CONSTITUTION:A 4th transistor (TR) Q4 is in cascade-connection to a 3rd TR Q3 being an output TR of a feedback type current mirror circuit and a constant voltage source VCONST is connected between a base of the 4th TRQ4 and an emitter of the 3rd TR Q3. Thus, a collector-emitter voltage of the 3rd TRQ3 is fixed to eliminate the effect of Early effect and a change in a collector-base capacitance thereby reducing nonlinear distortion of the output current.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、各種増幅回路に用いら
れるカレントミラー回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current mirror circuit used in various amplifier circuits.

【0002】[0002]

【従来の技術】バイポーラトランジスタの基本回路とし
てカレントミラー回路が知られている。基本的なカレン
トミラー回路は、コレクタ・ベース間を短絡することに
よりダイオード接続されたトランジスタのコレクタ側に
基準入力電流を流し、そのコレクタ・ベースの短絡接続
点を近接配置された同等特性の他のトランジスタのベー
スに接続するという回路で構成される。
2. Description of the Related Art A current mirror circuit is known as a basic circuit of a bipolar transistor. A basic current mirror circuit allows a reference input current to flow through the collector side of a diode-connected transistor by short-circuiting the collector and base, and the short-circuit connection point of the collector-base is placed in close proximity to other equivalent characteristics. It consists of a circuit that connects to the base of a transistor.

【0003】上記基本的なカレントミラー回路は、理論
上は正しいミラー係数で動作するものであるが、実際に
はアーリ効果の影響で出力電流に変動が発生する問題を
有している。アーリ効果とは、トランジスタのコレクタ
・エミッタ間電圧VCEが増大すると電子濃度の低下によ
り空乏層が広がって実質的なベース幅が狭くなり、コレ
クタ電圧の増大に伴ってコレクタ電流の増加傾向が顕著
になる現象である。
The above-mentioned basic current mirror circuit theoretically operates with a correct mirror coefficient, but actually has a problem that the output current fluctuates due to the effect of the Early effect. The Early effect means that when the collector-emitter voltage V CE of the transistor increases, the depletion layer expands due to a decrease in electron concentration and the effective base width narrows, and the collector current tends to increase as the collector voltage increases. It is a phenomenon that becomes.

【0004】このようなアーリ効果の影響による出力電
流の変動を抑制する高精度なカレントミラー回路とし
て、図5に示すような帰還形カレントミラー回路が知ら
れている。このカレントミラー回路は、ウィルソン型カ
レントミラー回路を基本とし、pnp形の出力トランジ
スタQ3 にベース接地のpnp形のトランジスタQ4
カスコード接続し、このトランジスタQ4 のベースとト
ランジスタQ2 のエミッタ間に定電圧源VCONST を接続
したものであり、オーディオ増幅回路にしばしば用いら
れている。このように、トランジスタQ4 と定電圧源V
CONST を接続し、定電圧源VCONST の一定値とトランジ
スタQ4 及びトランジスタQ2 のベース・エミッタ間電
圧VBE(≒0.6V)の一定値とでトランジスタQ3
コレクタ・エミッタ間電圧VCE3 の変動をクランプする
ことでアーリ効果による出力電流の変動の抑制を図って
いる。
A feedback current mirror circuit as shown in FIG. 5 is known as a highly accurate current mirror circuit for suppressing the fluctuation of the output current due to the influence of the Early effect. The current mirror circuit, the base and the Wilson current mirror circuit, the transistor Q 4 of a pnp common base cascode connected to the output transistor Q 3 of the pnp type, between the base and the transistor Q 2 of the transistor Q 4 emitters Is connected to a constant voltage source V CONST and is often used in an audio amplifier circuit. Thus, the transistor Q 4 and the constant voltage source V
By connecting CONST , the constant voltage of the constant voltage source V CONST and the constant value of the base-emitter voltage V BE (≈0.6 V) of the transistor Q 4 and the transistor Q 2 make the collector-emitter voltage V of the transistor Q 3 By clamping the fluctuation of CE3, the fluctuation of the output current due to the Early effect is suppressed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図5に
示すカレントミラー回路は、ベース接地のトランジタQ
4 を出力段に設けているために高い出力インピーダンス
を得ることができるものの、その入出力特性は直線性の
点において必ずしも充分ではない。この非直線性歪は、
特にオーディオ回路においては大きな問題となる。
However, in FIG.
The current mirror circuit shown is a transistor Q with a grounded base.
FourHigh output impedance due to
, But its input / output characteristics are linear.
Not always enough in terms. This non-linear distortion is
This is a serious problem especially in audio circuits.

【0006】すなわち、図5のカレントミラー回路にお
いて、ダイオード接続されたトランジスタQ2 の順方向
電圧降下VF 及びトランジスタQ4 のベース・エミッタ
間電圧VBE4 が略一定(≒0.6V)であるため、定電
圧源VCONST によって与えられる一定値のバイアス電圧
によってトランジスタQ3 のコレクタ電位Vc はクラン
プされようとする。しかしながら、厳密にはベース・エ
ミッタ間電圧VBEは一定ではなく、一般に、 VBE=(kT/g)hm(IE /IS ) で表わされるように、出力電流に依存し、エミッタ電流
E に対して非直線性となる。ここに、kはボルツマン
定数、Tは接合部の絶対温度、qは電子の電荷、IS
逆方向飽和電流である。なお、トランジスタQ2 の順方
向電圧降下VF についてもダイオード接続されているか
ら同様である。
That is, in the current mirror circuit of FIG. 5, the forward voltage drop V F of the diode-connected transistor Q 2 and the base-emitter voltage V BE4 of the transistor Q 4 are substantially constant (≈0.6 V). Therefore, the collector potential V c of the transistor Q 3 tends to be clamped by the constant bias voltage provided by the constant voltage source V CONST . However, strictly speaking, the base-emitter voltage V BE is not constant and generally depends on the output current and the emitter current I as expressed by V BE = (kT / g) hm ( IE / I S ). It becomes non-linear with respect to E. Here, k is the Boltzmann constant, T is the absolute temperature of the junction, q is the electron charge, and I S is the reverse saturation current. The same applies to the forward voltage drop V F of the transistor Q 2 because it is diode-connected.

【0007】そして、入力電流I1 の変化に追従する出
力電流I2 の変化は、ダイオードとしてのトランジスタ
2 の順方向電圧降下VF 及びトランジスタQ4 のベー
ス・エミッタ間電圧VBE4 の変化として現われ、この順
方向電圧降下VF の変化は出力トランジスタQ3 のコレ
クタ・エミッタ間電圧VCE3 の変化となって現われる。
このVCE3 の変化によりわずかながら前述のアーリ効果
による出力電流の変動が生じると共に、出力トランジス
タQ3 のベース・コレクタ間のPN接合間の空乏層によ
る容量Cobが変化することにより、出力電流すなわち出
力信号の振幅によって周波数特性が変動することとな
り、歪が増加してしまうことになる。
The change in the output current I 2 following the change in the input current I 1 is expressed as the change in the forward voltage drop V F of the transistor Q 2 as a diode and the change in the base-emitter voltage V BE4 of the transistor Q 4. The change in the forward voltage drop V F appears as a change in the collector-emitter voltage V CE3 of the output transistor Q 3 .
This change in V CE3 causes a slight change in the output current due to the aforementioned Early effect, and the change in the capacitance C ob due to the depletion layer between the PN junctions between the base and collector of the output transistor Q 3 changes the output current, that is, The frequency characteristic varies depending on the amplitude of the output signal, and the distortion increases.

【0008】アーリ効果による歪を図6により説明する
と、次の通りである。図6にトランジスタQ3 のベース
電流iB1〜iB5をパラメータとするVCE−IC 特性を示
す。各曲線はアーリ効果に起因してフラットな特性とは
ならず、トランジスタQ3 のコレクタ電流IC3が出力電
流I2 の変化に伴って2ΔVBE(≒ΔVF +ΔVBE4
分、すなわち2・ΔIC3だけ変化する。この変化は増幅
波形を歪ませることとなり、増幅回路の直線性悪化の問
題として扱われることとなる。
The distortion due to the Early effect will be described with reference to FIG. Figure 6 shows the V CE -I C characteristic that the base current i B1 through i B5 of the transistor Q 3 as a parameter. Each curve does not have a flat characteristic due to the Early effect, and the collector current I C3 of the transistor Q 3 changes by 2ΔV BE (≈ΔV F + ΔV BE4 ) as the output current I 2 changes.
It changes by a minute, that is, 2 · ΔI C3 . This change distorts the amplified waveform and is treated as a problem of deterioration of linearity of the amplifier circuit.

【0009】本発明の目的は、高出力インピーダンスを
保持しつつ、非直線性歪を抑制しうるカレントミラー回
路を提供することにある。
An object of the present invention is to provide a current mirror circuit capable of suppressing nonlinear distortion while maintaining high output impedance.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、図1に示すように、基準入力電流I1
入力される第1のトランスジスタQ1 と、ベースが前記
第1のトランジスタQ 1 のベースに接続されたダイオー
ド接続の第2のトランジスタQ2 と、ベースが前記第1
のトランジスタQ1 のコレクタに接続されエミッタが前
記第2のトランジスタQ2 のコレクタに接続されて当該
第2のトランジスタQ2 に直列接続され出力電流I1
取出す第3のトランジスタQ3 と、を有するカレントミ
ラー回路において、前記第3のトランジスタQ3 に第4
のトランジスタQ4 をカスコード接続し、この第4のト
ランジスタQ4 のベースと前記第3のトランジスタのエ
ミッタQ3 との間に定電圧源VCONST を接続したことを
特徴とする。
[Means for Solving the Problems] To solve the above problems
According to the present invention, as shown in FIG.1But
Input first transistor Q1And the base is
First transistor Q 1Daio connected to the base of
Connected second transistor Q2And the base is the first
Transistor Q1The emitter is connected to the collector of the front
Note 2nd transistor Q2Connected to the collector of
Second transistor Q2Output current I1To
Third transistor Q taken out3And
In the error circuit, the third transistor Q3To the fourth
Transistor QFourCascode connection to this 4th
Langista QFourThe base of the third transistor and the third transistor
Mitter Q3Constant voltage source V betweenCONSTThat you have connected
Characterize.

【0011】[0011]

【作用】本発明によれば、第3のトランジスタQ3 のエ
ミッタとこの第3のトランジスタQ3 のコレクタに接続
された第4のトランジスタQ4 のベースとの間に定電圧
源VCONST を接続したため、第3のトランジスタQ3
コレクタ・エミッタ間電圧VCE3 がクランプされる。そ
の結果、第3のトランジスタQ3 のコレクタ・エミッタ
間電圧VCE3 は、入力電流I1 の変化に追従する出力電
流I2 の変化に伴って生じる第2のトランジスタQ2
順方向電圧降下VF の変動の影響を受けないことにな
り、アーリ効果の影響及び第3のトランジスタQ3 のコ
レクタ・ベース間のPN接合容量Cob(図5参照)の変
動が低減され、出力電流I2 に含まれる非直線性成分を
低減化することが可能となる。
According to the present invention, connecting a constant voltage source V CONST between the fourth base of the transistor Q 4 which is connected to the third emitter of the transistor Q 3 to the third collector of the transistor Q 3 Therefore , the collector-emitter voltage V CE3 of the third transistor Q 3 is clamped. As a result, the collector-emitter voltage V CE3 of the third transistor Q 3 is the forward voltage drop V 2 of the second transistor Q 2 caused by the change of the output current I 2 following the change of the input current I 1. Since it is not affected by the fluctuation of F , the influence of the Early effect and the fluctuation of the PN junction capacitance C ob (see FIG. 5) between the collector and the base of the third transistor Q 3 are reduced, and the output current I 2 is reduced. It is possible to reduce the included nonlinear component.

【0012】このように、ベース接地された第4のトラ
ンジスタQ4 による高出力インピーダンスの確保すると
ともに、定電圧源VCONST による非直線性歪の低減化が
可能となる。
As described above, the high output impedance can be secured by the fourth transistor Q 4 whose base is grounded, and the nonlinear distortion by the constant voltage source V CONST can be reduced.

【0013】[0013]

【実施例】次に、本発明の好適な実施例を図面に基づい
て説明する。 [I]第1実施例 図2に本発明の第1の実施例を示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, preferred embodiments of the present invention will be described with reference to the drawings. [I] First Embodiment FIG. 2 shows a first embodiment of the present invention.

【0014】図2に示す回路において、回路Aは、入力
電圧を電流に変換する電圧/電流変換回路を示してい
る。この電圧/電流変換回路Aは、n形電界効果トラン
ジスタQ5 のドレインがトランジスタQ1 のコレクタに
接続され、ソースはソース抵抗RS を介してGNDに接
地され、ゲートにはGNDとの間にゲート抵抗Rg が接
続されてなる。入力信号は、入力端子INを介してトラ
ンジスタQ5 のゲートに与えられる。トランジスタQ5
は、入力された信号電圧に対応した電流を入力電流I1
としてトランジスタQ1 に与える。
In the circuit shown in FIG. 2, a circuit A represents a voltage / current conversion circuit for converting an input voltage into a current. In this voltage / current conversion circuit A, the drain of the n-type field effect transistor Q 5 is connected to the collector of the transistor Q 1 , the source is grounded to the GND via the source resistance R S , and the gate is connected to the GND. The gate resistance R g is connected. The input signal is given to the gate of the transistor Q 5 via the input terminal IN. Transistor Q 5
Is the input current I 1 that corresponds to the input signal voltage.
Is given to the transistor Q 1 .

【0015】回路Bは、図5に示す従来のウィルソン型
カレントミラー回路と同様の回路構成であり、入力トラ
ンジスタQ1 ,ダイオード接続された帰還用トランジス
タQ 2 、出力トランジスタQ3 、およびカスコードトラ
ンジスタQ4 からなる。
Circuit B is a conventional Wilson type circuit shown in FIG.
It has the same circuit configuration as the current mirror circuit, and
Register Q1, Diode-connected feedback transistor
Q 2, Output transistor Q3, And cascode tiger
Register QFourConsists of.

【0016】この図2において、図5(従来回路)と異
なる点は、定電圧源VCONST をトランジスタQ3 のエミ
ッタとトランジスタQ2 のコレクタとの接続点、すなわ
ちノードN2 とトランジスタQ4 のベースに接続される
ノードN4 との間に接続し、定電圧源VCONST に定電流
源ICONST を接続して定電流で吸引することにより定電
圧源VCONST に定電圧を発生させるようにした点であ
る。定電圧源VCONST としては、例えば、ツエナーダイ
オード等の定電圧ダイオードが用いられ、定電流源I
CONST としては、例えば、定電流ダイオードが用いられ
る。
2 is different from FIG. 5 (conventional circuit) in that the constant voltage source V CONST is connected to the connection point between the emitter of the transistor Q 3 and the collector of the transistor Q 2 , that is, between the node N 2 and the transistor Q 4 . A constant voltage source V CONST is connected to a node N 4 connected to the base, and a constant current source I CONST is connected to the constant voltage source V CONST to attract a constant current to generate a constant voltage at the constant voltage source V CONST. That is the point. As the constant voltage source V CONST , for example, a constant voltage diode such as a Zener diode is used, and the constant current source I
As the CONST , for example, a constant current diode is used.

【0017】また、トランジスタQ4 のコレクタは負荷
抵抗RL を介してGNDに接地され、この負荷抵抗RL
とトランジスタQ4 のコレクタとの接続点のノードN3
から出力端子OUTを介して出力信号電圧が取出され
る。
[0017] The collector of the transistor Q 4 is grounded to GND via a load resistor R L, the load resistance R L
Node N 3 at the connection point between the transistor and the collector of the transistor Q 4
The output signal voltage is taken out from the output terminal OUT.

【0018】次に、動作を説明する。入力端子INに入
力信号が与えられると、その入力信号電圧は電圧/電流
変換回路Aにより対応する電流に変換され、入力電流I
1 に従属する出力電流I2 がVCC→Q2 →Q3 →Q4
L →GNDの経路に流れる。この出力電流I2 の大き
さは、入力電流I1 の変化に追従して変化し、その変化
に応じた出力電圧が負荷抵抗RL のノードN3 より出力
端子OUTを介して取出されることになる。
Next, the operation will be described. When an input signal is applied to the input terminal IN, the input signal voltage is converted into a corresponding current by the voltage / current conversion circuit A, and the input current I
The output current I 2 depending on 1 is V CC → Q 2 → Q 3 → Q 4
It flows in the route of RL → GND. The magnitude of the output current I 2 changes following the change of the input current I 1 , and the output voltage corresponding to the change is taken out from the node N 3 of the load resistance R L via the output terminal OUT. become.

【0019】このとき、入力信号の変化に追従する出力
電流I2 の変化により、トランジスタQ2 の順方向電圧
降下VF が変動するが、トランジスタQ3 のコレクタ・
エミッタ間電圧VCE3 はVF の変動に影響されることは
なく、変動分はトランジスタQ4 のベース・エミッタ間
電圧VBE4 の変動分のみとなる。したがって、VCEの変
動によるIC3の変動は、図6に示すように、ΔVBE4
対応する分のみのΔI C3となり、アーリ効果の影響及び
容量Cobの変化が低減されるので、出力電流I 2 の非直
線性波形が従来のものより低減される。
At this time, an output that follows changes in the input signal
Current I2Changes the transistor Q2Forward voltage of
Descent VFFluctuates, but transistor Q3Collector of
Emitter voltage VCE3Is VFTo be affected by fluctuations in
No change, transistor QFourBetween base and emitter
Voltage VBE4It is only the fluctuation of. Therefore, VCEStrange
I by movementC3The fluctuation of ΔVBE4To
ΔI of the corresponding part only C3And the effect of the early effect and
Capacity CobOf the output current I 2Insidious
The linear waveform is reduced compared to the conventional one.

【0020】なお、定電圧源VCONST と定電流源I
CONST との組合せにより定電圧を発生させているため、
出力電流I2 はトランジスタQ2 を流れる電流I′1
りも定電圧源VCONST 側に分流する電流分だけ減少する
が(I2 =I′1−I3 )、この電流は直流バイアス分
なので交流分としての電流の変化分ΔI2 (信号分)は
変らず、交流動作的にはカレントミラー回路として動作
するのでゲインの低下はない。 [II]第2実施例 図3に、本発明の第2の実施例を示す。この実施例は、
図2に示すカレントミラー回路を用いてプッシュ・プル
増幅回路を構成した例を開示する。
The constant voltage source V CONST and the constant current source I
Since the constant voltage is generated by the combination with CONST ,
The output current I 2 is smaller than the current I ′ 1 flowing through the transistor Q 2 by the amount of current shunting to the constant voltage source V CONST side (I 2 = I ′ 1 −I 3 ), but this current is a DC bias component. The change amount ΔI 2 (signal amount) of the current as an AC component does not change, and the AC mirror operates as a current mirror circuit, so that the gain does not decrease. [II] Second Embodiment FIG. 3 shows a second embodiment of the present invention. This example
An example in which a push-pull amplifier circuit is configured using the current mirror circuit shown in FIG. 2 will be disclosed.

【0021】すなわち、図3に示すように、本発明に係
るカレントミラー回路1A,1Bを上下対称に配置した
ものである。なお、上側のカレントミラー回路1Bを構
成するトランジスタq1 〜q4 は、下側のカレントミラ
ー回路1Aとの動作の対称性をもたせるためQ1 〜Q4
とは逆導電型、すなわちnpn型のトランジスタで構成
されている。また、トランジスタq5 も同様の理由によ
りp形FETが用いられている。
That is, as shown in FIG. 3, the current mirror circuits 1A and 1B according to the present invention are vertically symmetrically arranged. The transistors q 1 to q 4 constituting the upper current mirror circuit. 1B, Q 1 to Q 4 order to provide the symmetry of operation of the lower side of the current mirror circuit 1A
And npn type transistors. The transistor q 5 is also a p-type FET for the same reason.

【0022】各カレントミラー回路1A,1Bは図2に
示す回路と同様に作用し、増幅すべき波形の偶数次の歪
を抑制し、直線性の良い増幅回路を構成することができ
る。 [III ]第3実施例 図4に、本発明の第3の実施例を示す。この実施例は、
図3に示すカレントミラー回路のさらなる具体的例を開
示する。
Each of the current mirror circuits 1A and 1B operates in the same manner as the circuit shown in FIG. 2, suppresses even-order distortion of the waveform to be amplified, and constitutes an amplifier circuit with good linearity. [III] Third Embodiment FIG. 4 shows a third embodiment of the present invention. This example
A further specific example of the current mirror circuit shown in FIG. 3 will be disclosed.

【0023】図4に示すように、本発明に係るカレント
ミラー回路はパワーアンプ回路200の前段に置かれる
ドライブ回路100に適用されている。ドライブ回路1
00は、図3の第2実施例と同様、プッシュ・プル増幅
回路の構成となっており、DCサーボ回路3を含んでい
る。このDCサーボ回路3は、ドライブ回路100の出
力端OUTに生じる直流オフセットをフィードバックに
より除去するための回路である。すなわち、DCサーボ
回路3は、定電流源ICO NST となるn形電界効果トラン
ジスタT1 及びp形電界効果トランジスタT2 を有して
おり、これらのトランジスタT1 ,T2 のゲートには抵
抗r1 およびコンデンサCが接続されている。抵抗r1
の他端は当該ドライブ回路100の出力端OUTに接続
され、コンデンサCの他端はGNDに接地されている。
このr1 とCとで積分回路(またはローパスフィルタ)
を形成しており、出力端OUTに生じる交流成分を除去
し、直流成分のみをフィードバックするようになってい
る。r2 は直流オフセット電圧を調整するための可変抵
抗であり、両端がそれぞれトランジスタT1 ,T2 のソ
ースに接続されると共に、中点は抵抗r3 を介してGN
Dに接地されている。出力端OUTに生じた直流オフセ
ット成分は、抵抗r1を介してトランジスタT1 ,T2
のゲートにフィードバックされ、その直流オフセットの
量に応じてトランジスタT1 ,T2 のドレイン電流すな
わち上下の定電圧源VCONST にそれぞれ流れるための定
電流の比が制御されることで抑制されることになる。
As shown in FIG. 4, the current mirror circuit according to the present invention is applied to the drive circuit 100 placed before the power amplifier circuit 200. Drive circuit 1
Reference numeral 00 denotes a push-pull amplifier circuit configuration similar to the second embodiment shown in FIG. 3, and includes a DC servo circuit 3. The DC servo circuit 3 is a circuit for removing a DC offset generated at the output end OUT of the drive circuit 100 by feedback. That is, the DC servo circuit 3 has an n-type field effect transistor T 1 and a p-type field effect transistor T 2 which serve as a constant current source I CO NST, and the gates of these transistors T 1 and T 2 are resistive. r 1 and the capacitor C are connected. Resistance r 1
Is connected to the output terminal OUT of the drive circuit 100, and the other end of the capacitor C is grounded to GND.
Integrator circuit (or low-pass filter) with this r 1 and C
Is formed, the AC component generated at the output end OUT is removed, and only the DC component is fed back. r 2 is a variable resistor for adjusting the DC offset voltage, both ends of which are connected to the sources of the transistors T 1 and T 2 , respectively, and the middle point is GN via the resistor r 3.
It is grounded to D. The DC offset component generated at the output terminal OUT passes through the resistor r 1 and the transistors T 1 and T 2
Is suppressed by controlling the drain currents of the transistors T 1 and T 2 , that is, the ratios of the constant currents flowing to the upper and lower constant voltage sources V CONST , respectively, according to the amount of the DC offset. become.

【0024】このように、本実施例によれば、高出力イ
ンピーダンスおよび直線性の良い低歪のカレントミラー
回路を実用回路に応用することができ、かつ直流オフセ
ットを除去可能なDCサーボ回路3の一部として組合せ
ることができ、優れた特性の増幅回路を構成することが
できる。
As described above, according to this embodiment, the current mirror circuit having a high output impedance and a low distortion and good linearity can be applied to a practical circuit, and the DC servo circuit 3 capable of removing the DC offset is used. They can be combined as a part to form an amplifier circuit with excellent characteristics.

【0025】[0025]

【発明の効果】以上の通り、本発明によれば、出力トラ
ンジスタを構成する第3のトランジスタのコレクタ・エ
ミッタ間電圧を定電圧源により固定するようにしたの
で、アーリ効果の影響及び、コレクタ・ベース間容量の
変化を抑制することかできるので、出力信号の直線性を
改善することができる。
As described above, according to the present invention, the collector-emitter voltage of the third transistor forming the output transistor is fixed by the constant voltage source. Since the change in the capacitance between the bases can be suppressed, the linearity of the output signal can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のカレントミラー回路の原理説明図であ
る。
FIG. 1 is a diagram illustrating the principle of a current mirror circuit of the present invention.

【図2】本発明のカレントミラー回路の第1実施例を示
す回路図である。
FIG. 2 is a circuit diagram showing a first embodiment of a current mirror circuit of the present invention.

【図3】本発明のカレントミラー回路の第2実施例を示
す回路図である。
FIG. 3 is a circuit diagram showing a second embodiment of the current mirror circuit of the present invention.

【図4】本発明のカレントミラー回路の第3実施例を示
す回路図である。
FIG. 4 is a circuit diagram showing a third embodiment of the current mirror circuit of the present invention.

【図5】従来の帰還形カレントミラー回路の回路図であ
る。
FIG. 5 is a circuit diagram of a conventional feedback type current mirror circuit.

【図6】カレントミラー回路出力トランジスタのVCE
C 特性を示す特性図である。
FIG. 6 shows V CE − of a current mirror circuit output transistor
It is a characteristic view which shows I C characteristic.

【符号の説明】[Explanation of symbols]

1,1A,1B…カレントミラー回路 2,2A,2B…入力回路 100…ドライブ回路 200…パワーアンプ回路 A…電圧/電流変換回路 B…ウィルソン型カレントミラー回路 Q1 ,Q2 〜Q5 …トランジスタ q1 ,q2 〜q5 …トランジスタ VCONST …定電圧源 ICONST …定電流源 N1 ,N2 ,N3 …ノード IN…入力端子 OUT…出力端子 Cob…コレクタ・ベース間接合容量 M…マスター側 S…スレーブ側 VCC…高電位側電源 VEE…低電位側電源1, 1A, 1B ... current mirror circuit 2, 2A, 2B ... input circuit 100 ... drive circuit 200 ... power amplifier circuit A ... voltage / current conversion circuit B ... Wilson current mirror circuit Q 1, Q 2 ~Q 5 ... transistor q 1, q 2 ~q 5 ... transistor V CONST ... constant voltage source I CONST ... constant current source N 1, N 2, N 3 ... node IN ... input terminal OUT ... output terminal C ob ... collector-base junction capacitance M … Master side S… Slave side V CC … High potential side power source V EE … Low potential side power source

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 基準入力電流が入力される第1のトラン
ジスタと、ベースが前記第1のトランジスタのベースに
接続されたダイオード接続の第2のトランジスタと、ベ
ースが前記第1のトランジスタのコレクタに接続されエ
ミッタが前記第2のトランジスタのコレクタに接続され
て当該第2のトランジスタに直列接続され出力電流を取
出す第3のトランジスタと、を有するカレントミラー回
路において、 前記第3のトランジスタに第4のトランジスタをカスコ
ード接続し、この第4のトランジスタのベースと前記第
3のトランジスタのエミッタとの間に定電圧源を接続し
たことを特徴とするカレントミラー回路。
1. A first transistor to which a reference input current is input, a diode-connected second transistor whose base is connected to the base of the first transistor, and a base to the collector of the first transistor. A third transistor having a connected emitter whose collector is connected to the collector of the second transistor and which is connected in series to the second transistor to extract an output current; and A current mirror circuit in which a transistor is cascode-connected, and a constant voltage source is connected between the base of the fourth transistor and the emitter of the third transistor.
JP4139483A 1992-05-29 1992-05-29 Current mirror circuit Pending JPH05335847A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4139483A JPH05335847A (en) 1992-05-29 1992-05-29 Current mirror circuit
GB9311003A GB2267404B (en) 1992-05-29 1993-05-27 Current mirror circuit
DE19934317686 DE4317686C2 (en) 1992-05-29 1993-05-27 Current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4139483A JPH05335847A (en) 1992-05-29 1992-05-29 Current mirror circuit

Publications (1)

Publication Number Publication Date
JPH05335847A true JPH05335847A (en) 1993-12-17

Family

ID=15246306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4139483A Pending JPH05335847A (en) 1992-05-29 1992-05-29 Current mirror circuit

Country Status (3)

Country Link
JP (1) JPH05335847A (en)
DE (1) DE4317686C2 (en)
GB (1) GB2267404B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013097218A (en) * 2011-11-02 2013-05-20 Anritsu Corp Driver circuit of electroabsorption optical modulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013097218A (en) * 2011-11-02 2013-05-20 Anritsu Corp Driver circuit of electroabsorption optical modulator

Also Published As

Publication number Publication date
GB9311003D0 (en) 1993-07-14
GB2267404B (en) 1995-12-20
DE4317686A1 (en) 1994-03-10
GB2267404A (en) 1993-12-01
DE4317686C2 (en) 1995-04-27

Similar Documents

Publication Publication Date Title
JP3088262B2 (en) Low distortion differential amplifier circuit
JP3118393B2 (en) Differential amplifier circuit
JPH0626290B2 (en) Differential amplifier
JPH0714135B2 (en) Filter circuit
US5132640A (en) Differential current amplifier circuit
JPH04369107A (en) Differential amplifier
US4757275A (en) Wideband closed loop amplifier
JPS63214009A (en) Composite transistor
JPH05335847A (en) Current mirror circuit
JPH0626287B2 (en) Amplifier
US4420725A (en) Wide-bandwidth low-distortion amplifier
US4112387A (en) Bias circuit
JPS6016126B2 (en) cascode circuit
JPH04369105A (en) Amplifier
JPS6221070Y2 (en)
JP2797322B2 (en) amplifier
JPS5816206B2 (en) constant current circuit
JP2623954B2 (en) Variable gain amplifier
JPS60163511A (en) High frequency amplifier circuit
JPS641785Y2 (en)
JP2902277B2 (en) Emitter follower output current limiting circuit
JPS6119547Y2 (en)
JPH0198307A (en) Transistor amplifier
JPH0342741Y2 (en)
JPH0136069B2 (en)