JPH0485641A - 仮想記憶管理方式 - Google Patents
仮想記憶管理方式Info
- Publication number
- JPH0485641A JPH0485641A JP2199010A JP19901090A JPH0485641A JP H0485641 A JPH0485641 A JP H0485641A JP 2199010 A JP2199010 A JP 2199010A JP 19901090 A JP19901090 A JP 19901090A JP H0485641 A JPH0485641 A JP H0485641A
- Authority
- JP
- Japan
- Prior art keywords
- entry
- register
- address translation
- page
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000004886 process control Methods 0.000 claims abstract description 20
- 238000007726 management method Methods 0.000 claims description 8
- 238000012217 deletion Methods 0.000 claims description 6
- 230000037430 deletion Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 17
- 238000012369 In process control Methods 0.000 abstract 1
- 238000010965 in-process control Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マルチプロセスを実現する計算機システムに
おける仮想記憶管理方式に関する。
おける仮想記憶管理方式に関する。
従来の仮想記憶管理方式では、−次記憶装置中に各プロ
セスの変換テーブルを作成し、メモリ管理ユニットがこ
のテーブルを探索することにより、論理′７ドレスと物
理アドレスの変換を行うようになっていた。
セスの変換テーブルを作成し、メモリ管理ユニットがこ
のテーブルを探索することにより、論理′７ドレスと物
理アドレスの変換を行うようになっていた。
しかしながら、従来の仮想記憶管理方式では、メモリ管
理ユニットがアクセス速度の遅い一次記憶装置を探索し
て論理アドレスと物理アドレスのアドレス変換を行うた
め、アドレス変換に多くの時間がかかり、システム性能
の低下を招いていた。
理ユニットがアクセス速度の遅い一次記憶装置を探索し
て論理アドレスと物理アドレスのアドレス変換を行うた
め、アドレス変換に多くの時間がかかり、システム性能
の低下を招いていた。
本発明はこのような従来の欠点を改善したもので、その
目的は、アドレス変換を高速化し、システム性能を向上
させることの可能な仮想記憶管理方式を提供するごとに
ある。
目的は、アドレス変換を高速化し、システム性能を向上
させることの可能な仮想記憶管理方式を提供するごとに
ある。
［課題を解決するための手段〕
本発明の仮想記憶管理方式は、論理アドレスと物理アド
レスの変換のためのアドレス変換レジスタと、プロセス
毎のコンテキストとアドレス変換情報を保持するプロセ
スコントロールブロックとを有する一次記憶装置と、プ
ログラム及びデータを格納する二次記憶装置と、プロセ
ス切り替え時に各プロセスのプロセスコントロールブロ
ック中の変換テーブルから優先的にアドレス変換レジス
タにロードするエントリを検索する優先エントリ選択手
段と、選択したエントリをアドレス変換レジスタにロー
ドする変換エントリ展開手段と、変換レジスタのミスヒ
ツトによるベージフォルＩ−発生時にページフォルトの
発生したアドレスに対応するエントリヲ現プロセスのプ
ロセスコン１司：１−ルブロックより検索するミスヒン
トエントリ検索手段と、プロセスコントロールブ１、フ
ック中に当該エンドりが存在しない場合に二次記憶装置
より該当ページを読み込むページ読み込み丁４段と、読
め込んだページに対するアドレス変換コニントリを作成
する変換エントリ作成手段と、アドレス変換レジスタの
空きエントリを探索する空きエンドり検索手段と、空き
エントリがない場合にアドレス変換レジスタより不要エ
ントリを決定し削除する不要エントリ削除手段とを有し
ている。
レスの変換のためのアドレス変換レジスタと、プロセス
毎のコンテキストとアドレス変換情報を保持するプロセ
スコントロールブロックとを有する一次記憶装置と、プ
ログラム及びデータを格納する二次記憶装置と、プロセ
ス切り替え時に各プロセスのプロセスコントロールブロ
ック中の変換テーブルから優先的にアドレス変換レジス
タにロードするエントリを検索する優先エントリ選択手
段と、選択したエントリをアドレス変換レジスタにロー
ドする変換エントリ展開手段と、変換レジスタのミスヒ
ツトによるベージフォルＩ−発生時にページフォルトの
発生したアドレスに対応するエントリヲ現プロセスのプ
ロセスコン１司：１−ルブロックより検索するミスヒン
トエントリ検索手段と、プロセスコントロールブ１、フ
ック中に当該エンドりが存在しない場合に二次記憶装置
より該当ページを読み込むページ読み込み丁４段と、読
め込んだページに対するアドレス変換コニントリを作成
する変換エントリ作成手段と、アドレス変換レジスタの
空きエントリを探索する空きエンドり検索手段と、空き
エントリがない場合にアドレス変換レジスタより不要エ
ントリを決定し削除する不要エントリ削除手段とを有し
ている。
フロセス切り替え時には、各プロセスのブｉｌｌセスコ
ントロールブロック中の変換テーブルから優先的にアド
レス変換レジスタにロードするエンド・りを検索し、選
択したエントリをアドレス変換レジスタにロードする。
ントロールブロック中の変換テーブルから優先的にアド
レス変換レジスタにロードするエンド・りを検索し、選
択したエントリをアドレス変換レジスタにロードする。
また、変換レジスタのミスヒツトによるページフォルト
発生時には、ページフォルトの発生したアドレスに対応
するエントリヲ現プロセスのプロセスコントロールブロ
ックより検索し、この結果、当該エントリが存在しない
場合には、二次記憶装置から該当ページを読み込み、こ
のページに対するアドレス変換エントリを作成し、アド
レス変換レジスタの空きエントリを探索する。空きエン
トリがない場合には、アドレス変換レジスタから不要エ
ントリを決定しこれを削除する。
発生時には、ページフォルトの発生したアドレスに対応
するエントリヲ現プロセスのプロセスコントロールブロ
ックより検索し、この結果、当該エントリが存在しない
場合には、二次記憶装置から該当ページを読み込み、こ
のページに対するアドレス変換エントリを作成し、アド
レス変換レジスタの空きエントリを探索する。空きエン
トリがない場合には、アドレス変換レジスタから不要エ
ントリを決定しこれを削除する。
次に本発明について図面を用いて詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。本
実施例は、プロセス毎のコンテキストとアドレス変換テ
ーブルを保持する一次記憶装置上のプロセスコントロー
ルブロック１と、論理アドレスと物理アドレスの変換の
対応表であるアドレス変換レジスタ２と、二次記憶装置
であるディスク装置３と、プロセスの切り替え時、アド
レス変換レジスタ２に優先的にロードするエントリを決
定する優先エントリ選択部１０１と、アドレス変換レジ
スタのミスヒツトによるページフォルト発生時にミスヒ
ツトしたエントリをプロセスコントロールブロックｌよ
り検索するミスヒツトエントリ検索部１０２と、フロセ
スコントロールブロックエ中にミスヒツトしたエントリ
がない場合、すなわち該当するページが一次記憶装置上
にない場合、二次記憶装置であるディスク装置３から当
該ページを読み込むページ読み込み部１０３と、前記ペ
ージ読み込み部１０３より読み込まれたページに対応す
るアドレス変換エントリを作成する変換エントリ作成部
１０４と、アドレス変換レジスタ２中の空きエントリを
検索する空きエントリ検索部１０５と、アドレス変換レ
ジスタ２中に空きエントリがない場合、不要なエントリ
を検索し２削除する不要エントリ削除部１０６と、前記
優先エントリ選択部１０１及びミスヒツトエントリ検索
部１０２により決定されたプロセスコントロールブロッ
ク中のアドレス変換エントリ、または前記変換エントリ
作成部１０４より作成された変換工ントリを、アドレス
変換レジスタ２にロードする変換エントリ展開部１０７
とを備えている。
実施例は、プロセス毎のコンテキストとアドレス変換テ
ーブルを保持する一次記憶装置上のプロセスコントロー
ルブロック１と、論理アドレスと物理アドレスの変換の
対応表であるアドレス変換レジスタ２と、二次記憶装置
であるディスク装置３と、プロセスの切り替え時、アド
レス変換レジスタ２に優先的にロードするエントリを決
定する優先エントリ選択部１０１と、アドレス変換レジ
スタのミスヒツトによるページフォルト発生時にミスヒ
ツトしたエントリをプロセスコントロールブロックｌよ
り検索するミスヒツトエントリ検索部１０２と、フロセ
スコントロールブロックエ中にミスヒツトしたエントリ
がない場合、すなわち該当するページが一次記憶装置上
にない場合、二次記憶装置であるディスク装置３から当
該ページを読み込むページ読み込み部１０３と、前記ペ
ージ読み込み部１０３より読み込まれたページに対応す
るアドレス変換エントリを作成する変換エントリ作成部
１０４と、アドレス変換レジスタ２中の空きエントリを
検索する空きエントリ検索部１０５と、アドレス変換レ
ジスタ２中に空きエントリがない場合、不要なエントリ
を検索し２削除する不要エントリ削除部１０６と、前記
優先エントリ選択部１０１及びミスヒツトエントリ検索
部１０２により決定されたプロセスコントロールブロッ
ク中のアドレス変換エントリ、または前記変換エントリ
作成部１０４より作成された変換工ントリを、アドレス
変換レジスタ２にロードする変換エントリ展開部１０７
とを備えている。
次にこのような構成において、プロセス切り替え時及び
ミスヒント発生時の処理の流れを第２図のフローチャー
トを用いて説明する。
ミスヒント発生時の処理の流れを第２図のフローチャー
トを用いて説明する。
プロセス切り替え時には、優先エントリ選択部１０１は
、当該プロセスのプロセスコントロールブロックを検索
し、優先的にアドレス変換レジスタにロードするエント
リを決定する（ステップ１１）。プロセスコントロール
ブロック１中には、第３図に示すように、アドレス変換
テーブル３１と、当該プロセスのコンテキスト３２とが
退避されている。このコンテキスト３２から当該プロセ
スが次にアクセスするアドレスを予測し、優先してアド
レス変換レジスタにロードするエントリを決定する。次
いで、変換エントリ展開部１０７は、優先エントリ選択
部１０１により決定されたエントリをアドレス変換レジ
スタ２にロードし展開する（ステップ１２）。
、当該プロセスのプロセスコントロールブロックを検索
し、優先的にアドレス変換レジスタにロードするエント
リを決定する（ステップ１１）。プロセスコントロール
ブロック１中には、第３図に示すように、アドレス変換
テーブル３１と、当該プロセスのコンテキスト３２とが
退避されている。このコンテキスト３２から当該プロセ
スが次にアクセスするアドレスを予測し、優先してアド
レス変換レジスタにロードするエントリを決定する。次
いで、変換エントリ展開部１０７は、優先エントリ選択
部１０１により決定されたエントリをアドレス変換レジ
スタ２にロードし展開する（ステップ１２）。
また、ミスヒント発生時には、ミスヒツトエントリ検索
１１０２は、プロセスコントロールブロック１中のアド
レス変換テーブルを検索しくステップ１３）、ミスヒツ
トしたページに対応するエントリの存在の有無を調べる
（ステップ１４）。
１１０２は、プロセスコントロールブロック１中のアド
レス変換テーブルを検索しくステップ１３）、ミスヒツ
トしたページに対応するエントリの存在の有無を調べる
（ステップ１４）。
エントリが存在する場合には、制御を空きエントリ検索
部１０５に渡し、エントリが存在しない場合には、制御
をページ読み込み部１０３に渡す。
部１０５に渡し、エントリが存在しない場合には、制御
をページ読み込み部１０３に渡す。
ページ読み込み部１０３では、ディスク装置より当該ペ
ージを一次記憶装置上に読み込み（ステップ１５）、次
いで変換エントリ作成部１０４において、読み込んだペ
ージに対するアドレス変換エントリを作成しくステップ
１６）、空きエントリ検索部１０５に制御を渡す。空き
エントリ検索部１０５では、アドレス変換レジスタを検
索し空いているエントリの有無を調べる（ステップ１７
）。
ージを一次記憶装置上に読み込み（ステップ１５）、次
いで変換エントリ作成部１０４において、読み込んだペ
ージに対するアドレス変換エントリを作成しくステップ
１６）、空きエントリ検索部１０５に制御を渡す。空き
エントリ検索部１０５では、アドレス変換レジスタを検
索し空いているエントリの有無を調べる（ステップ１７
）。
空きエントリが存在する場合には、制御を変換エントリ
展開部１０７に渡す。空きエントリが存在しない場合に
は、制御を不要エントリ削除部１０６に渡し、これによ
り、不要エントリ削除部１０６では、アドレス変換レジ
スタを検索し、不要なエントリを削除し空きエントリを
作成する（ステップ１８）。この際、第３図に示すプロ
セスコントロールブロックのコンテキスト３２を参照し
、当該プロセスによりアクセスされる可能性が少ないペ
ージを予測し、そのページに対応するエントリを削除す
べきエントリとして削除する。しかる後、不要エントリ
削除部１０６は、変換エントリ展開部１０７に制御を渡
し、変換エントリ展間部１０７においては、前記ミスヒ
ツトエントリ検索部１０２により検索されたエントリ、
または、前記変換エントリ作成部１０４により作成され
たエントリを、アドレス変換レジスタ２上の空きエント
リにロードし展開する（スッテブ１２）。
展開部１０７に渡す。空きエントリが存在しない場合に
は、制御を不要エントリ削除部１０６に渡し、これによ
り、不要エントリ削除部１０６では、アドレス変換レジ
スタを検索し、不要なエントリを削除し空きエントリを
作成する（ステップ１８）。この際、第３図に示すプロ
セスコントロールブロックのコンテキスト３２を参照し
、当該プロセスによりアクセスされる可能性が少ないペ
ージを予測し、そのページに対応するエントリを削除す
べきエントリとして削除する。しかる後、不要エントリ
削除部１０６は、変換エントリ展開部１０７に制御を渡
し、変換エントリ展間部１０７においては、前記ミスヒ
ツトエントリ検索部１０２により検索されたエントリ、
または、前記変換エントリ作成部１０４により作成され
たエントリを、アドレス変換レジスタ２上の空きエント
リにロードし展開する（スッテブ１２）。
［発明の効果〕
以上に説明したように本発明によれば、高速にアクセス
可能なレジスタ上にアドレス変換のテーブルを設けるこ
とにより、アドレス変換を高速化することができ、また
、アドレス変換レジスタの更新時に当該プロセスのコン
テキスト情報を参照することで最適なエントリを選択し
ページミスヒツトの確率を低下させることができるので
、システム性能を向上させることができるという効果が
ある。
可能なレジスタ上にアドレス変換のテーブルを設けるこ
とにより、アドレス変換を高速化することができ、また
、アドレス変換レジスタの更新時に当該プロセスのコン
テキスト情報を参照することで最適なエントリを選択し
ページミスヒツトの確率を低下させることができるので
、システム性能を向上させることができるという効果が
ある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明による処理の流れを示すフローチャート、
第３図は第１図に示すプロセスコントロールブロックの
詳細図である。 第１図において、 １・・・プロセスコントロールブロック、２・・・アド
レス変換レジスタ、３・・・ディスク装置、１０１・・
・優先エントリ選択部、１０２・・・ミスヒツトエント
リ検索部、１０３・・・ページ読み込み部、１０４・・
・変換エントリ検索部、１０５・・・空きエントリ検索
部、１０６・・・不要エントリ削除部、１０７・・・変
換エントリ展開部。 代理人 弁理士 山 下 穣 平 図
２図は本発明による処理の流れを示すフローチャート、
第３図は第１図に示すプロセスコントロールブロックの
詳細図である。 第１図において、 １・・・プロセスコントロールブロック、２・・・アド
レス変換レジスタ、３・・・ディスク装置、１０１・・
・優先エントリ選択部、１０２・・・ミスヒツトエント
リ検索部、１０３・・・ページ読み込み部、１０４・・
・変換エントリ検索部、１０５・・・空きエントリ検索
部、１０６・・・不要エントリ削除部、１０７・・・変
換エントリ展開部。 代理人 弁理士 山 下 穣 平 図
Claims (1)
- 論理アドレスと物理アドレスの変換のためのアドレス変
換レジスタと、プロセス毎のコンテキストとアドレス変
換情報を保持するプロセスコントロールブロックとを有
する一次記憶装置と、プログラム及びデータを格納する
二次記憶装置と、プロセス切り替え時に各プロセスのプ
ロセスコントロールブロック中の変換テーブルから優先
的にアドレス変換レジスタにロードするエントリを検索
する優先エントリ選択手段と、選択したエントリをアド
レス変換レジスタにロードする変換エントリ展開手段と
、変換レジスタのミスヒットによるページフォルト発生
時にページフォルトの発生したアドレスに対応するエン
トリを現プロセスのプロセスコントロールブロックより
検索するミスヒットエントリ検索手段と、プロセスコン
トロールブロック中に当該エントリが存在しない場合に
二次記憶装置より該当ページを読み込むページ読み込み
手段と、読み込んだページに対するアドレス変換エント
リを作成する変換エントリ作成手段と、アドレス変換レ
ジスタの空きエントリを探索する空きエントリ検索手段
と、空きエントリがない場合にアドレス変換レジスタよ
り不要エントリを決定し削除する不要エントリ削除手段
とを備えていることを特徴とする仮想記憶管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199010A JPH0485641A (ja) | 1990-07-30 | 1990-07-30 | 仮想記憶管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199010A JPH0485641A (ja) | 1990-07-30 | 1990-07-30 | 仮想記憶管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485641A true JPH0485641A (ja) | 1992-03-18 |
Family
ID=16400610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2199010A Pending JPH0485641A (ja) | 1990-07-30 | 1990-07-30 | 仮想記憶管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0485641A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07129463A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | メモリアドレス空間拡張装置 |
| WO2010150451A1 (ja) * | 2009-06-24 | 2010-12-29 | パナソニック株式会社 | メモリアクセス制御装置、集積回路、メモリアクセス制御方法及びデータ処理装置 |
-
1990
- 1990-07-30 JP JP2199010A patent/JPH0485641A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07129463A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | メモリアドレス空間拡張装置 |
| WO2010150451A1 (ja) * | 2009-06-24 | 2010-12-29 | パナソニック株式会社 | メモリアクセス制御装置、集積回路、メモリアクセス制御方法及びデータ処理装置 |
| US8533429B2 (en) | 2009-06-24 | 2013-09-10 | Panasonic Corporation | Memory access control device, integrated circuit, memory access control method, and data processing device |
| JP5347024B2 (ja) * | 2009-06-24 | 2013-11-20 | パナソニック株式会社 | メモリアクセス制御装置、集積回路、メモリアクセス制御方法及びデータ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6145064A (en) | Method of efficiently updating hashed page tables | |
| KR100297172B1 (ko) | 이진프로그램변환장치및이진프로그램변환방법 | |
| US5991847A (en) | Data pattern caching for speeding up write operations | |
| JP2603476B2 (ja) | データ取り出し方法 | |
| US20060004984A1 (en) | Virtual memory management system | |
| JPH0749812A (ja) | ページテーブル中のハッシュアドレスタグを用いたメモリアドレス制御装置 | |
| CN111930316B (zh) | 一种内容分发网络的缓存读写系统和方法 | |
| EP0411788A2 (en) | External sorting using virtual storage | |
| US6990551B2 (en) | System and method for employing a process identifier to minimize aliasing in a linear-addressed cache | |
| CN110941565B (zh) | 用于芯片存储访问的内存管理方法和装置 | |
| JPH0485641A (ja) | 仮想記憶管理方式 | |
| US6397298B1 (en) | Cache memory having a programmable cache replacement scheme | |
| JPH01159746A (ja) | ディスクキャッシュ制御方式 | |
| JPH04205636A (ja) | 高速アドレス変換装置 | |
| CN114880356A (zh) | 数据库共享内存缓冲池的处理方法、存储介质与设备 | |
| JP3204098B2 (ja) | 動的アドレスデコードキャッシュ制御方式 | |
| JPS6380349A (ja) | 高速ペ−ジ入出力方式 | |
| AU708232B2 (en) | A method of efficiently updating hashed page tables | |
| JPH04322342A (ja) | アドレス変換方法 | |
| JPH05225058A (ja) | 記憶制御装置 | |
| JPH04205535A (ja) | コピーオンライト方式 | |
| JPH07152642A (ja) | データ領域拡張方式 | |
| JPH0981454A (ja) | キャッシュ記憶装置 | |
| JPH07210433A (ja) | ファイルサーバ | |
| JPH04280337A (ja) | 仮想記憶計算システム |