JPH0480930A - Die-bonding device - Google Patents

Die-bonding device

Info

Publication number
JPH0480930A
JPH0480930A JP19545390A JP19545390A JPH0480930A JP H0480930 A JPH0480930 A JP H0480930A JP 19545390 A JP19545390 A JP 19545390A JP 19545390 A JP19545390 A JP 19545390A JP H0480930 A JPH0480930 A JP H0480930A
Authority
JP
Japan
Prior art keywords
chip
shift
wafer
cpu
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19545390A
Other languages
Japanese (ja)
Other versions
JP2666531B2 (en
Inventor
Hideshi Takatani
秀史 高谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP19545390A priority Critical patent/JP2666531B2/en
Publication of JPH0480930A publication Critical patent/JPH0480930A/en
Application granted granted Critical
Publication of JP2666531B2 publication Critical patent/JP2666531B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To enable a specific chip to be taken out for the title bonding process regardless of the dispersion in the stretch of wafer tapes by a method wherein the chip position slip per shift corresponding to the chip number by a shifting means is adjusted by a position adjusting means to repeat the specific chip number shift. CONSTITUTION:When A chip 45a in the first row wafer left side is die-bonded to reach the upper end position, a CPU 81 transmits a table leftward shifting signal to shift a table lateral direction shifting mechanism 42a by one chip size leftward. Next, the position slip of the chip 45a is adjusted by a table position adjusting mechanism 42c further more, repspective shifts are counted to shift the table 41 by the shift set up number Kco so that the specific chip A may be controlled to reach the chip taken out position. Through these procedures, the CPU 81c recognizing the chip 45a adjusts the slip from the specific position by the table position adjusting mechanism 42c and simultaneously judging if the chip 45a reaches the shift set up number Kco so as to repeat the processing.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ダイボンディング装置に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to a die bonding apparatus.

(従来技術) 従来、上記したダイボンディング装置においては、ウェ
ハテープに貼付けられかつ同テープの周囲からの均一な
引っ張りによって広げられチップ間を分離された状態で
テーブルに載置されたウェハを用い、同ウェハの所定位
置のチップを取り出してダイボンディングを行っている
。その後、テーブルを一方向にチップの大きさと予想さ
れるウェハテープの伸びとによって定まる1チップ相当
分シフトさせるが、上記ウェハテープの伸びの程度が場
所によって異なるため、上記1チップ相当分だけテーブ
ルをシフトさせた後のチップ位置に微妙な位置ズレを生
じる。このため、テーブルを1チップ相当分シフトさせ
た後に、テーブル位置調節手段により上記位置ズレをな
、くずように位置調節して、次のダイボンディングを行
うようにしている。
(Prior Art) Conventionally, the above-mentioned die bonding apparatus uses a wafer that is attached to a wafer tape and placed on a table with the chips spread apart by uniform pulling from the periphery of the tape. Die bonding is performed by taking out chips from a predetermined position on the wafer. After that, the table is shifted in one direction by the equivalent of one chip determined by the size of the chip and the expected elongation of the wafer tape. However, since the degree of elongation of the wafer tape varies depending on the location, the table is shifted by the equivalent of one chip. A slight displacement occurs in the chip position after shifting. For this reason, after the table has been shifted by an amount equivalent to one chip, the table position adjustment means is used to correct the positional deviation and adjust the position to eliminate the above-mentioned positional deviation, and then the next die bonding is performed.

(発明が解決しようとする課題) ところで、例えば試験用ウェハの場合に同一ウェハ内に
所定の間隔にて複数種類のチップを形成することがある
。このような試験用のウェハ内の同一種類のチップをダ
イボンディングする場合、異なった種類のチップをとば
して所望のチップを取り出すようにしなければならない
、このためには、1チップ相当分の移動量に移動させる
チップ数を掛けた量だけテーブルを一度にシフトさせる
ことが考えられる。
(Problems to be Solved by the Invention) For example, in the case of a test wafer, a plurality of types of chips may be formed at predetermined intervals within the same wafer. When die bonding chips of the same type on a test wafer, it is necessary to skip chips of different types and take out the desired chip.To do this, it is necessary to remove the amount of movement equivalent to one chip. It is conceivable to shift the table at once by an amount multiplied by the number of chips to be moved.

しかし、上述したようにウェハテープの伸びが場所によ
って異なるため画一的に1チップ相当分の移動量に移動
させるチップ数を掛けた量だけテーブルをシフトさせた
場合、前記所望のチップの位置とチップを取り出す位置
とのズレが大きくなり過ぎ、前記テーブル位置調節手段
によっては前記所望のチップを前記チップを取り出す位
置に合わせることが出来なくなる場合が生じる。
However, as mentioned above, the elongation of the wafer tape varies depending on the location, so if the table is uniformly shifted by an amount equal to one chip multiplied by the number of chips to be moved, the desired chip position and The deviation from the chip take-out position may become so large that the table position adjusting means may not be able to align the desired chip with the chip take-out position.

本発明の目的は、同一ウェハ内において複数のチップを
とばして所望のチップのダイボンディングを行うことが
出来るようなダイボンディング装置を提供することにあ
る。
An object of the present invention is to provide a die bonding apparatus that can perform die bonding of a desired chip by skipping a plurality of chips within the same wafer.

(!l!!Iを解決するための手段) 本発明の特徴は、ウェハを搭載したテーブル1を少なく
とも一方向にシフトさせるシフト手段2と、同シフト手
段2による所定量のシフト後にダイボンディングの対象
となるチップが同チップをテーブル1上から取り出すた
めの所定位置に来るようにテーブル位置を調節するテー
ブル位置調節手段3とを備え、テーブル位置調節手段3
による位置調節の後に上記所定位置にあるチップを取り
出してダイボンディングを行うダイボンディング装置に
おいて、シフト手段2による1チップ相当分のシフトを
検出してカウントアツプするカウント手段4と、移動す
べきチップ数に対応する所定のカウント値を設定するカ
ウント値設定手段5と、カウント手段4によるカウント
結果とカウント値設定手段5によるカウント値とを比較
する比触手段6と、比較手段6による前記カウント結果
と前記カウント値とが同一になったとの比較結果が得ら
れるまでシフト手段2による一チップ相当分のシフトと
テーブル位置調節手段3による位置調節とを繰り返し行
わしめる制御手段7とを備えるようにしたことにある。
(Means for Solving !l!!I) The present invention is characterized by a shift means 2 that shifts the table 1 on which the wafer is mounted in at least one direction, and after the shift means 2 shifts a predetermined amount, die bonding is performed. a table position adjusting means 3 for adjusting the table position so that a target chip is at a predetermined position for taking out the chip from the table 1;
In a die bonding apparatus that takes out the chips at the predetermined position and performs die bonding after the position adjustment by the above, a counting means 4 detects a shift equivalent to one chip by the shift means 2 and counts up, and the number of chips to be moved is a count value setting means 5 for setting a predetermined count value corresponding to the count value, a comparison means 6 for comparing the count result by the count means 4 with the count value by the count value setting means 5, and a count result by the comparison means 6. The control means 7 is provided for repeatedly performing the shift equivalent to one chip by the shift means 2 and the position adjustment by the table position adjustment means 3 until a comparison result that the count values are the same is obtained. It is in.

(作用) 以上のように構成したダイボンディング装置において、
シフト手段2がウェハを搭載したテーブル1を所定の方
向に1チップ相当分シフトさせると、テーブル位置調節
手段3が同シフトにより位置ズレを生じたチップ位置を
チップを取り出すための所定位置に調節すると同時に、
カウント手段4が上記シフトをカウントする。また、比
触手段6はこのカウント結果と予めカウント値設定手段
5に設定されたカウント値とを比較する。そして、制御
手段7は、比較手段6による前記カウント結果と前記カ
ウント値が同一になったとの比較結果が得られるまで、
シフト手段2による1チップ相当分のシフトとテーブル
位置調節手段3による位置調節を繰り返し行わせる。
(Function) In the die bonding apparatus configured as above,
When the shift means 2 shifts the table 1 on which the wafer is mounted in a predetermined direction by an amount equivalent to one chip, the table position adjustment means 3 adjusts the position of the chip that has been misaligned due to the shift to a predetermined position for taking out the chip. at the same time,
Counting means 4 counts the shifts. Further, the comparison means 6 compares this count result with a count value set in advance in the count value setting means 5. The control means 7 then performs the following operations until the comparison result obtained by the comparison means 6 is that the count result and the count value are the same.
A shift corresponding to one chip by the shift means 2 and a position adjustment by the table position adjustment means 3 are repeatedly performed.

(発明の効果) 上記したように、本発明によれば、シフト手段2による
1チップ相当分のシフト毎にチップの位置ズレをテーブ
ル位置調節手段3によって調節しつつ、所定のチップ数
がかるシフトを繰り返すように制御している。このため
、チップ相互間におけるウェハテープの伸びにバラツキ
がある場合においても、ウェハ上に所定チップ数だけ隔
てて形成された所望のチップを正確に取り出してダイボ
ンディングを行うことが出来る。
(Effects of the Invention) As described above, according to the present invention, the table position adjustment means 3 adjusts the positional deviation of chips for each shift equivalent to one chip by the shift means 2, and the shift of a predetermined number of chips is performed. It is controlled so that it repeats. Therefore, even if there is variation in the elongation of the wafer tape between chips, desired chips formed on the wafer at a predetermined number of chips can be accurately taken out and die bonded.

(実施例) 以下、本発明の一実施例を図面に基づいて説明すると、
第2図及び第3図は本発明に係るダイボンディング装置
を概略的に示している。
(Example) An example of the present invention will be described below based on the drawings.
2 and 3 schematically show a die bonding apparatus according to the present invention.

ダイボンディング装置は、リードフレーム16をダイボ
ンディング位置に供給するリードフレーム搬送部10と
、リードフレーム16のダイボンディング部位16aに
接着剤を塗布するプリフォーム操作部20と、ウェハ4
5をウェハ搭載部40に供給するウェハ搬送部3oと、
ウェハ45を搭載して同ウェハの位置を前後及び左右方
向に調節するウェハ搭載部40と、ウェハ45内の所定
位置のチップ45aを突き上げるチップ突き上げ部50
と、ウェハ搭載部40上のチップ45mを取り出してリ
ードフレーム16のダイボンデング部位16aにボンデ
ィングを行うボンディング操作部60と、以上各部の駆
動を電気的に制御する電気制御装置80を備えている。
The die bonding apparatus includes a lead frame transport section 10 that supplies a lead frame 16 to a die bonding position, a preform operation section 20 that applies adhesive to a die bonding site 16a of the lead frame 16, and a wafer 4.
5 to the wafer mounting section 40;
A wafer mounting section 40 that mounts a wafer 45 and adjusts the position of the wafer in the front-back and left-right directions, and a chip push-up section 50 that pushes up a chip 45a at a predetermined position within the wafer 45.
A bonding operation section 60 takes out the chip 45m on the wafer mounting section 40 and bonds it to the die bonding section 16a of the lead frame 16, and an electric control device 80 electrically controls the driving of each section.

リードフレーム搬送部1oは、 リードフレーム16を
装填するフレームローダ部11と、フレームローダ部1
1から供給されたリードフレーム16をボンディングテ
ーブル13に向けて搬送するフレームフィーダ部12と
、フレームフィーダ部12により搬送されたダイボンデ
ィングの完了したリードフレーム16を収容するフレー
ムアンローダ部14とを備えている。フレームローダ部
11は、例えばフレーム積み上げ分離方式を採用し、内
部にリードフレーム16を保管しかつ順次そのリードフ
レーム16をブツシャ(図示しない)によりフレームフ
ィーダ部12へ送り出す。フレームフィーダ部12は、
 リードフレーム16のタイバーに形成された孔に送り
爪を引っかけて右方向に制御信号に応じた移動量を自動
送りするリードフレーム搬送機構12aを備えている。
The lead frame transport section 1o includes a frame loader section 11 that loads the lead frame 16, and a frame loader section 1.
The frame feeder section 12 conveys the lead frame 16 supplied from the frame feeder section 1 toward the bonding table 13, and the frame unloader section 14 accommodates the lead frame 16 that has undergone die bonding and is conveyed by the frame feeder section 12. There is. The frame loader section 11 employs, for example, a frame stacking and separation method, stores lead frames 16 therein, and sequentially feeds the lead frames 16 to the frame feeder section 12 using a pusher (not shown). The frame feeder section 12 is
A lead frame transport mechanism 12a is provided which hooks a feed claw into a hole formed in a tie bar of the lead frame 16 and automatically feeds the lead frame 16 by an amount of movement in accordance with a control signal in the right direction.

フレームアンローダ部14は、例えばマガジンスタッカ
方式を採用し、フレームフィーダ部12から搬送された
ダイボンディング済みのリードフレーム16を所定形状
のマガジンに収容する。
The frame unloader section 14 employs, for example, a magazine stacker system, and stores the die-bonded lead frame 16 transported from the frame feeder section 12 in a magazine having a predetermined shape.

プリフォーム操作部20は、プリフォームアーム21と
同アーム21を前後及び上下方向に駆動するプリフォー
ム駆動機構22とを備えており、ボンディングテーブル
13の所定のダイボンディング位置に供給されたリード
フレーム16のダイボンディング部位16aにプリフォ
ームアーム21先端のノズルから所定量の銀ペースト等
の接着剤を供給する。
The preform operation section 20 includes a preform arm 21 and a preform drive mechanism 22 that drives the arm 21 in the front-rear and up-down directions, and the preform operation section 20 includes a preform arm 21 and a preform drive mechanism 22 that drives the arm 21 in the front-rear and up-down directions. A predetermined amount of adhesive such as silver paste is supplied from a nozzle at the tip of the preform arm 21 to the die bonding site 16a.

ウェハ搬送部30は、ウェハテープに接着されダイシン
グされたウェハ45を載置したウェハリング34をマガ
ジン(図示しない)に収納しかつブツシャ(図示しない
)によりウェハ送り部32に供給するウェハローダ部3
1と、供給されたウェハリング34を後述するテーブル
41に送るウェハ送り部32と、ウェハ送り部32によ
りテーブル41から移送される使用済みのウェハリング
34を収納するパケット部28を備えている。
The wafer transport unit 30 is a wafer loader unit 3 that stores a wafer ring 34 on which a diced wafer 45 adhered to a wafer tape is placed in a magazine (not shown) and supplies the wafer ring 34 to the wafer feed unit 32 by a pusher (not shown).
1, a wafer sending section 32 for sending supplied wafer rings 34 to a table 41 to be described later, and a packet section 28 for storing used wafer rings 34 transferred from the table 41 by the wafer sending section 32.

ウェハ搭載部40は、ウェハリング34を搭載するテー
ブル41と、テーブル41を前後及び左右方向に移動さ
せるテーブル駆動機構42と、ウェハテープを外方に向
けて均等に引き延ばしウェハ45を各チップ45aに分
離するウェハ引き延ばし機構(図示しない)を備えてい
る。テーブル駆動機構42は、テーブル41を横(左右
)方向及び縦(前後)方向に制御信号に応じた1チップ
分の移動量だけ移動させるテーブル横方向シフト機構4
2a及びテーブル縦方向シフト機構42b、テーブル4
1の位置をテーブル位置調節信号に応じて調節するテー
ブル位置調節機構42cを備えている。
The wafer mounting section 40 includes a table 41 on which the wafer ring 34 is mounted, a table drive mechanism 42 that moves the table 41 in the front-rear and left-right directions, and a wafer tape that is evenly stretched outward to place the wafer 45 on each chip 45a. A separating wafer stretching mechanism (not shown) is provided. The table drive mechanism 42 is a table lateral shift mechanism 4 that moves the table 41 in the horizontal (left and right) and vertical (front and back) directions by a movement amount corresponding to one chip according to a control signal.
2a and table vertical shift mechanism 42b, table 4
1 is provided with a table position adjustment mechanism 42c that adjusts the position of No. 1 in accordance with a table position adjustment signal.

チップ突き上げ部50は、制御信号に応じて突き上げバ
ー51を駆動することによりウェハ45上のチップ取り
出し位置のチップ45aを突き上げるチップ突き上げ部
駆動機構52を備えており、チップ取り出し時において
ウェハテープからのチップ45aの剥離を容易にする。
The chip push-up section 50 includes a chip push-up section drive mechanism 52 that pushes up the chip 45a at the chip take-out position on the wafer 45 by driving the push-up bar 51 in response to a control signal, and the chip push-up section drive mechanism 52 pushes up the chip 45a at the chip take-out position on the wafer 45. This facilitates peeling off the chip 45a.

ボンディング操作部60は、先端にチップ吸脱着用コレ
ット61aを備えたボンディングアーム61と同アーム
61を前後及び上下方向に移動させるボンディング駆動
機構62を備えている。ボンディングアーム61は真空
機構(図示しない)を備えておりコレット61a部分に
おいてチップ45aを吸脱着する。また、コレット61
a部分にはダイボンディング時に所定の加重が加わるよ
うに加重調節されている。ボンディング駆動機構62は
、ボンディングアーム61を前後方向に伸縮させると共
に上下方向に移動させるもので、同ボンディングアーム
61にテーブル41上のチップ取り出し位置のチップ4
5aを取り出させ、リードフレーム16のダイボンディ
ング部位16aまで移送させてダイボンディングを行わ
せる。
The bonding operation unit 60 includes a bonding arm 61 having a collet 61a for picking up and removing chips at its tip, and a bonding drive mechanism 62 that moves the arm 61 in the front-rear and up-down directions. The bonding arm 61 is equipped with a vacuum mechanism (not shown) and attaches and detaches the chip 45a at the collet 61a portion. Also, collet 61
The weight is adjusted so that a predetermined weight is applied to portion a during die bonding. The bonding drive mechanism 62 extends and contracts the bonding arm 61 in the front-rear direction and moves it in the up-down direction.
5a is taken out and transferred to the die bonding site 16a of the lead frame 16 to perform die bonding.

電気制御装置80は、第5図に示すようにリードフレー
ム16の位置及び供給状態を検出するリードフレーム検
出用画像処理装置15と、テーブル41上のチップ45
a位置等を検出するチップ検出用画像処理装置43と、
ダイボンディング装置への給電を行う電源スイツチ71
等を備えた操作パネル7oと、マイクロコンピュータ8
1などによって構成されており、各画像処理装置15゜
43及び操作パネル70はマイクロコンピュータ81に
接続されている。
As shown in FIG. 5, the electric control device 80 includes a lead frame detection image processing device 15 that detects the position and supply state of the lead frame 16, and a chip 45 on the table 41.
a chip detection image processing device 43 that detects the a position, etc.;
Power switch 71 that supplies power to the die bonding equipment
an operation panel 7o equipped with etc., and a microcomputer 8
1, etc., and each image processing device 15.43 and operation panel 70 are connected to a microcomputer 81.

リードフレーム検出用画像処理装置15は、ボンディン
グテーブル13上方に配設され、リードフレーム16が
所定のダイボンディング位置に供給されたことを検出し
、検出信号を電気制御装置80に送るとともに検出結果
をモニタ15aに画像表示する。チップ検出用画像処理
装置43はテーブル41上方に配設され、ウェハ上のチ
ップ45aのチップ取り出し位置からのズレ、チップ4
5aの形状不良及び特性不良(不良マーク)を検出して
検出信号を発生し電気制御装置80に送るとともに検出
結果をモニタ43aに画像表示する。
The lead frame detection image processing device 15 is disposed above the bonding table 13, detects that the lead frame 16 is supplied to a predetermined die bonding position, sends a detection signal to the electric control device 80, and sends the detection result. An image is displayed on the monitor 15a. The chip detection image processing device 43 is disposed above the table 41, and detects the deviation of the chip 45a on the wafer from the chip take-out position, the chip 4
A defective shape and a defective characteristic (defective mark) of 5a are detected, a detection signal is generated and sent to the electric control device 80, and the detection result is displayed as an image on the monitor 43a.

チップ45aの検出は、通常チップ45aを白くし他の
部分を黒くする二値化画像処理により行われる。
Detection of the chip 45a is normally performed by binary image processing that makes the chip 45a white and other parts black.

操作パネル70は、ダイボンディング装置の前面に設け
られており、電気制御装置80等への通電を開始する電
源スイッチ71.移動すべきチップ数に対応するシフト
設定数Kcoを設定する設定入力手段72等を備えてい
る。
The operation panel 70 is provided on the front side of the die bonding apparatus, and includes a power switch 71. It is provided with setting input means 72 and the like for setting a shift setting number Kco corresponding to the number of chips to be moved.

マイクロコンピュータ81は、バス81aにそれぞれ接
続されたROM8 l b、CPU81 c、RAM8
1d、入力インターフェース81e及び出力インターフ
ェース81fからなる。ROM8 l bは第6図及び
第7図に示すフローチャートに対応したプログラムを記
憶し、CP U 81 cは前記プログラムの実行を電
源スィッチ71の閉成に応答して開始し、RAM81d
は該プログラムの実行に必要な変数データを一時的に記
憶するものである。
The microcomputer 81 includes a ROM8lb, a CPU81c, and a RAM8 connected to a bus 81a.
1d, an input interface 81e, and an output interface 81f. The ROM 8 lb stores a program corresponding to the flowcharts shown in FIGS. 6 and 7, the CPU 81 c starts executing the program in response to the closing of the power switch 71, and the RAM 81 d
is used to temporarily store variable data necessary for executing the program.

入力インターフェース81eには、リードフレーム検出
用画像処理装置15及びチップ検出用画像処理装置43
がA/D変換器82,83を介して接続され、また操作
パネル70の各スイッチが直接接続されている。A/D
変換器82,83は各検出用画像処理装置15.43か
らの検出信号をディジタル変換して入力インターフェー
ス81eに供給するものである。
The input interface 81e includes an image processing device 15 for lead frame detection and an image processing device 43 for chip detection.
are connected via A/D converters 82 and 83, and each switch on the operation panel 70 is directly connected. A/D
The converters 82 and 83 digitally convert the detection signals from the respective detection image processing devices 15 and 43 and supply the converted signals to the input interface 81e.

出力インターフェース81fにはリードフレーム搬送機
構12a、プリフォーム駆動機構22゜テーブル横方向
シフト機構42a、テーブル縦方向シフト機構42b、
テーブル位置調節機構420、チップ突き上げ部駆動機
構52及びボンディング駆動機構62が各駆動回路91
〜97を介して接続されている。これら各機構は、上述
したように、リードフレーム16.プリ7オームアーム
21、テーブル41.チップ突き上げバー51及びボン
ディングアーム61を駆動するもので図示しないステッ
プモータ等の回転機構及び駆動機械部品等により構成さ
れている。各駆動回路91〜97はマイクロコンピュー
タ81からの駆動信号に応じて上記各機構の通電を制御
する。
The output interface 81f includes a lead frame transport mechanism 12a, a preform drive mechanism 22°, a table horizontal shift mechanism 42a, a table vertical shift mechanism 42b,
The table position adjustment mechanism 420, the chip push-up section drive mechanism 52, and the bonding drive mechanism 62 are connected to each drive circuit 91.
~97. As described above, each of these mechanisms includes the lead frame 16. Pre-7 ohm arm 21, table 41. It drives the chip push-up bar 51 and the bonding arm 61, and is composed of a rotation mechanism such as a step motor (not shown), driving mechanical parts, etc. Each of the drive circuits 91 to 97 controls energization of each of the mechanisms described above in response to a drive signal from the microcomputer 81.

以上のように構成した本実施例において、操作パネル7
0に設けられた電源スィッチ71が閉成されると、CP
U81cはステップ100にて第6図に示すプログラム
の実行を開始し、ステップ101にてウェハサイズ、テ
ーブル移動量、リードフレーム移動量等各種データの初
期設定を行う。
In this embodiment configured as described above, the operation panel 7
When the power switch 71 provided at 0 is closed, the CP
The U81c starts executing the program shown in FIG. 6 in step 100, and initializes various data such as wafer size, table movement amount, lead frame movement amount, etc. in step 101.

また、ステップ102にて敗走入力手段72により移動
すべきチップ数に対応するシフト設定数Kco(シフト
[)を入力しROM8 l bに記憶させる。
Further, in step 102, a shift setting number Kco (shift [) corresponding to the number of chips to be moved is inputted by the rout input means 72 and stored in the ROM 8 lb.

なお本実施例においては第4図に示すウェハ45のAチ
ップのみをダイボンディングするもので、ダイボンディ
ングの順序は実線にて示すように左下の初期設定位置か
ら上方に向けて1チップづつ移動し、ウェハ上@(チッ
プ上端位置)に至ったら右方向に1チップづつ移動しB
チップ、Cチップを飛ばしてステップに至り、以下同様
の順序で最終チップにいたるものとする。ただし、初期
設定位置は左上に設定してもよい(この場合は、第6図
においてカッコ内の表示に従う)。また、チップの位置
方向は第4図に示したように左右と上下方向であり、テ
ーブルの移動方向は第4図の点線に示したように左右と
前後方向である。
In this example, only the A chip of the wafer 45 shown in FIG. , when it reaches the top of the wafer @ (chip top edge position), move one chip at a time to the right B
It is assumed that the chip and the C chip are skipped to reach the step, and then the same order is followed to reach the final chip. However, the initial setting position may be set to the upper left (in this case, the indication in parentheses in FIG. 6 is followed). Further, the position directions of the chips are horizontal and vertical directions as shown in FIG. 4, and the moving directions of the table are horizontal and front-back directions as shown by the dotted line in FIG.

次にCPU81cは、ステップ103にてチップシフト
数KcをrOJにリセットし、ステップ104にてチッ
プ45aがリジェクトチップ(不良チップ)か否かを判
定する。チップ45aが不良でない場合は、CPU81
 cはステップ104にて「NO」との判定の基にプロ
グラムをステップ105に移行させて所定のボンディン
グ操作ルーチンを実行し、またチップ45aが不良の場
合はrYESJとの判定の基にプログラムをステップ1
06に移行させ以下のステップを実行する。
Next, the CPU 81c resets the chip shift number Kc to rOJ in step 103, and determines whether the chip 45a is a reject chip (defective chip) in step 104. If the chip 45a is not defective, the CPU 81
c moves the program to step 105 based on the determination of "NO" in step 104 and executes a predetermined bonding operation routine, and if the chip 45a is defective, the program advances to step 1 based on the determination of rYESJ. 1
06 and execute the following steps.

第7図に示すようにボンディング操作ルーチンにおいて
はテーブル41上のチップ45aをリードフレーム16
のダイボンディング部位16aに接着させるもので、C
P U 81 cはステップ201にてプリフォーム駆
動信号を発生しプリフォーム駆動機構22によりプリフ
ォームアーム21を駆動させリードフレーム16のダイ
ボンディング部位16aに1接着剤を塗布させる。
As shown in FIG. 7, in the bonding operation routine, the chip 45a on the table 41 is attached to the lead frame 16.
It is attached to the die bonding part 16a of C
P U 81 c generates a preform drive signal in step 201 and causes the preform drive mechanism 22 to drive the preform arm 21 to apply adhesive to the die bonding portion 16 a of the lead frame 16 .

次に、CP U 81 cはステップ202にてボンデ
ィングアーム前方移動信号を発生しボンディング駆動機
構62を駆動させ、同信号に応じた移動量だけボンディ
ングアーム61を初期位置から前方に移動させ、ステッ
プ203にてボンディングアーム下降信号を発生しボン
ディング駆動機構62により同信号に応じた移動量だけ
ボンディングアーム61を下降させ、ボンディングアー
ム61先端のコレット61aをテーブル41のチップ面
に近接させる。
Next, in step 202, the CPU 81c generates a bonding arm forward movement signal, drives the bonding drive mechanism 62, moves the bonding arm 61 forward from the initial position by the amount of movement corresponding to the signal, and then proceeds to step 203. A bonding arm lowering signal is generated, and the bonding arm 61 is lowered by the amount of movement corresponding to the signal by the bonding drive mechanism 62, so that the collet 61a at the tip of the bonding arm 61 approaches the chip surface of the table 41.

ここでCPU81cはステップ204にてチップ吸引信
号を発生し真空機構(図示しない)を駆動させると共に
、ステップ205にてチップ突き上げ部駆動信号を発生
しチップ突き上げ部駆動機構52を駆動させ、突き上げ
バー51に取り出し位置のチップ45aを突き上げさせ
てボンディングアーム61先端のコレット61aにチッ
プ45aを吸着させる。
Here, the CPU 81c generates a chip suction signal in step 204 to drive a vacuum mechanism (not shown), and in step 205 generates a chip push-up section drive signal to drive the chip push-up section drive mechanism 52, and the push-up bar 51 The chip 45a at the take-out position is pushed up and the collet 61a at the tip of the bonding arm 61 attracts the chip 45a.

次にステップ206にてCPU81cはボンディングア
ーム上昇信号を発生してボンディング駆動機構62によ
りボンディングアーム61を元の高さまで上昇させると
共に、ステップ207にてボンディングアーム後方移動
信号を発生しボンディング駆動機構62によりボンディ
ングアーム61をリードフレーム上の初期位置に戻す。
Next, in step 206, the CPU 81c generates a bonding arm raise signal to cause the bonding drive mechanism 62 to raise the bonding arm 61 to its original height, and in step 207, generates a bonding arm backward movement signal to cause the bonding drive mechanism 62 to raise the bonding arm 61 to its original height. Return the bonding arm 61 to its initial position on the lead frame.

さらにCPU81cはステップ208にてボンディング
アーム下降信号を発生してボンディング駆動機構62に
よりボンディングアーム61を下降させ、チップ45a
をリードフレーム16のダイボンディング部位16aに
設置させる。
Furthermore, the CPU 81c generates a bonding arm lowering signal in step 208, causes the bonding drive mechanism 62 to lower the bonding arm 61, and causes the chip 45a to
is installed at the die bonding site 16a of the lead frame 16.

ここでCPU81cは、ステップ209にてチップ吸引
信号を消滅して真空機構によるチップ45aの真空吸引
を解除させ、ステップ210にてスクラブ駆動信号を発
生してボンディング駆動機構62によりボンディングア
ーム61の先端のコレット61aを振動させてチップ4
5aに振動を与え、リードフレーム16上にチップを接
着させる。
Here, the CPU 81c eliminates the chip suction signal in step 209 to release the vacuum suction of the chip 45a by the vacuum mechanism, generates a scrub drive signal in step 210, and causes the bonding drive mechanism 62 to remove the tip of the bonding arm 61. By vibrating the collet 61a, the chip 4
Vibration is applied to 5a to bond the chip onto the lead frame 16.

以上のようにダイボンディングが行われた後、CPU8
1cはステップ211にてボンディングアーム上昇信号
を発生し、ボンディング駆動機構62によりボンディン
グアーム61をリードフレーム16上の初期位置に戻す
と共に、ステップ212にてリードフレーム搬送信号を
発生し、リードフレーム搬送機構12aによりダイボン
ディング済みのリードフレーム16を移動させ新たなリ
ードフレーム16を所定のダイボンディング位置に設定
させる。このとき、CP U 81 cはステップ21
3にてリードフレーム検出用画像処理装置15からリー
ドフレーム検出信号を受信したか否かを判定し、受信し
たときrYEsJとの判定の基に、ボンディング操作ル
ーチンを終了しプログラムをステップ106にリターン
させる。
After die bonding is performed as described above, the CPU8
1c generates a bonding arm lift signal in step 211, returns the bonding arm 61 to the initial position on the lead frame 16 by the bonding drive mechanism 62, and generates a lead frame conveyance signal in step 212, causing the lead frame conveyance mechanism to 12a moves the die-bonded lead frame 16 and sets a new lead frame 16 at a predetermined die-bonding position. At this time, the CPU 81c performs step 21
3, it is determined whether or not a lead frame detection signal has been received from the image processing device 15 for lead frame detection, and when the lead frame detection signal is received, based on the determination that rYEsJ is received, the bonding operation routine is terminated and the program returns to step 106. .

CPU81 cは、ダイボンディング終了後ステップ1
06にてテーブル前方移動信号を発生しテーブル縦方向
シフト機構42bを駆動させて、テーブル41を同信号
に応じた1チップ分の移動量だけ前方へ移動させると共
に、ステップ107にてテーブル位置調節信号を発生し
チップ45aの所定位置からのズレをテーブル位置調節
機構420に調節させる。ここでCP U 81 cは
、ステップ108にてチップ上端位置か否かを判定し、
未だ上端位置でない場合はrNOJ との判定の基にプ
ログラムをステップ109に移行させリジェクトチップ
か否かを判定する。リジェクトチップでない場合は、C
PU81 cはrNOJとの判定の基に、ステップ10
5にてボンディング操作ルーチンを実行し、リジェクト
チップの場合はrYES」との判定の基にステップ10
6,107を実行し、テーブルの移動と位置調節を行わ
せる。
The CPU 81c performs step 1 after die bonding.
At step 06, a table forward movement signal is generated to drive the table vertical shift mechanism 42b, and the table 41 is moved forward by the amount of movement of one chip according to the signal, and at step 107, a table position adjustment signal is generated. This causes the table position adjustment mechanism 420 to adjust the deviation of the chip 45a from the predetermined position. Here, the CPU 81c determines whether or not the chip is at the top end position in step 108,
If it is not yet at the upper end position, the program moves to step 109 based on the determination that rNOJ, and it is determined whether or not the chip is a reject chip. If it is not a reject chip, C
PU81 c is based on the determination that it is rNOJ, and step 10
The bonding operation routine is executed in step 5, and based on the determination "rYES" in case of a reject chip, step 10 is executed.
6, 107 to move and adjust the position of the table.

かくして、ウェハ左側第1列のAチップ45aが全てダ
イボンディング処理されチップ上端位置に達したとき、
CPU81cはステップ108にてrYEsJと判定し
、プログラムをステップ110に移行させてテーブル左
方移動信号を発生し、テーブル横方向シフト機構42a
を駆動させてテーブル41を同信号に応じた1チップ分
の移動量だけ左方へ移動させる。ステップ110からス
テップ117にいたる部分は本実施例の要部をなすもの
で、横方向シフト機構42aによりテーブル41を左方
へ1チップ分づつシフトさせ、各シフト位置にてチップ
45aの位置ズレをテーブル位置調節機構42cにより
調節させかつ各シフトをカウンタによりカウントさせ、
シフト設定数Kc。
In this way, when all the A chips 45a in the first row on the left side of the wafer have been subjected to the die bonding process and have reached the top end position of the chips,
The CPU 81c determines rYEsJ in step 108, moves the program to step 110, generates a table leftward movement signal, and shifts the table lateral direction shift mechanism 42a.
is driven to move the table 41 to the left by the amount of movement of one chip according to the signal. The portion from step 110 to step 117 constitutes the main part of this embodiment, in which the table 41 is shifted to the left one chip at a time by the lateral shift mechanism 42a, and the positional shift of the chip 45a is corrected at each shift position. Adjusted by table position adjustment mechanism 42c and counted each shift by a counter,
Shift setting number Kc.

だけテーブル41をシフトさせた後、チップ取り出し位
置に所望のチップAがくるように制御するものである。
After shifting the table 41 by a certain amount, control is performed so that a desired chip A is placed at the chip take-out position.

ステップ111にてCP U 81 cがチップ45a
を認識したと判定した場合は、ステップ111にてrY
EsJとの判定の基にプログラムをステップ115に移
行させテーブル位置調節信号を発生し、チップ45aの
所定位置からのズレをテーブル位置調節機構42cに調
節させると共に、ステップ116にてチップシフト数K
cを「1」だけ増加させる。さらにCP U 81 c
は、ステップ117にてチップシフト数Kcがシフト設
定数Kcoに達したか否かを判定し、未だ達していない
場合はrNOJとの判定の基にプログラムをステップ1
10に戻して上記したステップ110から117の実行
を繰り返す。
At step 111, the CPU 81c connects the chip 45a.
If it is determined that rY has been recognized, in step 111
Based on the determination that EsJ is EsJ, the program moves to step 115, generates a table position adjustment signal, causes the table position adjustment mechanism 42c to adjust the deviation of the chip 45a from the predetermined position, and at step 116, changes the number of chip shifts K.
Increase c by "1". Furthermore, CPU 81c
At step 117, it is determined whether the number of chip shifts Kc has reached the set shift number Kco, and if it has not reached it yet, the program is executed at step 1 based on the determination that rNOJ.
10 and repeat steps 110 to 117 described above.

ここで、CPU81cがステップ111にて移動位置に
チップ45aを認識できないと判定した場合には、 「
NO」との判定の基にプログラムをステップ112に移
行させチップ認識操作を行う。
Here, if the CPU 81c determines in step 111 that the chip 45a cannot be recognized at the movement position,
Based on the determination "NO", the program moves to step 112 and a chip recognition operation is performed.

CPU81cは、チップ検出用画像処理装置43による
ウェハエツジが続くあるいはウェハテープが認識できる
といった映像情報及び予めROMに記憶されたウェハサ
イズ等の情報を基にチップ45aを認識したか否かの判
定を行い、チップ45aを認識した場合は、ステップ1
13にてrYES」との判定の基にプログラムをステッ
プ115に戻す。また、CPU81cがチップ45aを
認識しないと判定した場合はステップ113にて[NO
Jとの判定の基に、ステップ114にてプログラムの実
行を終了する。
The CPU 81c determines whether or not the chip 45a has been recognized based on the image information provided by the chip detection image processing device 43 indicating that a wafer edge continues or that a wafer tape can be recognized, and information such as the wafer size stored in the ROM in advance. , if the chip 45a is recognized, step 1
Based on the determination "rYES" in step 13, the program returns to step 115. Further, if the CPU 81c determines that the chip 45a is not recognized, the process proceeds to step 113 with [NO].
Based on the determination of J, execution of the program is terminated in step 114.

このようにCPU81 cがステップ110−117の
実行を繰り返すことにより、テーブル41は左方へのシ
フトを繰り返す。そして、チップシフト数Kcがシフト
設定数Kcoに達すると、CPU81cはステップ11
7にてrYEsJとの判定の基にプログラムをステップ
118に移行させチップ上端位置か否かを判定する。チ
ップ上端位置でない場合は、上方に必ずチップ45aの
存在することを意味するので、この場合はCP U 8
1 cはステップ118にてrNOJとの判定の基にプ
ログラムをステップ119に移行させテーブル前方移動
信号を発生してテーブル縦方向シフト機構42bを駆動
させ、テーブル41を同信号に応じた1チップ分の移動
量だけ前方に移動させる。さらにCPU81 cは、ス
テップ120にてテーブル位置調節信号を発生しテーブ
ル位置調節機構420によりチップ45aの位置ズレを
なくすように調節させ、プログラムをステップ118に
戻す。
As the CPU 81c repeats steps 110-117 in this manner, the table 41 is repeatedly shifted to the left. Then, when the chip shift number Kc reaches the shift setting number Kco, the CPU 81c performs step 11.
Based on the determination that rYEsJ is determined in step 7, the program moves to step 118, and it is determined whether or not the chip is at the upper end position. If it is not at the top end position of the chip, it means that the chip 45a is always present above, so in this case, the CPU 8
1c, based on the determination of rNOJ in step 118, the program moves to step 119, generates a table forward movement signal, drives the table vertical shift mechanism 42b, and moves the table 41 by one chip in accordance with the signal. move forward by the amount of movement. Further, the CPU 81c generates a table position adjustment signal in step 120 to cause the table position adjustment mechanism 420 to adjust the position of the chip 45a to eliminate the positional deviation, and returns the program to step 118.

上記ステップ118からステップ120の処理を繰り返
すことによりチップ上端位置になると、CPU81cは
ステップ118にてrYESJとの判定の基にプログラ
ムをステップ121に移行させチップカウント数Kcを
rOJにリセットし、第2列目のステップのボンディン
グ処理を開始する。さらにCPU81 cは、ステップ
122にてリジェクトチップか否かの判定を行い、リジ
ェクトチップの場合はrYESJとの判定の基にプログ
ラムをステップ123に移行させテーブル後方移動信号
を発生しテーブル縦方向シフト機構42bを駆動させ、
テーブル41を同信号に応じた1チップ分の移動量だけ
後方に移動させる。そして、ステップ124にてテーブ
ル位置調節信号を発生しテーブル位置調節機構42cに
よりチップ45aの位置ズレをなくすように調節させ、
プログラムをステップ122に戻す。
When the chip reaches the upper end position by repeating the processing from step 118 to step 120, the CPU 81c moves the program to step 121 based on the determination rYESJ in step 118, resets the chip count number Kc to rOJ, and Start the bonding process for the step in the column. Furthermore, the CPU 81c determines whether or not the chip is a reject chip in step 122, and if it is a reject chip, the program proceeds to step 123 based on the determination of rYESJ, generates a table backward movement signal, and activates the table vertical shift mechanism. 42b,
The table 41 is moved backward by the amount of movement of one chip in response to the signal. Then, in step 124, a table position adjustment signal is generated to cause the table position adjustment mechanism 42c to adjust the position of the chip 45a so as to eliminate the positional deviation.
The program returns to step 122.

リジェクトチップでない場合には、CPU81Cはステ
ップ122にてrNOJとの判定の基にプログラムをス
テップ125に移行させ上述したようにボンディング操
作ルーチンを実行する。その後、CPU81 cはステ
ップ126にてテーブル後方移動信号を発生しテーブル
縦方向シフト機構42bを駆動させ、テーブル41を同
信号に応じた1チップ分の移動量だけ後方に移動させ、
さらにステップ127にてテーブル位置調節信号を発生
しテーブル位置調節機構42cによりチップ45aの位
置ズレをなくすように調節させ、プログラムをステップ
128に移行させてチップ下端位置か否かの判定を行う
If the chip is not a reject chip, the CPU 81C determines in step 122 that the chip is rNOJ, moves the program to step 125, and executes the bonding operation routine as described above. After that, the CPU 81c generates a table backward movement signal in step 126, drives the table vertical shift mechanism 42b, and moves the table 41 backward by the amount of movement of one chip according to the signal.
Further, in step 127, a table position adjustment signal is generated to cause the table position adjustment mechanism 42c to adjust the position of the chip 45a so as to eliminate the positional deviation, and the program proceeds to step 128, where it is determined whether the chip is at the lower end position or not.

未だチップ下端位置でない場合は、CPU81Cはプロ
グラムをステップ129に移行させリジェクトチップか
否かの判定を行い、リジェクトチップでない場合はステ
ップ125にてボンディング操作ルーチンを実行し、リ
ジェクトチップの場合はステップ126,127にてテ
ーブルの移動とチップの位置調節を行わせる。
If the chip is not yet at the lower end position, the CPU 81C moves the program to step 129 and determines whether or not it is a reject chip. If it is not a reject chip, the bonding operation routine is executed in step 125, and if it is a reject chip, the bonding operation routine is executed in step 126. , 127, the table is moved and the chip position is adjusted.

ステップ125からステップ129の処理を繰り返した
後、チップ下端位置に達するとCPU81cはrYES
Jとの判定の基にプログラムをステップ130に移行さ
せテーブル左方移動信号を発生しテーブル横方向シフト
機構42aを駆動させて、テーブル41を同信号に応じ
た1チップ分の移動量だけ左方へ移動させる。ステップ
130からステップ137にいたる部分は、上述したス
テップ110からステップ117にいたる部分と同様に
本実施例の要部をなすもので、CPU81Cはステップ
131にてチップ45aを認識することを条件として、
ステップ135にてテーブル位置調節信号を発生しテー
ブル位置調節機構42Cを駆動させてチップ45aの位
置調節をした後、ステップ136にてチップシフト数K
cを「1」だけ増加させ、さらにステップ137にてシ
フト設定数Kcoに達したか否かを判定する。そしてチ
ップシフト数Kcがシフト設定数Kcoに達するまでス
テップ130からステップ137のプログラム実行する
After repeating the processing from step 125 to step 129, when the chip reaches the lower end position, the CPU 81c returns rYES.
Based on the determination that the signal is J, the program moves to step 130, generates a table leftward movement signal, drives the table lateral shift mechanism 42a, and moves the table 41 to the left by the amount of movement of one chip according to the signal. Move to. The portion from step 130 to step 137 forms the main part of this embodiment, similar to the portion from step 110 to step 117 described above, and on the condition that the CPU 81C recognizes the chip 45a in step 131,
In step 135, a table position adjustment signal is generated to drive the table position adjustment mechanism 42C to adjust the position of the chip 45a, and then in step 136, the number of chip shifts K
c is increased by "1", and it is further determined in step 137 whether or not the set shift number Kco has been reached. Then, the program from step 130 to step 137 is executed until the number of chip shifts Kc reaches the set shift number Kco.

このようにテーブルの1チップ分の移動毎にチップ45
aの位置調節を行いシフト設定数Kcoに相当する回数
だけテーブル41をシフトさせることにより、チップ取
り出し位置に所望のチップAが来るようにテーブル41
を移動させることが出来る。
In this way, every time the table moves by 1 chip, 45 chips
By adjusting the position of a and shifting the table 41 a number of times corresponding to the set shift number Kco, the table 41 is moved so that the desired chip A comes to the chip take-out position.
can be moved.

なお、CPU81cがステップ131にてチップ45a
を認識せずと判定した場合は上記ステップ112からス
テップ114で述べたと同様、CPU−81cはステッ
プ132にてチップ認識操作を行い、さらにステップ1
33にてチップ45aを認識したか否かの判定を行い、
認識したと判定した場合はrYEsJとの判定の基にプ
ログラムをステップ135に戻し、認識せずと判定した
場合はrNOJとの判定の基にステップ134に移行さ
せてプログラムの実行を終了する。
Note that, in step 131, the CPU 81c updates the chip 45a.
If it is determined that the chip is not recognized, the CPU-81c performs the chip recognition operation in step 132, as described in steps 112 to 114 above, and then performs the chip recognition operation in step 1.
At step 33, it is determined whether or not the chip 45a is recognized.
If it is determined that it has been recognized, the program returns to step 135 based on the determination that it is rYEsJ, and if it is determined that it is not recognized, it is caused to proceed to step 134 based on the determination that it is rNOJ, and the execution of the program is ended.

CPU81cは、上記ステップ130からステップ13
7の処理を繰り返し、チップシフト数KCがシフト設定
数Kcoに達したときステップ137にてrYEsJと
の判定の基にプログラムをステップ138に移行させチ
ップ下端位置か否かの判定を行う。
The CPU 81c performs steps 130 to 13 above.
7 is repeated, and when the chip shift number KC reaches the set shift number Kco, the program moves to step 138 based on the determination of rYEsJ in step 137, and it is determined whether or not the chip is at the lower end position.

未だチップ下端位置でない場合は、CPU81Cは「N
o」との判定の基にプログラムをステップ139に移行
させテーブル後方移動信号を発生しテーブル縦方向シフ
ト機構42bを駆動させ、テーブル41を同信号に応じ
た1チップ分の移動量だけ後方に移動させ、ステップ1
40にてテーブル位置調節信号を発生しテーブル位tv
amva構42cによりチップ45aの位置ズレをなく
すように調節させ、プログラムをステップ138に戻す
。ステップ138か6140の実行を繰り返した後、C
PU81 cがチップ下端位置を認識した場合、ステッ
プ138にてrYEsJとの判定の基にプログラムをス
テップ103に戻し、jla列目のステップのボンディ
ング処理を開始し、以後上記したようにステップ103
からステップ140にいたる処理を繰り返す。かかる処
理の過程においてCPU81cがステップ113あるい
はステップ133においてチップ45aを認識しないと
判定した場合は、 「NO」との判定の基にステップ1
14または134にてプログラムの実行を終了する6 以上説明したように、本実施例においては第4図に示す
ように、ウェハ45に複数種類のチップが所定間隔の列
で配置された場合において、特定種類のチップを連続し
てボンディングする際の各列間を移動する場合に、テー
ブル41をテーブル横方向シフト機構42aにより1チ
ップ分の距離だけシフトさせかつテーブル位置調節機構
42cにより位置ズレをなくすように調節し、このシフ
トをカウント手段によりカウントしながら所定のシフト
設定数Kcoだけシフトさせることにより、テーブル4
1を所定間隔離れたチップ位置に正確にシフトさせるこ
とが出来、所望の種類のチップを取り出してダイボンデ
ィングすることができる。
If the chip is not yet at the bottom end position, the CPU 81C
Based on the determination "o", the program moves to step 139, generates a table backward movement signal, drives the table vertical shift mechanism 42b, and moves the table 41 backward by the amount of movement of one chip according to the signal. let step 1
A table position adjustment signal is generated at 40 to adjust the table position tv.
The chip 45a is adjusted by the amva mechanism 42c so as to eliminate the positional shift, and the program returns to step 138. After repeating steps 138 or 6140, C
When the PU 81 c recognizes the lower end position of the chip, the program returns to step 103 based on the determination that rYEsJ in step 138, starts the bonding process of the step in the jla-th column, and thereafter returns to step 103 as described above.
The process from step 140 is repeated. In the course of this process, if the CPU 81c determines in step 113 or step 133 that the chip 45a is not recognized, step 1 is performed based on the "NO" determination.
14 or 134.6 As explained above, in this embodiment, when multiple types of chips are arranged in rows at predetermined intervals on the wafer 45 as shown in FIG. When moving between each row when bonding a specific type of chips in succession, the table 41 is shifted by a distance of one chip by a table lateral shift mechanism 42a, and positional deviation is eliminated by a table position adjustment mechanism 42c. Table 4 is adjusted as shown in FIG.
1 can be accurately shifted to chip positions spaced apart by a predetermined distance, and a desired type of chip can be taken out and die-bonded.

次に上記実施例の変形例について説明すると、本変形例
はtli4図に示したウェハ45の所定の一行のみをダ
イポンデイ、ングの対象とするもので。
Next, a modification of the above embodiment will be described. In this modification, only one predetermined row of the wafer 45 shown in FIG. tli4 is subjected to dyeing.

左端の所望のステップから右側へ1チップづつ移動し、
Bチップ、Cチップを飛ばしてステップに至るようにし
、ステップのみを連続して左端から右方に向けてダイボ
ンディングする場合を扱うものである。なお本変形例の
構成は上記実施例と同様であり、ROM8 l bは第
8図に示すフローチャートに対応したプログラムを記憶
している。
Move one chip at a time from the desired step on the left to the right,
This method deals with the case where the B chip and C chip are skipped to reach the step, and only the step is continuously die-bonded from the left end to the right. The configuration of this modification is the same as that of the above embodiment, and the ROM 8 lb stores a program corresponding to the flowchart shown in FIG.

以上のように構成した本変形例において、電源スィッチ
71が閉成されると、CPU81cはステップ300に
て第8図に示すプログラムの実行を開始し、ステップ3
01にてウェハサイズ、テーブル移動量、リードフレー
ム移動量等各種データの初期設定を行う。また、ステッ
プ302にて設定入力手段72により移動すべきチップ
数に対応するシフト設定数Kcoを入力しROM8 l
bに記憶させる。
In this modified example configured as described above, when the power switch 71 is closed, the CPU 81c starts executing the program shown in FIG. 8 in step 300, and in step 3
In step 01, various data such as wafer size, table movement amount, lead frame movement amount, etc. are initialized. Further, in step 302, the shift setting number Kco corresponding to the number of chips to be moved is input using the setting input means 72, and the shift setting number Kco corresponding to the number of chips to be moved is input.
Store it in b.

次にCPU81cはステップ303にてチップシフト数
Kcを「0」にリセットしステップ304にてチップ4
5aがリジェクトチップか否かを判定する1リジエクト
チップでない場合は、CPU81cは「No」との判定
の基にプログラムをステップ305に移行させ上記した
所定のボンディング操作ルーチン(第7図参照)を実行
し、またリジェクトチップの場合はrYESJとの判定
の基にプログラムをステップ306に移行させ以下のス
テップを実行する。
Next, the CPU 81c resets the chip shift number Kc to "0" in step 303, and resets the chip shift number Kc to "0" in step 304.
Determine whether or not 5a is a reject chip.1 If the chip is not a reject chip, the CPU 81c moves the program to step 305 based on the determination of "No" and executes the above-described predetermined bonding operation routine (see FIG. 7). If the chip is rejected, the program moves to step 306 based on the determination rYESJ, and the following steps are executed.

次に、CPU81cはステップ306にてテーブル左方
移動信号を発生しテーブル横方向シフト機構42aを駆
動させ、テーブル41を同信号に応じた1チップ分の移
動量だけ左方へ移動させる。
Next, in step 306, the CPU 81c generates a table leftward movement signal, drives the table lateral shift mechanism 42a, and moves the table 41 leftward by the amount of movement corresponding to one chip according to the signal.

このステップ306からステップ311にいたる部分は
本変形例の要部をなすもので、横方向シフト機構42a
によりテーブル41を1チップ分の移動量だけシフトさ
せ、各シフト位置にてチップ45aの位置ズレをなくす
ようにテーブル位置調節機構42cにより調節させ、か
つ各シフトをカウンタによりカウントさせ、シフト設定
数Kcoだけテーブル41をシフトさせた後、チップ取
り出し位置に所望のチップAがくるようにしたものであ
る。
The portion from step 306 to step 311 constitutes the main part of this modification, and includes the lateral shift mechanism 42a.
The table 41 is shifted by the amount of movement of one chip, the table position adjustment mechanism 42c is adjusted so as to eliminate the displacement of the chip 45a at each shift position, and each shift is counted by a counter, and the set shift number Kco After shifting the table 41 by the amount, the desired chip A is placed at the chip take-out position.

すなわちCPU81cがチップ45aを認識したと判断
した場合は、ステップ307にてrYES」との判定の
基にプログラムをステップ309に移行させテーブル位
置調節信号を発生し、チップ45aの位置ズレをテーブ
ル位置調節機構420に調節させると共にステップ31
0にてチップシフト数Kcを「1」だけ増加させる。さ
らにCPU81cは、ステップ311にてチップシフト
数Kcがシフト設定数Kcoに達したか否かを判定し、
未だ達していない場合はrNOJとの判定の基にプログ
ラムをステップ306に戻して以下ステップ306から
311の実行を繰り返す。この実行中においてCPU8
1 cがステップ307にてチップ45aを認識しない
と判定した場合は、プログラムをステップ308に進め
てプログラムの実行を終了する。
That is, if the CPU 81c determines that the chip 45a has been recognized, the program moves to step 309 based on the determination of "rYES" in step 307, and a table position adjustment signal is generated, and the table position is adjusted to correct the positional deviation of the chip 45a. The mechanism 420 adjusts and step 31
0, the chip shift number Kc is increased by "1". Further, the CPU 81c determines in step 311 whether the chip shift number Kc has reached the shift setting number Kco,
If it has not yet been reached, the program returns to step 306 based on the determination that it is rNOJ, and steps 306 to 311 are repeated. During this execution, CPU8
1c does not recognize the chip 45a in step 307, the program proceeds to step 308 and the program execution ends.

チップシフト数Kcがシフト設定数Kcoに達した場合
、CPU81cはステップ311にてrYES」との判
定の基にプログラムをステップ303に戻し、以下ステ
ップ303からステップ311の処理を繰り返す。そし
てステップ307においてCPU81cがチップ45a
を認識し得ず、ステップ308にてプログラムの実行を
終了するまで、ステップ303からステップ311の処
理を繰り返す。
When the number of chip shifts Kc reaches the set number of shifts Kco, the CPU 81c returns the program to step 303 based on a determination of "rYES" in step 311, and repeats the processing from step 303 to step 311. Then, in step 307, the CPU 81c uses the chip 45a.
cannot be recognized, and the processes from step 303 to step 311 are repeated until the program execution is terminated at step 308.

以上説明したように、本変形例においてはウェハ上に左
から右方向にチップ数Kco個毎に配列された所望のチ
ップを正確に取り出してダイボンディングすることがで
きる。
As explained above, in this modification, it is possible to accurately take out and die bond the desired chips arranged on the wafer from left to right every Kco chips.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は特許請求の範囲に記載した本発明の構成に対応
するクレーム対応図、第2図は本発明に係るダイボンデ
ィング装置の概略平面図、第3図は第2図の■−■線方
向の概略断面図、第4図はウェハ内のダイボンディング
の順序を示す図、第5図は第2図の電気制御装置を示す
図、第6図は第5図のマイクロコンピュータにて実行さ
れるプログラムのフローチャート、II7図は第6図の
ボンディング操作ルーチンに対応したフローチャート、
第8図は変形例に係るプログラムのフローチャートであ
る。 符号の説明
FIG. 1 is a claim correspondence view corresponding to the structure of the present invention described in the claims, FIG. 2 is a schematic plan view of a die bonding apparatus according to the present invention, and FIG. 3 is a line XX-XX in FIG. 4 is a diagram showing the order of die bonding within a wafer, FIG. 5 is a diagram showing the electrical control device of FIG. 2, and FIG. FIG. II7 is a flowchart corresponding to the bonding operation routine of FIG.
FIG. 8 is a flowchart of a program according to a modified example. Explanation of symbols

Claims (1)

【特許請求の範囲】  ウェハを搭載したテーブルを少なくとも一方向にシフ
トさせるシフト手段と、同シフト手段による所定量のシ
フト後にダイボンデイングの対象となるチップが同チッ
プを上記テーブル上から取り出すための所定位置に来る
ようにテーブル位置を調節するテーブル位置調節手段と
を備え、上記テーブル位置調節手段による位置調節の後
に上記所定位置にあるチップを取り出してダイボンデイ
ングを行うダイボンデイング装置において、 上記シフト手段による1チップ相当分のシフトを検出し
てカウントアップするカウント手段と、移動すべきチッ
プ数に対応する所定のカウント値を設定するカウント値
設定手段と、 前記カウント手段によるカウント結果と前記カウント値
設定手段によるカウント値とを比較する比較手段と、 前記比較手段による前記カウント結果と前記カウント値
とが同一になったとの比較結果が得られるまで上記シフ
ト手段による一チップ相当分のシフトと上記テーブル位
置調節手段による位置調節とを繰り返し行わしめる制御
手段と、 を備えるようにしたことを特徴とするダイボンデイング
装置。
[Claims] Shifting means for shifting a table on which a wafer is mounted in at least one direction, and a predetermined amount for taking out a chip to be die bonded from the table after shifting by a predetermined amount by the shifting means. and a table position adjustment means for adjusting the table position so that the table position is adjusted to the position of the die bonding apparatus, the die bonding apparatus takes out the chip at the predetermined position and performs die bonding after the table position adjustment means adjusts the table position so that the table position is adjusted by the table position adjustment means. A counting means for detecting a shift equivalent to one chip and counting up; a count value setting means for setting a predetermined count value corresponding to the number of chips to be moved; and a count result by the counting means and the count value setting means. a comparison means for comparing the count value obtained by the comparison means; and a shift corresponding to one chip by the shift means and the table position adjustment until a comparison result is obtained that the count result by the comparison means and the count value are the same. A die bonding apparatus comprising: a control means for repeatedly performing position adjustment by the means;
JP19545390A 1990-07-24 1990-07-24 Die bonding equipment Expired - Lifetime JP2666531B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19545390A JP2666531B2 (en) 1990-07-24 1990-07-24 Die bonding equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19545390A JP2666531B2 (en) 1990-07-24 1990-07-24 Die bonding equipment

Publications (2)

Publication Number Publication Date
JPH0480930A true JPH0480930A (en) 1992-03-13
JP2666531B2 JP2666531B2 (en) 1997-10-22

Family

ID=16341322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19545390A Expired - Lifetime JP2666531B2 (en) 1990-07-24 1990-07-24 Die bonding equipment

Country Status (1)

Country Link
JP (1) JP2666531B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246771A (en) * 2019-06-18 2019-09-17 武汉新芯集成电路制造有限公司 A kind of device and method of wafer bonding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246771A (en) * 2019-06-18 2019-09-17 武汉新芯集成电路制造有限公司 A kind of device and method of wafer bonding

Also Published As

Publication number Publication date
JP2666531B2 (en) 1997-10-22

Similar Documents

Publication Publication Date Title
KR101479815B1 (en) Die bonder and bonding method
CN107818941B (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
KR102281279B1 (en) Chip packaging device and method therefor
JPH10144705A (en) Die bonding apparatus having multiple bonding system
KR101802080B1 (en) Method of picking up dies from wafer
KR102458131B1 (en) Die bonding apparatus and method of manufacturing semiconductor device
US6547902B2 (en) Die bonding method and apparatus
JPH0480930A (en) Die-bonding device
US4913335A (en) Method and apparatus for die bonding
CN111640702B (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
JPH0969553A (en) Method and system for producing semiconductor
US20050036884A1 (en) Die pickup method and die pickup device
KR102513375B1 (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
KR102488379B1 (en) Motor control apparatus, die bonding apparatus, and manufacturing method of semiconductor apparatus
JP6093610B2 (en) Die bonder and bonding method
KR20220126242A (en) Die bonding apparatus and method of manufacturing semiconductor device
JPH10112465A (en) Manufacture device and manufacture of semiconductor device
JPH06244245A (en) Semiconductor device bonding device
JPS62150831A (en) Wire bonder
JPH06260517A (en) Die bonder
JPH03227029A (en) Die-bonding device
JPS6353936A (en) Pellet bonder
JP2000085956A (en) Work carry-in and carry-out device
KR19980085046A (en) Die picking method of wafer for semiconductor chip manufacturing

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 13