JPH0480419B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリアルインタフエース機能及びコン
ピユータ機能を有するシリアルデータ処理装置に
関し、特にシリアルデータの送受信処理中に他の
処理を実行部にて並列に実行可能なシリアルデー
タ処理装置に関する。

〔従来の技術〕

集積回路製造技術の発達に伴ない、タイマ、カ
ウンタ、Ａ／Ｄ変換器など様々な周辺ハードウエ
アが単一チツプ上に集積できるようになつた。そ
の中で、シリアルインタフエースはマイクロコン
ピユータの高機能化による分散処理や各種端末間
の通信のために必要不可欠なものとなつている。

従来、このシリアルインタフエース機能を実現
する方法としては、UART（Universal
Asynchronous Receiver／Transmitter）として
知られているようにシリアルデータ処理の大半を
ハードウエアで行なう場合と、ユーザのプログラ
ムにより前記処理の大半をソフトウエアで処理す
る場合とがある。

以下に、上記シリアルデータ処理の大半をハー
ドウエアで行なう場合について第６図を参照して
説明する。

第６図は、従来のシリアルインタフエースを内
蔵したシリアルデータ処理装置のブロツク図であ
る。まず構成要素の説明を行なう。シリアルデー
タ処理装置１００は、実行部１０１、プログラム
メモリ１０２、データメモリ１０３、及びシリア
ルインタフエース１０４から構成され、それぞれ
は内部バス１０５を介して相互に接続されてい
る。実行部１０１はプログラムカウンタ１０１−
１、プログラムステータスワード１０１−２、汎
用レジスタセツト１０１−３を有し、プログラム
メモリ１０２から命令コードを読み出して実行
し、処理データはデータメモリ１０３内に格納す
る。データメモリ１０３内には、シリアルインタ
フエースによる送受信処理用に、送信データ格納
領域１０３−１、受信データ格納領域１０３−２
が設けてある。シリアルインタフエース１０４は
送信時における送信制御を行なう送信制御部１０
４−２、送信ライン１０４−１よりシリアルデー
タを送出するための送信用シフトレジスタ１０４
−３、前記シフトレジスタ１０−３に送信データ
を書き込むための送信データバツフア１０４−
４、受信時における受信制御を行なう受信制御部
１０４−９、受信ライン１０４−８からの受信デ
ータを受け取る受信用シフトレジスタ１０４−１
０、受信データを格納する受信データバツフア１
０４−１１、前記送受信用シフトレジスタ１０４
−３，１０４−１０にシフトクロツクを供給する
ボーレートジエネレータ１０４−１５を内蔵す
る。

上記構成要素を参照して次にその動作を説明す
る。

まず送信動作について説明する。実行部１０１
はプログラムメモリ１０２に格納されたプログラ
ムを順次実行し、シリアル送信を行なう命令を実
行すると、送信要求信号線１０４−６をアクテイ
ブにし、送信制御部１０４−２に送信要求信号を
送る。送信制御部１０４−２は前記要求信号を受
け取ると送信許可線１０４−７をアクテイブに
し、送信データバツフア１０４−４に予め格納さ
れた送信データを送信用シフトレジスタ１０４−
３へ転送する。そして送信用シフトレジスタ１０
４−３は、ボーレートジエネレータ１０４−１５
より出力されるシフトクロツク１０４−１６、順
次データを１ビツトずつ送信ライン１０４−１よ
り送出する。

一方、送信用データを送出した送信データバツ
フア１０４−４は、送信完了信号線１０４−５を
アクテイブにし、送信データバツフアが空になつ
たことを実行部１０１に通知する。送信完了通知
を入力した実行部１０１は、それまでの処理を一
時中断し、処理内容を保持しておくプログラムカ
ウンタ１０１−１、プログラムステータスワード
１０１−２、汎用レジスタセツト１０１−３の内
容を一時的にデータメモリ１０３内のスタツク領
域に退避する。そして実行部１０１は割込みプロ
グラムを実行し以下の動作を順次行なう。

送信するデータの格納された送信データ格納
領域１０３−１の内容を読み出して、シリアル
インタフエース１０４内の送信データバツフア
１０４−４に転送する。

次に送信するデータを送信データ格納領域１
０３−１に格納する。

上記割込みプログラム実行後、実行部１０１は
スタツクに退避しておいた汎用レジスタセツト１
０１−３、プログラムステータスワード１０１−
２、プログラムカウンタ１０１−１の各内容をも
との場所に戻して中断していた処理を引き続き行
なう。

上記の送信シーケンスを所定の回数分だけ繰り
返すことにより、連続的な送信動作を行なうこと
になる。

次に受信動作について説明する。まず実行部１
０１はシリアルインタフエース１０４内の受信制
御部１０４−９に、受信許可信号を受信許可線１
０４−１３を介して送る。受信制御部１０４−９
は、前記許可信号を受け取ると、内部のスタート
ビツト検出回路を動作させ、受信ライン１０４−
８より、入力されるスタートビツトを検出する。
そしてスタートビツトを検出すると受信開始線１
０４−１４をアクテイブにし、受信ライン１０４
−８から受信用シフトレジスタ１０４−１０への
データ入力を許可する。以後受信用シフトレジス
タ１０４−１０は、ボーレートジエネレータ１０
４−１５より出力されるシフトクロツク１０４−
１６により、受信ライン１０４−８から入力され
るデータをシフトしながら格納し、所定のビツト
数だけ格納が終わると、ただちにそのデータを受
信データバツフア１０４−１１に転送する。受信
データパツフア１０４−１１は受信データが格納
されると、受信完了信号をアクテイブにして、受
信完了を受信完了信号線１０４−１２を介して実
行部１０１に知らせる。実行部１０１は受信完了
通知を入力すると、それまでの処理を一時中断
し、処理内容を保持しておくプログラムカウンタ
１０１−１、プログラムステータスワード１０１
−２、汎用レジスタセツト１０１−３の内容を一
時的にデータメモリ１０３内のスタツク領域に退
避する。そして割り込みのプログラムで、受信デ
ータバツフア１０４−１１の内容を読み出し、デ
ータメモリ１０３内の受信データ格納領域１０３
−２に書き込み、スタツク領域に退避しておいた
汎用レジスタセツト１０１−３、プログラムステ
ータスワード１０１−２、プログラムカウンタ１
０１−１を再び読み出して、もとの処理を引き続
き行なう。

以上、シリアルデータ処理の大半をハードウエ
アで行なうシリアルデータの送受信の従来例を示
した。

前記従来例におけるシリアルデータ送受信処理
の大半をハードウエアによつて行なう方法は、送
受信データバツフアを書き込むのみで自動的に送
信処理が行なわれ、また受信の場合もシリアルイ
ンターフエースのハードウエアが受信処理を行な
うので、受信データバツフアに格納されたデータ
を引き取るだけでよく、シリアルデータ送受信が
簡単に実現でき、またシリアルデータの送受信処
理中に他の処理を実行部１０１は実行できるの
で、実行部１０１の処理効率は低下しないという
長所はあるものの、上記シリアルインタフエース
のハードウエア量はかなり大きなものとなり、こ
のシリアルインタフエース自体が占める、チツプ
上の面積が大きくなり、シリアルデータ処理装置
が高価なものとなつてしまう。

また上記のようなハードウエアを使用せず、一
般の双方向ポートを使用して、ソフトウエア処理
により、シリアルデータの送受信を行なう場合も
あるが、この場合はシリアルデータ送受信中に実
行部が他の処理を行なうことができなくなるた
め、実行部の処理効率が低下することと、ソフト
ウエア処理のため、転送スピードが速くなると送
受信処理が追いつかなくなるという欠点がある。

〔発明が解決しようとする問題点〕

上述した従来例におけるシリアルデータ処理装
置は、シフトレジスタ、バツフアレジスタなどの
シリアル送受信処理用のハードウエア量が非常に
多いのでチツプ上に占める回路面積が大きくな
り、シリアルデータ処理装置が高価になるという
欠点がある。

〔問題点を解決するための手段〕

本発明におけるシリアルデータ処理装置は、プ
ログラム及び各種データを記憶するメモリ部、プ
ログラムの内容を解釈し実行する実行部、実行状
態を示すステータス情報が記憶されるステータス
レジスタ、およびシリアルデータの送受信を行な
うシリアルインタフエース部を備え、前記実行部
は前記シリアルインタフエース部の出力するシリ
アルデータ処理要求信号により、プログラムの実
行状態を示すステータス情報をステータスレジス
タの中にそのまま保持したままプログラムの実行
を中断し、シリアルデータの送受信処理を実行し
た後、前記プログラムの実行処理を再開し、前記
シリアルインタフエース部が前記処理要求信号を
所定のタイミングで、シリアルデータの送受信終
了まで繰り返し発生することによつて前記処理を
断続的に行なうようにしたものである。

〔実施例〕

次に本発明の実施例を、第１図、第２図、第３
図、第４図、第５図を用いて説明する。

第１図は本発明のシリアルデータ処理装置の一
実施例のブロツク構成図、第２図は第１図におけ
るシリアルインタフエースブロツク４００の詳細
図である。以下構成要素の説明を行なう。

シリアルデータ処理装置１００内のシリアルイ
ンタフエースブロツク４００は、１本の外部入出
力線４００−２を使用してシリアルデータの送受
信を行なうもので、１ビツトのリード／ライトラ
ツチ４００−３、スタートビツト検出回路４００
−４、ポーレートタイマ４００−５、シリアルモ
ードフラグ４００−６を有している。データ送信
時においては、まず送受信切換えフラグ４００−
６１を“１”にして送信モードにする。そして送
信トリガビツト４００−６２を“１”にして、送
信起動線４００−９をアクテイブにし、シリアル
インタフエース制御部３００に送信起動要求信号
を、送受信要求線４００−１１を介して出力す
る。同時に送信起動信号により、ボーレートタイ
マ４００−５をスタートさせる。またデータ受信
時においては送受信切換えフラグ４００−６１を
“０”にして受信モードにし、スタートビツト検
出開始線４００−８をアクテイブにして、スター
トビツト検出回路４００−４の動作を開始させ
る。スタートビツト検出回路４００−４はスター
トビツトを検出すると、受信起動線４００−１０
をアクテイブにして、ボーレートタイマ４００−
５をスタートさせる。ボーレートタイマ４００−
５は送信起動線４００−９、又は受信起動線４０
０−１０により、各々送信起動要求信号又は受信
起動要求信号を受け取るとリセツト後スタート
し、所定のクロツクで順次インクリメントしてい
く。そして、オーバーフローすると、タイマオー
バフロー線４００−１をアクテイブにし、送受信
要求信号を送受信要求線４００−１１を介してシ
リアルインタフエース制御部３００に出力する。
ボーレートタイマ４００−５は一定のタイミング
で、１ビツトずつシリアルデータを送信するため
に設定したもので、ボーレートを変更する時はビ
ツト長を変える。リード／ライトデータラツチ４
００−３は送受信データを１ビツト格納するラツ
チで、送信時は実行部１０１の処理によつて格納
されたデータを上記タイマオーバフロー信号４０
０−１により、外部入出力線４００−２に出力
し、受信時は上記タイマオーバフロー信号４００
−１により、外部入出力線４００−２への入力デ
ータをラツチする。シリアルインターフエース制
御部３００はシリアルインターフエースブロツク
４００からの送信要求信号又は受信要求信号を送
受信要求線４００−１１を介して受け取ると、送
信するデータのある１ビツトをリード／ライトラ
ツチ４００−３に転送したり、リード／ライトラ
ツチ４００−３に取り込まれた１ビツトの受信デ
ータをデータメモリに転送する動作を、プログラ
ムによる処理を介入することなく自動的に行なつ
たり（以下この動作を“マクロサービス”とい
う）、一般の割込み処理を行なつたりする動作を
つかさどるもので、Ｉ／Ｏ要求制御部３００−
１、Ｉ／Ｏ要求処理実行線３００−３、Ｉ／Ｏ要
求処理実行形態指定線３００−４、及び実行部１
０１の動作を制御するＩ／Ｏ要求受け付け部３０
０−２を有している。

実行部１０１は、次に実行する命令コードが格
納されているプログラムメモリ１０２のアドレス
を指すプログラムカウンタ（以後“PC”と称す
る）１０１−１、実行部全体の動作状態を示す、
プログラムステータワード（PSW）１０１−２、
処理中のデータを保持する汎用レジスタセツト１
０１−３、算術論理演算機能を持つ算術論理演算
ユニツト（以下“ALU”と記す）１０１−４、
１ビツトの送受信データを格納するテンポラリレ
ジスタ１０１−８、次に実行すべき命令を保持す
る命令レジスタ１０１−５、命令レジスタ１０１
−５の内容を解読し、各種制御信号を発生する命
令デコーダ１０１−６、命令デコーダ１０１−６
の出力により、実行部全体の動作を制御する実行
制御部１０１−７を有している。またデータメモ
リ１０３内には前記マクロサービスで使用するマ
クロサービスレジスタ群２００を備えている。マ
クロサービスレジスタ群２００内には、送受信す
るデータを格納する送受信データ格納領域（２バ
イト）２００−１、マクロサービスの回数（送受
信データのビツト数）を決定する、マクロサービ
スカウンタ（以後“MSC”と称する）２００−
２が設定されている。上記各部はすべて内部バス
１０５で相互に接続されている。

以下第１図、第２図のブロツク図、第３図のシ
リアルデータ送受信マクロサービス処理シーケン
ス図、第４図、第５図の送信、受信シーケンスの
図を参照して送信、受信の動作について説明す
る。

まず送信動作から説明する。最初に送受信デー
タ格納領域２００−１に、スタートビツト１ビツ
ト（“０”）、送信データ８ビツト、パリテイビツ
ト１ビツト、ストツプビツト１ビツト（“１”）、
データ“１”、計12ビツトを第４図のように格
納する。そしてMSC２００−２に13という値を
設定する。次に送受信切換えフラグ４００−６１
を“１”にし、送信モードにする。そして、送信
トリガビツト４００−６２を“１”にし、送信起
動要求を与える。送信起動要求信号を送信起動線
４００−９を介して受け取つたボーレートタイマ
４００−５はカウントアツプを開始する。また同
時に前記送信起動要求信号は送受信要求線４００
−１１を介してシリアルインターフエース制御部
３００に入力される。シリアルインタフエース制
御部３００内の、Ｉ／Ｏ要求制御部３００−１は
この送信起動要求信号をマクロサービス要求とし
て認知し、Ｉ／Ｏ要求処理実行線３００−３をア
クテイブにし、Ｉ／Ｏ要求処理実行形態指定線３
００−４にマクロサービス要求信号を出力する。
Ｉ／Ｏ要求受付部３００−２はこれらの信号を受
け取り、命令レジスタ１０１−５に強制的にマク
ロサービス処理用のコードを設定する。

実行制御部１０１−７はマクロサービス処理用
コードに基づきPC１０１−１のアドレス更新を
禁止して、さらにPC１０１−１、PSW１０１−
２、汎用レジスタセツト１０１−３の値を保持し
たまま以下のマクロサービス処理を行なう。

送受信切換えフラグ４００−６１の値をチエ
ツクし、“１”を判定して送信動作であると認
識する。

送受信データ格納領域２００−１内の２バイ
トデータを連結して16ビツトデータとし右に１
ビツトシフトする。この動作はALU１０１−
４で行なわれる。ただしこの時、送受信データ
格納領域２００−１の下位バイトのLSBは上
位バイトのMSBへ、上位バイトのLSBはテン
ポラリレジスタ１０１−８へ、それぞれシフト
される（第３図参照）。

前記のシフトによつて、テンポラリレジス
タ１０１−８に送出されたデータを内部バスの
所定のビツトに出力し、データ入力線４００−
７を介して、リード／ライトラツチ４００−３
に格納する。

MSC２００−２をデクリメントし、“０”で
ない場合は、マクロサービス処理を行なう前に
実行していた処理に復帰する。また“０”の場
合はボーレートタイマ４００−５をストツプさ
せ、割込み処理要求信号を発生させる。

以上のマクロサービス処理で１ビツト分
（MSC＝13の処理の時はスタートビツト）のデー
タを、リード／ライトラツチ４００−３に格納す
る。上記１回のマクロサービス処理に要する時間
は、ボーレートタイマ４００−５がオーバフロー
するまでの時間に比べて極めて短いことに注目さ
れたい。

さて送信トリガビツト４００−６２を“１”に
することによつてスタートビツトをリード／ライ
トラツチ４００−３に格納したが、前記トリガビ
ツトONのタイミングでボーレートタイマ４００
−５もカウントアツプを開始している。そして前
記ボーレートタイマ４００−５が、再びオーバフ
ローするとタイマオーバーフロ信号４００−１を
出力し、リード／ライトラツチ４００−に格納さ
れたデータ（ストツプビツト）を外部入出力線４
００−２に出力すると共にボーレートタイマ４０
０−５をリセツトしてスタートさせ、さらに送信
要求信号を送受信要求信号線４００−１１を介し
て、シリアルインタフエース制御部３００内の
Ｉ／Ｏ要求制御部３００−１に出力し、ボーレー
トタイマ４００−５をリセツトしてスタートさせ
る。Ｉ／Ｏ要求制御部３００−１は上記送信要求
信号をマクロサービス要求として認知し、前述と
同様のマクロサービスを行ない、こんどは送信デ
ータ第０ビツト（To）をリード／ライタラツチ
４００−３に転送する。そして次のタイマオーバ
フロー信号４００−１により、前記送信データ第
０ビツト（To）を外部入出力線に出力する。

以下、前記のように、ボーレートタイマ４００
−５のオーバフロー信号でマクロサービス処理を
MSC２００−２が“０”になるまで繰り返し断
続的に行ない、第４図に示す送信動作を実現す
る。そして前記マクロサービス処理において、
MSC２００−２が“０”となり、割込み処理要
求信号が送受信要求線４００−１１を介して、
Ｉ／Ｏ要求制御部３００−１に入力されると、
Ｉ／Ｏ要求制御部３００−１は、前記信号をシリ
アルデータ送信完了割込みとして認知し、Ｉ／Ｏ
要求処理実行線３００−３をアクテイブにし、
Ｉ／Ｏ要求処理実行形態指定線３００−４に割込
み要求信号を出力する。Ｉ／Ｏ要求受付部３００
−２は上記信号を受け取り、実行部１０１に割込
み処理を行なわせる。割込み処理ではMSC２０
０−２に“13”という値を格納したり、送受信デ
ータ格納領域２００−１に次の送信データを格納
するなど連続的なデータ送信のための処理をアプ
リケーシヨンプログラムで実行する。以上が本発
明の送信動作の一実施例である。

次に受信動作について説明する。まずMSC２
００−２は“10”にあらかじめ設定されている。
送受信切換えフラグ４００−６１を“０”にして
受信モードとし、スタートビツト検出開始線４０
０−８をアクテイブにする。スタートビツト検出
回路４００−４は、外部入出力線４００−２の入
力レベルの立下がりエツジを検出すると、ある一
定の時間（ボーレートで指定される１周期の半
分）経過後、再び外部入出力線４００−２のレベ
ルをチエツクする。そしてそのレベルがロウレベ
ルであれば、スタートビツトが検出されたとし
て、受信起動線４００−１０を介して受信起動信
号をボーレートタイマ４００−５に出力する。ボ
ーレートタイマ４００−５は前記受信起動信号を
受け取ると、リセツトされた後、カウントアツプ
を開始する。そしてボーレートタイマ４００−５
は一定時間（ボーレートで指定される周期）経過
後、オーバーフローし、その際タイマオーバーフ
ロー線４００−１をアクテイブにして、送受信要
求信号４００−１１をＩ／Ｏ要求制御部３００−
１に出力すると共に、再びリセツト後スタートす
る。またさらに前記タイマオーバフロー信号によ
り、外部入出力線４００−２からの受信データ１
ビツトをリード／ライトラツチ４００−３にラツ
チする。

Ｉ／Ｏ要求制御部３００−１は前記送受信要求
信号を、データ送受信起動のマクロサービス要求
として認知し、Ｉ／Ｏ要求処理実行線３００−３
をアクテイブにし、Ｉ／Ｏ要求処理実行形態指定
線３００−４にマクロサービス要求信号を出力す
る。Ｉ／Ｏ要求受付部３００−２は上記信号を受
け取り、命令レジスタ１０１−５に強制的にマク
ロサービス処理用コードを設定する。実行制御部
１０１−７はマクロサービス処理コードに基づき
PC１０１−１のアドレス更新を禁止しても、さ
らにPC１０１−１、PSW１０１−２、汎用レジ
スタセツト１０１−３の値を保持したまま、以下
のような前記送信時と同様に、受信用マクロサー
ビス処理を行なう。

送受信切換えフラグ４００−６１の値をチエ
ツクし、“０”を判定して受信動作であると認
識する。

タイマオーバフロー信号４００−１により、
リード／ライトラツチ４００−３に格納されて
いる１ビツトの受信データをデータ入出力線４
００−７を介して、内部バス１０５の所定のビ
ツトに乗せる。そしてこの内部バス上に乗つた
１ビツトの受信データをテンポラリレジスタ１
０１−８に格納する。

送受信データ格納領域２００−１内の２バイ
トデータを連結して16ビツトデータとし、右に
１ビツトシフトする。この動作はALU１０１
−４で行なわれる。ただしこの時、テンポラリ
レジスタ１０１−８内の１ビツトの受信データ
は、送受信データ格納領域２００−１の下位バ
イトのMSBへ、下位バイトのLSBは上位バイ
トのMSBへそれぞれシフトされる（第３図
参照）。

MSC２００−２をデクリメントし、“０”で
ない場合は、マクロサービス処理を行なう前に
実行していた処理に復帰する。また“０”の場
合はボーレートタイマ４００−５をストツプさ
せ、割込み処理要求信号を発生させる。

以上の受信用マクロサービス処理１回によつ
て、受信データ１ビツトが送受信データ格納領域
２００−１に格納される。そして以後送信時と同
様に、ボーレートタイマ４００−５のオーバフロ
ー信号により、MSC２００−２が“０”になる
まで、マクロサービス処理を断続的に繰り返し、
第５図に示すように10ビツトデータ（受信データ
８ビツト、パリテイビツト１ビツト、ストツプビ
ツト１ビツト）の受信を実現する。

さらに送信時と同様であるが、MSC２００−
２が“０”の時に前記マクロサービス処理にお
いて出力される割込み要求処理信号が送受信要求
線４００−１を介してＩ／Ｏ要求制御部３００−
１に入力されると、Ｉ／Ｏ要求制御部３００−１
において一般の割込み信号として判定される。そ
してＩ／Ｏ要求受付部は、実行部１０１に受信完
了割込み処理を実行させる。受信完了割込み処理
では送受信データ格納領域２００−１に格納され
た受信データからデータビツトだけ取り出し、８
ビツトデータに整列してデータメモリ１０３内の
別の領域に格納したり、パリテイビツト、ストツ
プビツトのチエツクを行なつたり、次のデータの
受信を行なうためにMSC２００−２に“10”を
設定したりするなどの処理を行なう。

以上、マクロサービス処理を用いたシリアル送
受信の例について説明したが、本実施例における
シリアルインタフエースブロツク４００は従来例
における場合に比べて、シフトレジスタ、バツフ
アレジスタなどが不要であり、さらに双方向の１
ビツトポートを採用しているので、そのハードウ
エア量は極めて少なく、チツプ上に占める面積も
小さくなる。

また、マクロサービス処理により、シリアルデ
ータの送受信動作を行なつているので、ユーザの
プログラムによるソフトウエア処理は不要であ
り、実行部１０１の実行効率の低下を招くことも
ない。

なお上記実施例においては、送信データ11ビツ
ト、受信データ10ビツトの場合について述べた
が、他のデータ長の場合でも容易に実現可能であ
る。さらに本実施例においては、送信、受信、そ
れぞれのマクロサービス処理を別々のフローチヤ
ートにすることも可能である。

〔発明の効果〕

以上説明したように、本発明に係わるシリアル
データ処理装置は、シリアルデータの送受信処理
をマクロサービス処理で行なうことにより、実行
部の実行効率を低下させることなく、シフトレジ
スタ、バツフアレジスタなどを削除した極めて小
さなハードウエアで、シリアルインターフエース
を構成できるので、シリアルインタフエースがシ
リアルデータ処理装置のチツプ上に占める面積を
小さくすることができ、シリアルデータ処理装置
を安価で実現できる効果がある。

【図面の簡単な説明】

第１図は本発明のシリアルデータ処理装置のブ
ロツク図、第２図は第１図におけるシリアルイン
タフエースの詳細なブロツク図、第３図は本発明
におけるマクロサービスのフローチヤート、第４
図は本発明における送信動作のシーケンス図、第
５図は本発明における受信動作のシーケンス図、
第６図は従来のシリアルデータ処理装置のブロツ
ク図である。 １００……シリアルデータ処理装置、１００−
１……外部端子、１０１……実行部、１０１−１
……プログラムカウンタ（PC）、１０１−２……
プログラムステータスワードレジスタ（PSW）、
１０１−３……汎用レジスタセツト、１０１−４
……算術論理演算ユニツト（ALU）、１０１−５
……命令レジスタ（IR）、１０１−６……命令デ
コーダ（DEC）、１０１−７……実行制御部
（EXU）、１０１−８……テンポラリレジスタ、
１０２……プログラムメモリ、１０３……データ
メモリ、１０３−１……送信データ格納領域、１
０３−２……受信データ格納領域、１０４……シ
リアルインタフエース、１０４−１……送信ライ
ン、１０４−２……送信制御部（TC）、１０４−
３……送信用シフトレジスタ（TS）、１０４−４
……送信データバツフア（TDB）、１０４−５…
…送信完了信号線、１０４−６……送信要求信号
線、１０４−７……受信許可線、１０４−８……
送信ライン、１０４−９……受信制御部（RC）、
１０４−１０……受信用シフトレジスタ（RS）、
１０４−１１……受信用データバツフア
（RDB）、１０４−１２……受信完了信号線、１
０４−１３……受信許可線、１０４−１４……受
信開始線、１０４−１５……ボーレートジエネレ
ータ（BRG）、１０４−１６……シフトクロツク
線、１０５……内部バス、１０６……ポートブロ
ツク、１０６−１……リード／ライト用ラツチ、
１０６−２……外部入出力線、１０６−３……デ
ータ入出力線、１０６−５……受信要求線、２０
０……マクロサービスレジスタ群、２００−１…
…送受信データ格納領域、２００−２……マクロ
サービスカウンタ（MSC）、３００……シリアル
インタフエース制御部、３００−１……Ｉ／Ｏ要
求制御部、３００−２……Ｉ／Ｏ要求受付部、３
００−３……Ｉ／Ｏ要求処理実行線、３００−４
……Ｉ／Ｏ要求処理実行形態指定線、４００……
シリアルインタフエースブロツク、４００−１…
…タイマオーバーフロー線、４００−２……外部
入出力線、４００−３……リード／ライトラツ
チ、４００−４……スタートビツト検出回路、４
００−５……ボーレートタイマ、４００−６……
シリアルモードレジスタ、４００−６１……送受
信切換えフラグ、４００−６２……送信トリガビ
ツト、４００−７……データ入出力線、４００−
８……スタートビツト検出開始線、４００−９…
…送信起動線、４００−１０……受信起動線、４
００−１１……送受信要求線。

Claims (1)

【特許請求の範囲】
1. １ プログラム及び各種データを記憶するメモリ
   部、プログラムの内容を解釈し実行する実行部、
   実行状態を示すステータス情報が記憶されるステ
   ータスレジスタ、およびシリアルデータの送受信
   を行なうシリアルインタフエース部を備えたシリ
   アルデータ処理装置において、前記実行部は前記
   シリアルインタフエース部からのシリアルデータ
   処理要求信号により、プログラムの実行状態を示
   す前記ステータス情報を前記ステータスレジスタ
   から移すことなくそこに保持したままプログラム
   の実行を中断し、シリアルデータの送受信処理を
   実行した後、前記プログラムの実行処理を再開
   し、前記シリアルインタフエース部が前記処理要
   求信号を所定のタイミングでシリアルデータの送
   受信終了まで繰り返し発生し、前記処理を断続的
   に行なうことを特徴とするシリアルデータ処理装
   置。