JPH047910A - 信号処理用集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はデジタル信号処理を行う集積回路装置に係わり
、特に非再帰型デジタルフィルタ（以下、ＦＩＲフィル
タと称す）のような累積和計算の実行に好適なものに関
する。

（従来の技術） デジタル信号処理は、アナログ信号の場合と等価な処理
を、代数計算の繰り返し、特に積和計算により実現する
ものである。ところが計算量が非常に多いため、専用の
処理装置であるデジタルシグナルプロセッサ（以下、Ｄ
ＳＰと称す）には、高速乗算器やＡＬＵ　（代数及び論
理和演算器）等の各種高速化技術が採用されている。

第４図に従来のＤＳＰの一例を示す。ＤＳＰは、一般の
マイクロプロセッサと同様に、命令コードの集合体であ
るプログラムによってその動作を制御される。このＤＳ
Ｐは汎用性があり、ＦＩＲフィルタ演算のみならず通常
の演算にも用いることができるが、ここではＦＩＲ演算
を行う場合について説明する。

プログラム用アドレス発生器３がアドレスを発生し、内
蔵されたプログラム用メモリｌａ、あるいは外部に設け
られたプログラム用メモリ１ｂがアクセスされて命令デ
ータが読み出される。命令デコーダ５は、読み出された
命令データを各機能ブロック用の制御信号１３ａ〜１３
ｈに変換する。

演算に用いられるデータは、データ用メモリ２ａ。

２ｂに格納され、データメモリ用アドレス発生器４ａ、
４ｂでそれぞれ指定されたアドレスによってアクセスさ
れる。

また、累積和計算に適合するよう乗算器８とＡＬＵ９と
は独立して設けられており、演算結果を格納する演算結
果格納用レジスタ１０ａ。

１０ｂやデータ用メモリ２ａ、２ｂとの間で、データ専
用バス群７．１２ａ〜１２ｍによって相互接続されてい
る。命令デコーダ５が出力した制御信号１３ａ〜１３ｈ
は、各々のバスを切り換えるデータバス切り換え用セレ
クタ１１８〜ｌｉｅや、ＡＬＵ９内部での演算指定、あ
るいは演算結果格納用レジスタ１０ａ、１０ｂのラッチ
イネーブル制御用に用いられる。

このようなりＳＰでは処理を高速化するために、プログ
ラムデータバス６とデータバス群７゜１２ａ〜１２ｍを
分離し、データ用メモリを２面２ａ、２ｂにし、さらに
頻出する積和計算に適するよう乗算器８とＡＬＵ９とが
縦方向に接続された構成となっている。またアクセス速
度を速めるため、プログラムデータやデータメモリの一
部を係数データとしてＲＯＭ化し、内蔵させる場合が多
い。

ところで、デジタル信号処理ではデジタルフィルタを用
いる頻度が非常に高く、ＦＩＲフィルタは以下の（１）
式のような累積和で表される。

ｙ−Σａ１　・ｘｉ　　　　・・・　　（１）ｉ＝１ ここで、ｙは出力、ｘｉは変数人力データ、ａｉは定係
数とする。

このような演算に用いる命令コードの一例を示したもの
が第５図であり、ａ−ｈの各ビット位置に「０」又は「
１」を設定し、対象とする動作ブロックの動作を規定し
ている。ａビット位置はデータメモリ用アドレス発生器
４ａのアドレスに１を加算する制御を規定し、ｂビット
位置はデータメモリ用アドレス発生器４ｂのアドレスに
１を加算する制御を規定する。ｃ、ｄ、ｆ２ｇ、ｈのビ
ット位置は、それぞれデータバス切り換え用セレクタｌ
ｌａ〜ｌｉｅに対して「１」を設定した場合には左側か
ら入力されるデータを選択し、「０」を設定した場合は
右側から入力されるデータを選択するように規定する。

ｅビット位置は演算を指定し、このうち８ビツト目は加
算を指定し、他の７〜１ビツト目はその他のａ算を指定
する。

このような命令コードで（１）式による演算を実行させ
る場合、第８図に示されたように、各ｎ個の係数ａｔと
入力データｘ１は、それぞれデータ用メモリ２ａ−，２
ｂに格納される。そして、乗算器８でａｉ　−ｘｉを行
い、ＡＬＵ９で前回までの演算結果５１−１に累加して
行く。データバス切り換え用セレクタｌｌａ〜１１ｅが
各機能ブロックの選択をし、ＡＬＵ９において加算を実
行するように制御することで一項分の計算が行われる。

そして各々の係数ａｉや入力データｘｉがメモリから順
送りにアクセスされるように、命令コードは一項の計算
毎にデータメモリ用アドレス発生器４’ａ、４ｂのアド
レスを１ずつ増加する。

（発明が解決しようとする課題） ここで、実データは第７図に示されるような命令コード
のなかに存在し、有限な命令語長の大部分を占めている
。従って、この命令を実行する間はデータの転送のみが
行われるため演算動作は停止されることになる。このた
め、演算速度が低下するという開局があった。

またＤＳＰのプログラムのデバッキングや調整は、実際
に使用する条件と同一にするために、ハードウェアに＃
（１み込んだ状態で行う必要がある。

さらに、係数ａｔはフィルタの目的である周波数特性を
規定するもので、設計通りの特性となることを確認した
り特性を変更するためには、この係数ａ１をハードウェ
ア上で調整することが必要である。この調整を行うには
、ＤＳＰが実際の使用と同一速度で動作する必要があり
、さらにプログラム及び係数ａｔは容易に変更できなけ
ればならない。しかし、従来の装置では係数ａｔはプロ
グラムデータとメモリに共存した形で格納されていない
ため、通常のプログラムの修正と同様な扱いで修正する
ことはできず作業性が悪かった。

またプログラムデータの格納には、第４図のように外部
のＲＯＭ１　ｂを用いるか、あるいは内蔵されたＲＡＭ
又はＥＦＲＯＭを用いている。

ＲＡＭを用いると、ＲＯＭよりは記憶容量の制約を受け
る。一方ＥＦＲＯＭでは、アクセス時間が遅く高速使用
には耐えない。このため、一般には外部にＲＯＭを設け
て使用しているが、製品化の段階で最終的にＲＯＭを内
蔵するとアドレスバスやデータバス用の端子数の増大を
招くことになる。

このような問題は、プログラムデータに限らず係数ａｉ
を格納するメモリに関しても同様であり、特に外部にＲ
ＯＭを設けて対応しようとすると、このＲＯＭに供給す
べきアドレスやデータ用信号端子数の増加を招く。

プログラムデータと係数ａｉを同一のＲＯＭに格納する
ことも考えられるが、この場合にはプログラムデータの
アクセスと係数ａｉのアクセスとを時間的にずらせて交
互に行う必要があり、高速性が要求されるＤＳＰには不
適当である。

さらに係数ａｉは、適応型フィルタ等では定数とならず
ＲＯＭでは対応が不可能であることから、汎用性のある
ＤＳＰを構成する上で、専用の内蔵ＲＯＭを持つよりも
２面ＲＡＭとした方が有効である。しかし、係数ａｉが
定数の場合にはＲＡＭ領域に定数データが常駐すること
となるため、いずれの場合においても係数ａｔを取り扱
う上でハードウェアの効率低下をまぬかれなかった。

本発明は上記事情に鑑みてなされたものであり、高速処
理が可能でかつ係数データの修正が容易であり、さらに
ハードウェアを効率良く利用することができる信号処理
用集積回路装置を提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段） 本発明は、命令フードにより制御されるデータ格納用メ
モリと、乗算器と、ＡＬＵと、演算結果格納用レジスタ
と、これらの各機能ブロックを相互に接続するデータバ
ス群と、このデータバス群を切り換えるセレクタとを有
した演算処理系と、命令コードを格納する内蔵メモリ、
または外部メモリをアクセスするためのプログラムアド
レス発生器と、外部メモリから読み比された命令コード
を取り込むデータバス端子と、読み出された命令コード
を解読して演算処理系へ制御信号を与える命令デコーダ
と、この命令デコーダと内蔵メモリとデータバス端子を
接続する命令コード転送用バスを有する命令制御系とを
備えた信号処理用集積回路装置であって、係数データが
プログラムメモリに命令コードと共に格納されており、
かつ連続的な演算処理と係数データの連続的なアクセス
が可能となるようにプログラムメモリから出力された命
令コードを保持するレジスタを備えたことを特徴として
いる。

（作　用） 係数データがプログラムメモリに命令コードと共に格納
されているため、この係数データを格納するための専用
メモリが不要で端子数の増加が防止されると共に、通常
のプログラムの修正と同様に係数データ群の修正を行う
ことができる。さらに、プログラムメモリから出力され
た命令コードを保持するレジスタを備えているため、プ
ログラムの動作を妨げることなく係数データを連続して
アクセスし、累積和等の繰り返し演算を行うことができ
、処理速度が向上する。またデータ格納用メモリには係
数データを常駐させる必要がなく、演算に必要なデータ
として係数データ以外の変数データに全エリアを解放す
ることができ、／＼−ドウエアの有効活用が可能となる
。

（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。

第１図に本実施例の構成を示す。従来の装置を示した第
４図と比較し、命令デコーダ５の前段に、プログラム用
メモリ１ａから出力された命令コードを格納する命令コ
ード格納用レジスタ１５と、プログラム用メモリ１ａか
らの出力と命令コード格納用レジスタ１５からの出力と
を切り換えるプログラムデータバス切り換え用セレクタ
１６とが新たに設けられている点が異なっている。この
プログラムデータバス切り換え用セレクタ１６の動作は
、プログラムデータバス６上の１ビツトにより制御され
るものとする。他の従来の装置と同一の構成要素には同
一の番号を付して、説明を省略する。

命令コード格納用レジスタ１５は、一つ前の演算で実行
された命令コードを命令サイクル毎に保持する。この場
合に、第５図〜第７図に示された従来の命令コードとは
、最上位ビットに「１」が規定されている点で異なる第
２図に示されたような命令コードを新たに定義しておく
。これにより、このような命令コードがプログラム用メ
モリ１ａより出力されてプログラムデータバス切り換え
用セレクタ１６に入力されると、最上位ビットのデータ
「１」の相違からプログラムデータバス切り換え用セレ
クタ１６が切り換わり、命令デコーダ５に与えられて実
行される。

このような構成を備えた本実施例において、ＦＩＲフィ
ルタの計算を行う動作について説明する。第３図に、こ
の場合のデータの流れを示す。

先ず、第６図に示されたようなＦＩＲフィルタを実現す
るための命令コードを、第３図のようにデータが流れる
よう変更した後、この命令を実行する。一つ前に実行さ
れた命令コードを命令コード格納用レジスタ１５に保持
し、実データをプログラムデータバス６へ転送する命令
コードを連続してプログラム用メモリ１ａに格納してお
くことで、実データが係数ａｉとして乗算器８に転送さ
れ、従来の装置と同様に演算が行われる。

このような構成により、プログラム用メモリ１ａの中に
命令コードと係数ａ１とが共存した状態で格納され、か
つこの係数ａｉをアクセスする最中にも命令コードが実
行されるため、演算処理に支障がないばかりか係数ａ１
も連続してアクセスできるため、処理速度が高速化され
る。

また係数ａｔを格納するメモリが、命令コードを格納す
るプログラム用メモリ１ａと共用されている。このため
、装置をハードウェアにくみこんでデバッキングを行う
際に、通常のプログラムの修正と同様に係数ａｉの修正
を行うことができる。

従って修正を行う上で作業性が良く、また専用の信号端
子を新たに供給する必要がないばかりか、係数ａｉを格
納する専用の内蔵メモリも不要である。さらにデータ用
メモリ２Ｃには、従来と異なり係数データ群ａｔを常駐
させる必要がないため、全エリアを変数データｘｉに解
放することができ、より有効にハードウェアを活用する
ことが可能となる。

上述した実施例は一例であって、本発明を限定するもの
ではない。例えば、本実施例ではデータ用メモリ２Ｃを
デュアルポートメモリ　（ＲＡＭ）としているが゛、従
来のように独立した２面構成のＲＡＭを用いてもよい。

またＤＳＰの構成は、第１図に示されたような構成に限
定されず、係数データ群を必要とするＦＩＲフィルタの
ような代数計算を実行し得る演算器やメモリを有し、定
数データ群がプログラムメモリに命令コードと共に格納
され、かつ連続的な演算処理と定数データ群の連続的な
アクセスが可能となるように命令コードを保持するレジ
スタを備えたものであればよい。

命令コードの形態は、第２図や第５図〜第７図と同一で
ある必要はない。

また本実施例では、累積和計算の代表的なものとしてＦ
ＩＲフィルタを例にとり説明したが、係数データ群と変
数データ群とを用いて繰り返し演算を行う場合にも適用
することかでき、用途はＦＩＲフィルタに限定されない
。

さらに本実施例では命令コード格納用レジスタ１５を一
つ備えているが、二つ以上備え交互に選択されるよう制
御すれば、単純な式計算の繰り返しのみならず、複雑な
多項式計算にも対応が可能となる。

命令コード格納用レジスタ１５に格納されるべき命令コ
ードがデコードされ、目的外の処理が実行される虞れが
ある場合には、命令コード格納用レジスタ１５内にデコ
ードを禁止するフィールドを設けることで、このような
事態を容易に回避することができる。

〔発明の効果〕

以上説明したように本発明によれば、定数データ群がプ
ログラムメモリに命令コードと共に格納されているため
、係数データを格納するための専用メモリが不要で端子
数の増加が防止され、さらにプログラムメモリから出力
された命令コードを保持するレジスタを備えているため
、プログラムの動作を妨げることなく係数データを連続
してアクセスし、累積和等の繰り返し演算を行うことが
でき、処理速度が向上する。また、係数データ群と命令
コードがプログラムメモリに共に格納されていることよ
り、通常のプログラムの修正と同様に係数データ群の修
正を行うことができる。さらに、データ格納用メモリに
は係数データ群を常駐させる必要がなく、演算に必要な
データとして係数データ以外の変数データに全エリアを
解放することができ、ハードウェアの有効活用が可能と
なる。

【図面の簡単な説明】

第１図は本発明の一実施例による信号処理用集積回路装
置の構成を示した回路図、第２図は同装置の命令コード
の割り当てを示す説明図、第３図は同装置におけるＦＩ
Ｒフィルタを実現するためのＤＳＰの動作を示したブロ
ック図、第４図は従来の信号処理用集積回路装置の構成
を示した回路図、第５図〜第７図は同装置における各命
令コードの割り当てを示す説明図、第８図は同装置にお
けるＦＩＲフィルタを実現するためのＤＳＰの動作を示
したブロック図である。 １ａ・・・内蔵プログラム用メモリ、１ｂ・・・外部プ
ログラム用メモリ、２ａ、２ｂ・・・データ用メモリ、
３・・・プログラム用アドレス発生器、４ａ、４ｂ・・
・データメモリ用アドレス発生器、５・・・命令デコー
ダ、６・・・プログラムデータバス、７・・・データバ
ス、８・・・乗算器、９・・・ＡＬＵ、１０ａ、１０ｂ
・・・演算結果格納用レジスタ、１１ａ〜ｌｌｅ・・・
データバス切り換え用セレクタ、１２ａ〜１２ｍ・・・
データバス、１３ａ〜１３ｈ・・・各動作ブロック制御
信号、１５・・・命令コード格納用レジスタ、１６・・
・プログラムデータバス切り換え用セレクタ。 第４図

Claims (1)

1. 【特許請求の範囲】 命令コードにより制御されるデータ格納用メモリと、乗
   算器と、代数及び論理演算器（以下、ＡＬＵと称す）と
   、演算結果格納用レジスタと、これらの各機能ブロック
   を相互に接続するデータバス群と、このデータバス群を
   切り換えるセレクタとを有した演算処理系と、 前記命令コードを格納する内蔵メモリ、または外部メモ
   リをアクセスするためのプログラムアドレス発生器と、
   外部メモリから読み出された命令コードを取り込むデー
   タバス端子と、読み出された命令コードを解読し前記演
   算処理系へ制御信号を与える命令デコーダと、この命令
   デコーダと前記内蔵メモリとデータバス端子を接続する
   命令コード転送用バスを有する命令制御系とを備えた信
   号処理用集積回路装置において、 係数データが、前記プログラムメモリに前記命令コード
   と共に格納されており、かつ連続的な演算処理と前記係
   数データの連続的なアクセスが可能となるように前記プ
   ログラムメモリから出力された前記命令コードを保持す
   るレジスタを備えたことを特徴とする信号処理用集積回
   路装置。