JPH0478204B2 - - Google Patents
Info
- Publication number
- JPH0478204B2 JPH0478204B2 JP60104711A JP10471185A JPH0478204B2 JP H0478204 B2 JPH0478204 B2 JP H0478204B2 JP 60104711 A JP60104711 A JP 60104711A JP 10471185 A JP10471185 A JP 10471185A JP H0478204 B2 JPH0478204 B2 JP H0478204B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- input
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 31
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 description 18
- 238000003199 nucleic acid amplification method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〈技術分野〉 本発明は、増幅回路に関する。[Detailed description of the invention] <Technical field> The present invention relates to an amplifier circuit.
〈従来技術〉
一般に、アナログ回路においては、入力信号の
電圧レベルに応じてその増幅率を変化させたい場
合がある。これを実現する従来例の回路として、
第６図に示す増幅回路がある。<Prior Art> Generally, in an analog circuit, there are cases where it is desired to change the amplification factor depending on the voltage level of an input signal. As a conventional circuit that achieves this,
There is an amplifier circuit shown in FIG.
この増幅回路は、演算増幅器Amp、フイード
バツク系を構成する抵抗R1〜R6およびダイオー
ドD1〜D3によつて構成されている。そして、ダ
イオードD1〜D3のスイツチング作用を利用し、
入力信号の電圧レベルに応じてフイードバツクの
量を変化させ、これによつて増幅率を調整する。
すなわち、演算増幅器Ampの信号出力が正方向
に変化すると、これに伴なつてダイオードD1が
ターンオンし、抵抗R1〜R3の合成値が順次変わ
るので増幅率が変化する。逆に、演算増幅器
Ampの信号出力が負方向に変化すると、これに
伴なつてダイオードD2．D3が順次ターンオンし、
その結果、抵抗R4〜R6の合成値が順次変わるの
で増幅率が変化する。 This amplifier circuit is composed of an operational amplifier Amp, resistors R 1 to R 6 and diodes D 1 to D 3 forming a feedback system. Then, using the switching action of diodes D 1 to D 3 ,
The amount of feedback is changed according to the voltage level of the input signal, thereby adjusting the amplification factor.
That is, when the signal output of the operational amplifier Amp changes in the positive direction, the diode D1 turns on accordingly, and the combined value of the resistors R1 to R3 sequentially changes, so that the amplification factor changes. Conversely, operational amplifier
When the signal output of Amp changes in the negative direction, the diode D 2 . D 3 turns on in sequence,
As a result, the composite value of the resistors R 4 to R 6 changes sequentially, so the amplification factor changes.
このように、上記の増幅回路では、ダイオード
D1〜D3のオン、オフによつて増幅率が変化する。
つまり、増幅率が入力電圧で決定されるのではな
くて、出力電圧で決定される。このために、回路
の設定が煩雑となる。 In this way, in the above amplifier circuit, the diode
The amplification factor changes depending on whether D1 to D3 are turned on or off.
In other words, the amplification factor is determined not by the input voltage but by the output voltage. This makes the circuit settings complicated.
一方、入力信号の電圧レベルに対応して出力電
圧を変化させる手段として、ダイオードと、抵抗
等を組み合わせた関数発生回路がある。しかしな
がら、この回路では出力電圧のレベルは常に入力
電圧のレベルよりも小さくなり、信号増幅を行な
うことができない。 On the other hand, as means for changing the output voltage in response to the voltage level of an input signal, there is a function generating circuit that combines a diode, a resistor, and the like. However, in this circuit, the level of the output voltage is always lower than the level of the input voltage, and signal amplification cannot be performed.
〈発明の目的〉
本発明は、上述の問題点に鑑みてなされたもの
であつて、比較的簡単な構成でもつて入力信号の
電圧レベルに応じてその増幅率を変化させること
のできる増幅回路を提供することを目的とする。<Object of the Invention> The present invention has been made in view of the above-mentioned problems, and provides an amplifier circuit that can change the amplification factor according to the voltage level of an input signal with a relatively simple configuration. The purpose is to provide.
〈発明の構成〉
本発明は、上述の目的を達成するために、信号
が共通に入力される相補形の第１、第２電圧電流
変換回路と、これらの第１、第２電圧電流変換回
路のそれぞれの出力電流により個別に駆動される
互いに逆特性の第１、第２カレントミラー回路と
を備え、
前記第１、第２電圧電流変換回路の一方は、
PNP型のトランジスタおよびエミツタ抵抗を有
し、他方は、NPN型のトランジスタおよびエミ
ツタ抵抗を有し、前記第１、第２電圧電流変換回
路の前記各エミツタ抵抗には、該回路の動作、非
動作の変化点を設定するための電圧を印加する第
１、第２設定手段をそれぞれ接続し、
前記第１、第２カレントミラー回路の各入力端
を前記各トランジスタの各コレクタに個別に接続
するとともに、前記各カレントミラー回路の各出
力端を共通に接続して該接続点を信号出力端とし
て負荷抵抗に接続して増幅回路を構成している。<Structure of the Invention> In order to achieve the above-mentioned object, the present invention provides complementary first and second voltage-current conversion circuits to which signals are input in common, and these first and second voltage-current conversion circuits. comprising first and second current mirror circuits having opposite characteristics to each other and individually driven by respective output currents, one of the first and second voltage-current conversion circuits,
One has a PNP type transistor and an emitter resistor, the other has an NPN type transistor and an emitter resistor, and each of the emitter resistors of the first and second voltage-current conversion circuits has a function that determines whether the circuit is in operation or not. first and second setting means for applying a voltage for setting a changing point of the current mirror circuit are connected to each other, and each input terminal of the first and second current mirror circuit is individually connected to each collector of each of the transistors. The output terminals of the current mirror circuits are connected in common, and the connection point is connected to a load resistor as a signal output terminal to form an amplifier circuit.
〈実施例〉
以下、本発明を図面に示す実施例に基づいて詳
細に説明する。<Example> Hereinafter, the present invention will be described in detail based on an example shown in the drawings.
第１図は本発明の実施例に係る増幅回路の構成
図である。同図において、１は増幅回路の全体を
示し、２ａ，２ｂは信号が入力される相補形の第
１、第２電圧電流変換回路である。上記第１電圧
電流変換回路２ａは、PNP型のトランジスQa
と、これに接続されたエミツタ抵抗Reaとで構成
される。また、第２電圧電流変換回路２ｂは、
NPN型のトランジスタQbと、これに接続された
エミツタ抵抗Rebとで構成される。 FIG. 1 is a block diagram of an amplifier circuit according to an embodiment of the present invention. In the figure, 1 indicates the entire amplifier circuit, and 2a and 2b are complementary first and second voltage-current conversion circuits into which signals are input. The first voltage-current conversion circuit 2a is a PNP type transistor Qa.
and an emitter resistor Rea connected to it. Further, the second voltage-current conversion circuit 2b is
It consists of an NPN transistor Qb and an emitter resistor Reb connected to it.
４ａ，４ｂは第１、第２電圧電流変換回路２
ａ，２ｂの動作、非動作の変化点をそれぞれ設定
する第１、第２設定手段としての第１、第２定電
圧源である。そして、第１定電圧源４ａの正極が
エミツタ抵抗Reaを介してトランジスタQaのエ
ミツタに、また、第２定電圧源４ｂの負極がエミ
ツタ抵抗Rebを介してトランジスタQbのエミツ
タにそれぞれ接続されている。 4a and 4b are first and second voltage-current conversion circuits 2
First and second constant voltage sources serve as first and second setting means for setting the operating and non-operating changing points of a and 2b, respectively. The positive electrode of the first constant voltage source 4a is connected to the emitter of the transistor Qa via the emitter resistor Rea, and the negative electrode of the second constant voltage source 4b is connected to the emitter of the transistor Qb via the emitter resistor Reb. .
６ｃ，６ｄは第１、第２電圧電流変換回路２
ａ，２ｂのそれぞれの出力電流により個別に駆動
される互いに逆特性の第１、第２カレントミラー
回路である。すなわち、第１カレントミラー回路
６ｃは３個のPNP型のトランジスQc1〜Qc3で、
また、第２カレントミラー回路６ｄは、３個の
NPN型のトランジスタQd1〜Qd3でそれぞれ構成
される。 6c and 6d are first and second voltage-current conversion circuits 2
These are first and second current mirror circuits having opposite characteristics and driven individually by respective output currents of a and 2b. That is, the first current mirror circuit 6c includes three PNP type transistors Qc 1 to Qc 3 ,
Further, the second current mirror circuit 6d has three
Each of them is composed of NPN type transistors Qd 1 to Qd 3 .
そして、前記第１電圧電流変換回路２ａのトラ
ンジスタQaのコレクタが第２カレントミラー回
路６ｄの入力側に、第２電圧電流変換回路２ｂの
トランジスタQbのコレクタが第１カレントミラ
ー回路６ｃの入力側にそれぞれ接続されている。
また、第１、第２カレントミラー回路６ｃ，６ｄ
の各出力端であるトランジスタQc3〜Qd3のコレ
クタどうしが共通に接続され、その共通の接続点
８を信号出力端としている。 The collector of the transistor Qa of the first voltage-current conversion circuit 2a is connected to the input side of the second current mirror circuit 6d, and the collector of the transistor Qb of the second voltage-current conversion circuit 2b is connected to the input side of the first current mirror circuit 6c. each connected.
In addition, the first and second current mirror circuits 6c and 6d
The collectors of the transistors Qc 3 to Qd 3 which are each output terminal are connected in common, and the common connection point 8 is used as a signal output terminal.
また、１０ａ，１０ｂは信号入力端子、１２
ａ，１２ｂは信号出力端子、Ｒ１は負荷抵抗、１
４はアース端子である。１６ａ，１６ｂは電源電
圧入力端子であり、該電源電圧入力端子１６ａ，
１６ｂに加わる電源電圧の値は、本例の場合は互
いに逆電位となるように設定されている。 Further, 10a and 10b are signal input terminals, 12
a, 12b are signal output terminals, R1 is load resistance, 1
4 is a ground terminal. 16a, 16b are power supply voltage input terminals;
In this example, the values of the power supply voltages applied to 16b are set to have opposite potentials.
この実施例の増幅回路１において、いま、信号
入力端子１０ａ，１０ｂ間に加わる入力電圧を
ｅ、第１定電圧源４ａの電圧をEa、第１電圧電
流変換回路２ａのエミツタ抵抗Reaの値をRea、
同回路２ａのトランジスタQaコレクタ電流をIa、
該トランジスタQaのベース／エミツタ間電圧を
Vbea、該トランジスタQaの電流増幅率をhaとし
たとき、入力電圧ｅが第１定電圧源４ａの電圧
EaからトランジスタQaのベース／エミツタ間の
順方向電圧Vbeaを差し引いたものよりも小さい
場合には（ｅ＜Ea−Vbea）、該トランジスタQa
は動作状態となり、したがつて、次式が成立す
る。 In the amplifier circuit 1 of this embodiment, the input voltage applied between the signal input terminals 10a and 10b is e, the voltage of the first constant voltage source 4a is Ea, and the value of the emitter resistance Rea of the first voltage-current conversion circuit 2a is Rea,
The transistor Qa collector current of the same circuit 2a is Ia,
The base-emitter voltage of the transistor Qa is
Vbea, and when the current amplification factor of the transistor Qa is ha, the input voltage e is the voltage of the first constant voltage source 4a.
If the transistor Qa is smaller than Ea minus the forward voltage Vbea between the base and emitter of the transistor Qa (e<Ea−Vbea), the transistor Qa
is in the operating state, and therefore the following equation holds.
Ia＝（Ea−（ｅ＋Vbea）／Rea）（ha／（ha＋
１） (1)
また、入力電圧ｅが第１定電圧源４ａの電圧
EaからトランジスタQaのベース／エミツタ間の
順方向電圧Vbeaを差し引いたものよりも大きい
場合には（ｅ＞Ea−Vbea）、該トランジスタQa
は非動作状態となり、したがつて、Ia＝０であ
る。 Ia=(Ea−(e+Vbea)/Rea)(ha/(ha+
1) (1) Also, the input voltage e is the voltage of the first constant voltage source 4a.
If it is larger than Ea minus the forward voltage Vbea between the base and emitter of the transistor Qa (e>Ea - Vbea), then the transistor Qa
is inactive, so Ia=0.
一方、信号入力端子１０ａ，１０ｂ間に加わる
入力電圧ｅ、第２定電圧源４ｂの電圧をEb、第
２電圧電流変換回路２ｂのエミツタ抵抗Rebの値
をReb、該回路２ｂのトランジスタQbのコレク
タ電流をIb、該トランジスタQbのベース／エミ
ツタ間電圧をVbeb，該トランジスタQbの電流増
幅率をhbとしたとき、入力電圧ｅが第２定電圧
源４ｂの電圧EaにトランジスタQbのベース／エ
ミツタ間の順方向電圧Vbebを加算すたものより
も大きい場合には（ｅ＞Eb−Vbeb）、該トラン
ジスタQbは動作状態となり、したがつて、次式
が成立する。 On the other hand, the input voltage e applied between the signal input terminals 10a and 10b, the voltage of the second constant voltage source 4b is Eb, the value of the emitter resistance Reb of the second voltage-current conversion circuit 2b is Reb, the collector value of the transistor Qb of the circuit 2b is When the current is Ib, the voltage between the base and emitter of the transistor Qb is Vbeb, and the current amplification factor of the transistor Qb is hb, the input voltage e is the voltage Ea of the second constant voltage source 4b and the voltage between the base and emitter of the transistor Qb. (e>Eb-Vbeb), the transistor Qb is in the operating state, and the following equation holds true.
Ib＝（Eb−（ｅ＋Vbeb）／Reb）（hb／（hb＋
１） (2)
また、入力電圧ｅが第２定電圧源４ｂの電圧
EbにトランジスタQbのベース／エミツタ間の順
方向電圧Vbebを加算したものよりも小さい場合
には（ｅ＜Eb＋Vbeb）、該トランジスタQbは非
動作状態となり、したがつて、Ib＝０である。 Ib=(Eb−(e+Vbeb)/Reb)(hb/(hb+
1) (2) Also, the input voltage e is the voltage of the second constant voltage source 4b.
If it is smaller than Eb plus the forward voltage Vbeb between the base and emitter of transistor Qb (e<Eb+Vbeb), then transistor Qb is inactive, so Ib=0.
このように、第１、第２定電圧源４ａ，４ｂの
電圧値Ea，Ebを適宜設定することにより、第１、
第２電圧電流変換回路２ａ，２ｂの動作、非動作
の変化点が調整される。しかも、エミツタ抵抗
Rea，Rebの値を適宜設定することによつて入力
電圧ｅに対応して発生する各コレクタ電流Ia，Ib
の値も調整される。 In this way, by appropriately setting the voltage values Ea and Eb of the first and second constant voltage sources 4a and 4b, the first and second constant voltage sources 4a and 4b can be set as appropriate.
The change point between operation and non-operation of the second voltage-current conversion circuits 2a and 2b is adjusted. Moreover, the emitter resistance
Collector currents Ia and Ib generated in response to input voltage e by appropriately setting the values of Rea and Reb
The value of is also adjusted.
そして、入力電圧ｅは、第１、第２電圧電流変
換回路２ａ，２ｂによつて、コレクタ電流Ia，Ib
にそれぞれ変換され、一方のコレクタ電流Ibが第
２カレントミラー回路６ｄに、他方のコレクタ電
流Ibが第１カレントミラー回路６ｃにそれぞれ入
力される。 The input voltage e is converted into collector currents Ia and Ib by the first and second voltage-current conversion circuits 2a and 2b.
One collector current Ib is input to the second current mirror circuit 6d, and the other collector current Ib is input to the first current mirror circuit 6c.
第１、第２カレントミラー回路６ｃ，６ｄに
は、入力電流に対応した出力電流が現われる。す
なわち、第２カレントミラー回路６ｄの出力端で
あるトランジスタQd3のコレクタには、第１電圧
電流変換回路２ａから入力されるコレクタ電流Ia
に対応した電流Ia′が、第１カレントミラー回路
６ｃの出力端であるトランジスタQc3のコレクタ
には、第２電圧電流変換回路２ｂから入力される
コレクタ電流Ibに対応した電流Ib′がそれぞれ出
力される。 An output current corresponding to the input current appears in the first and second current mirror circuits 6c and 6d. That is, the collector current Ia input from the first voltage-current conversion circuit 2a is input to the collector of the transistor Qd3 , which is the output terminal of the second current mirror circuit 6d.
A current Ia' corresponding to the collector current Ib input from the second voltage-current conversion circuit 2b is output to the collector of the transistor Qc 3 , which is the output terminal of the first current mirror circuit 6c. be done.
その結果、負荷抵抗Ｒ１には、第１、第２カレ
ントミラー回路６ｃ，６ｄからの各出力電流の差
すなわちIb′−Ia′なる電流が流れる。したがつて、
Ｒ１×（Ib′−Ia′）が信号出力端子８ａ，８ｂ間に
おける出力電圧となる。したがつて、この増幅回
路１の増幅率をＧとすると、増幅率Ｇは次式で与
えられる。 As a result, the difference between the output currents from the first and second current mirror circuits 6c and 6d, that is, the current Ib'-Ia' flows through the load resistor R1. Therefore,
R1×(Ib'-Ia') is the output voltage between the signal output terminals 8a and 8b. Therefore, if the amplification factor of this amplifier circuit 1 is G, the amplification factor G is given by the following equation.
Ｇ＝Ｒ１×（Ib′−Ia′）／ｅ (3)
第２図は、第１、第２電圧電流変換回路２ａ，
２ｂのエミツタ抵抗Rea，Rebの値を等しく設定
し、かつ、第１定電圧源４ａの電圧Eaを第２定
電圧源４ｂの電圧Ebよりも大きくなるように設
定した場合の（すなわち、Ea＞Eb）、入力電圧ｅ
に対する第１、第２カレントミラー回路の各出力
電流Ia′，Ib′、負荷抵抗Ｒ１に流れる出力電流の
それぞれの関係を示す特性図である。なお、この
例では説明を簡単にするために、トランジスタ
Qa，Qbのベース／エミツタ間電圧Vbea，Vbeb
を共に０としている。 G=R1×(Ib'-Ia')/e (3) FIG. 2 shows the first and second voltage-current conversion circuits 2a,
When the values of the emitter resistances Rea and Reb of 2b are set equal, and the voltage Ea of the first constant voltage source 4a is set to be larger than the voltage Eb of the second constant voltage source 4b (that is, Ea> Eb), input voltage e
FIG. 3 is a characteristic diagram showing the relationship between the output currents Ia' and Ib' of the first and second current mirror circuits and the output current flowing through the load resistor R1. Note that this example uses a transistor to simplify the explanation.
Base-to-emitter voltages of Qa and Qb, Vbea and Vbeb
are both set to 0.
同図から分かるように、入力電圧ｅが第２定電
圧源４ｂの電圧Ebよりも小さい場合（ｅ＜Eb）
には、第２電圧電流変換回路２ｂのトランジスタ
Qbは非動作領域にありIb′＝０となるのに対し
て、第１電源電圧変換回路２ａのトランジスタ
Qaは動作領域にある。一方、入力電圧ｅが第１
定電圧源４ａの電圧Eaよりも大きい場合（ｅ＜
Ea）には、第１電源電圧変換回路２ａのトラン
ジスタQaは非動作領域にありIa′＝０となるのに
対して、第２電圧電流変換回路２ｂのトランジス
タQbは動作領域にある。さらに、入力電圧ｅが
上記両電圧値Eb，Eaの間にある場合には、両ト
ランジスタQb，Qaが共に動作領域にある。した
がつて、負荷抵抗Ｒ１に流れる出力電流Ib′−
Ia′は両電圧値Eb，Ea間で勾配が変化し、その結
果、前記(3)式の関係から、増幅率Ｇを入力信号の
電圧レベルによつて変化させることが可能とな
る。つまり、この場合の信号の入出力特性は、第
３図に示すようになる。 As can be seen from the figure, when the input voltage e is smaller than the voltage Eb of the second constant voltage source 4b (e<Eb)
, the transistor of the second voltage-current conversion circuit 2b
Qb is in the non-operating region and Ib'=0, whereas the transistor of the first power supply voltage conversion circuit 2a
Qa is in the operating region. On the other hand, the input voltage e is the first
When the voltage Ea of the constant voltage source 4a is higher (e<
In Ea), the transistor Qa of the first power supply voltage conversion circuit 2a is in the non-operating region and Ia'=0, whereas the transistor Qb of the second voltage-current converting circuit 2b is in the operating region. Further, when the input voltage e is between the voltage values Eb and Ea, both transistors Qb and Qa are in the operating region. Therefore, the output current Ib'- flowing through the load resistor R1
The slope of Ia' changes between the voltage values Eb and Ea, and as a result, from the relationship in equation (3) above, it becomes possible to change the amplification factor G depending on the voltage level of the input signal. In other words, the signal input/output characteristics in this case are as shown in FIG.
第２図に示される状態において、第１、第２定
電圧源４ａ，４ｂの電圧Ea，Ebの絶対値を等し
く設定することにより、入力電圧ｅの０のとき
に、出力電流も０となる。すなわち、オフセツト
を０にすることができる。 In the state shown in FIG. 2, by setting the absolute values of the voltages Ea and Eb of the first and second constant voltage sources 4a and 4b to be equal, when the input voltage e is 0, the output current also becomes 0. . In other words, the offset can be set to 0.
第４図は、第１定電圧源４ａの電圧Eaの第２
定電圧源４ｂの電圧Ebとが等しくなるように設
定し（すなわち、Ea＝Eb）、その他の条件は第２
図の場合と同一条件とした場合の、入力電圧ｅに
対する第１、第２カレントミラー回路の各出力電
流Ia′，Ib′、負荷抵抗Ｒ１に流れる出力電流のそ
れぞれの関係を示す特性図である。 FIG. 4 shows the second voltage Ea of the first constant voltage source 4a.
The voltage Eb of the constant voltage source 4b is set to be equal (that is, Ea = Eb), and other conditions are set as the second
FIG. 3 is a characteristic diagram showing the relationship between the output currents Ia' and Ib' of the first and second current mirror circuits and the output current flowing through the load resistor R1 with respect to the input voltage e under the same conditions as in the case of the figure. .
この条件では、入力電圧ｅが第２定電圧源４ｂ
の電圧値Ebよりも小さい場合（ｅ＜Eb＝Ea）に
は、第２電圧電流変換回路２ｂのトランジスタ
Qbは非動作領域にあるのでIb′＝０となり、ま
た、入力電圧ｅが第１定電圧源４ａの電圧値Ea
よりも大きい場合（ｅ＞Ea＝Eb）には、第１電
圧電流変換回路２ａのトランジスタQaは非動作
領域にあるのでIa′＝０となる。その結果、電圧
値Ea＝Ebを境にして、第１カレントミラー回路
６ｃと第２カレントミラー回路６ｄの各出力信号
Ib′，Ia′がそれぞれ負荷抵抗Ｒ１に流れる。した
がつて、この場合にはリニアな増幅回路として動
作することになるが、第１定電圧源４ａの電圧値
Eaを電源電圧Ｖに、第２定電圧源４ｂの電圧値
Ebを電源電圧Ｖにそれぞれ等しく設定すれば増
幅率の設定の容易性の点から有利である。また、
上述の例では第１、第２電圧電流変換回路２ａ，
２ｂのエミツタ抵抗Eea，Eebを等しく設定して
いるが、エミツタ抵抗Eea，Eeaを異なる値に設
定すれば、電圧値Ea＝Ebを境にして増幅率を変
化させることができる。 Under this condition, the input voltage e is the second constant voltage source 4b.
(e<Eb=Ea), the transistor of the second voltage-current conversion circuit 2b
Since Qb is in the non-operating region, Ib'=0, and the input voltage e is the voltage value Ea of the first constant voltage source 4a.
When it is larger than (e>Ea=Eb), the transistor Qa of the first voltage-current conversion circuit 2a is in the non-operating region, so Ia'=0. As a result, each output signal of the first current mirror circuit 6c and the second current mirror circuit 6d reaches the voltage value Ea=Eb.
Ib' and Ia' each flow to the load resistor R1. Therefore, in this case, it will operate as a linear amplifier circuit, but the voltage value of the first constant voltage source 4a
Ea is the power supply voltage V, the voltage value of the second constant voltage source 4b
Setting Eb equal to the power supply voltage V is advantageous in terms of ease of setting the amplification factor. Also,
In the above example, the first and second voltage-current conversion circuits 2a,
Although the emitter resistances Eea and Eeb of 2b are set equal, if the emitter resistances Eea and Eea are set to different values, the amplification factor can be changed with the voltage value Ea=Eb as the boundary.
第５図は、第２定電圧源４ｂの電圧値Ebを第
１定電圧源４ａの電圧値Eaよりも大きくなるよ
うに設定し（すなわち、Ea＜Eb）、その他の条件
は第２図の場合と同一条件とした場合の、入力電
圧ｅに対する第１、第２カレントミラー回路の各
出力電流Ia′，Ib′、負荷抵抗Ｒ１に流れる出力電
流のそれぞれの関係を示す特性図である。 In FIG. 5, the voltage value Eb of the second constant voltage source 4b is set to be larger than the voltage value Ea of the first constant voltage source 4a (that is, Ea<Eb), and the other conditions are as shown in FIG. FIG. 3 is a characteristic diagram showing the relationship between the output currents Ia' and Ib' of the first and second current mirror circuits and the output current flowing through the load resistor R1 with respect to the input voltage e under the same conditions as in the case of FIG.
この条件では、入力電圧ｅが上記両電圧値Eb，
Eaの間にある場合には、両トランジスタQb，Qa
が共に非動作領域となり、出力電流は０である。
つまり、入力電圧ｅが両電圧値Ea〜Ebの間にあ
る場合を不感領域とすることができる。 Under this condition, the input voltage e is the above two voltage values Eb,
If it is between Ea, both transistors Qb and Qa
Both are in the non-operating region, and the output current is zero.
In other words, the case where the input voltage e is between both voltage values Ea and Eb can be set as a dead region.
〈発明の効果〉
以上のように、本発明によれば比較的簡単な構
成でもつて入力信号の電圧レベルに応じてその増
幅率を変化させることができる。しかも、出力電
圧を負荷抵抗によつて独自に調整できるため、入
力信号の増幅率と切り離して出力電圧レベルを設
定することもできる。つまり、入力電圧の対する
関数出力の形状を維持したままで、出力レベルの
みを変化させることができる等の効果が発揮され
る。<Effects of the Invention> As described above, according to the present invention, the amplification factor can be changed in accordance with the voltage level of an input signal even with a relatively simple configuration. Moreover, since the output voltage can be independently adjusted by the load resistance, the output voltage level can be set independently from the amplification factor of the input signal. In other words, effects such as being able to change only the output level while maintaining the shape of the function output corresponding to the input voltage are exhibited.
さらに、第１、第２電圧電流変換回路のエミツ
タ抵抗による調整および第１、第２設定手段によ
る設定を適宜行うことにより、オフセツトの調整
を容易に行うことが可能となる。 Further, by appropriately adjusting the emitter resistors of the first and second voltage-current conversion circuits and making settings using the first and second setting means, it is possible to easily adjust the offset.
第１図ないし第５図は本発明の実施例を示すも
ので、第１図は増幅回路の構成図、第２図は第１
図の増幅回路の入力電圧と出力電流との関係を示
す特性図、第３図は第２図における入出力信号の
特性図、第４図ないし第５図は第１、第２電源電
圧変換回路のエミツタ抵抗をそれぞれ異なる値に
設定した場合の入力電圧と出力電流との関係を示
す特性図、第６図は従来例の増幅回路の構成図で
ある。
１……増幅回路、２ａ，２ｂ……第１、第２電
圧電流変換回路、４ｃ，４ｄ……第１、第２設定
手段、６ｃ，６ｄ……第１、第２カレントミラー
回路。
1 to 5 show embodiments of the present invention, FIG. 1 is a configuration diagram of an amplifier circuit, and FIG.
Figure 3 is a characteristic diagram showing the relationship between the input voltage and output current of the amplifier circuit in Figure 2, Figure 3 is a characteristic diagram of the input/output signal in Figure 2, Figures 4 and 5 are the first and second power supply voltage conversion circuits. FIG. 6 is a characteristic diagram showing the relationship between input voltage and output current when the emitter resistances of the two are set to different values. FIG. 6 is a configuration diagram of a conventional amplifier circuit. DESCRIPTION OF SYMBOLS 1...Amplification circuit, 2a, 2b...First and second voltage-current conversion circuits, 4c, 4d...First and second setting means, 6c, 6d...First and second current mirror circuits.
Claims (1)
電圧電流変換回路と、これらの第１、第２電圧電
流変換回路のそれぞれの出力電流により個別に駆
動される互いに逆特性の第１、第２カレントミラ
ー回路とを備え、 前記第１、第２電圧電流変換回路の一方は、
PNP型のトランジスタおよびエミツタ抵抗を有
し、他方は、NPN型のトランジスタおよびエミ
ツタ抵抗を有し、前記第１、第２電圧電流変換回
路の前記各エミツタ抵抗には、該回路の動作、非
動作の変化点を設定するための電圧を印加する第
１、第２設定手段をそれぞれ接続し、 前記第１、第２カレントミラー回路の各入力端
を前記各トランジスタの各コレクタに個別に接続
するとともに、前記各カレントミラー回路の各出
力端を共通に接続して該接続点を信号出力端とし
て負荷抵抗に接続したことを特徴とする増幅回
路。[Claims] 1. Complementary first and second signals to which signals are input in common
comprising a voltage-current conversion circuit, and first and second current mirror circuits having mutually opposite characteristics that are individually driven by respective output currents of the first and second voltage-current conversion circuits, the first and second current mirror circuits having opposite characteristics; One side of the voltage-current conversion circuit is
One has a PNP type transistor and an emitter resistor, the other has an NPN type transistor and an emitter resistor, and each of the emitter resistors of the first and second voltage-current conversion circuits has a function that determines whether the circuit is in operation or not. first and second setting means for applying a voltage for setting a changing point of the current mirror circuit are connected to each other, and each input terminal of the first and second current mirror circuit is individually connected to each collector of each of the transistors. . An amplifier circuit characterized in that each output terminal of each of the current mirror circuits is connected in common, and the connection point is connected to a load resistor as a signal output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104711A JPS61262307A (en) | 1985-05-16 | 1985-05-16 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104711A JPS61262307A (en) | 1985-05-16 | 1985-05-16 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61262307A JPS61262307A (en) | 1986-11-20 |
| JPH0478204B2 true JPH0478204B2 (en) | 1992-12-10 |
Family
ID=14388060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60104711A Granted JPS61262307A (en) | 1985-05-16 | 1985-05-16 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61262307A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH048525U (en) * | 1990-05-10 | 1992-01-27 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5056851A (en) * | 1973-09-17 | 1975-05-17 | ||
| JPS55138906A (en) * | 1979-04-17 | 1980-10-30 | Matsushita Electric Ind Co Ltd | Current miller circuit |
| JPS5821908A (en) * | 1981-07-31 | 1983-02-09 | Matsushita Electric Ind Co Ltd | Signal suppressing circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54118055U (en) * | 1978-02-08 | 1979-08-18 |
-
1985
- 1985-05-16 JP JP60104711A patent/JPS61262307A/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5056851A (en) * | 1973-09-17 | 1975-05-17 | ||
| JPS55138906A (en) * | 1979-04-17 | 1980-10-30 | Matsushita Electric Ind Co Ltd | Current miller circuit |
| JPS5821908A (en) * | 1981-07-31 | 1983-02-09 | Matsushita Electric Ind Co Ltd | Signal suppressing circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61262307A (en) | 1986-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514582Y2 (en) | ||
| JP3461276B2 (en) | Current supply circuit and bias voltage circuit | |
| US5157347A (en) | Switching bridge amplifier | |
| JPH0478204B2 (en) | ||
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| JPH09306193A (en) | Sample-and-hold circuit | |
| JPH09331221A (en) | Gain variable amplifier | |
| JPH0257372B2 (en) | ||
| JPS631768B2 (en) | ||
| JPS59205815A (en) | Integrated circuit for generating terminal voltage adjustable by digital signal | |
| JPH06276037A (en) | Audio power amplifier | |
| JP2687160B2 (en) | Switch circuit | |
| JPS6327464Y2 (en) | ||
| JPH0628013B2 (en) | Regulator circuit | |
| JPS6382119A (en) | Comparator | |
| JP3049712B2 (en) | Gain control amplifier circuit | |
| JP4206553B2 (en) | Voltage / current conversion circuit | |
| JPH0434567Y2 (en) | ||
| JP2647725B2 (en) | Voltage comparator | |
| JPS6133710Y2 (en) | ||
| JPH0339933Y2 (en) | ||
| JP2591411Y2 (en) | Video signal clipping circuit | |
| JPH018027Y2 (en) | ||
| JPH0413693Y2 (en) | ||
| JPH0680997B2 (en) | Multiplication circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |