JPH0477787A - Character pattern readout device - Google Patents
Character pattern readout deviceInfo
- Publication number
- JPH0477787A JPH0477787A JP2190808A JP19080890A JPH0477787A JP H0477787 A JPH0477787 A JP H0477787A JP 2190808 A JP2190808 A JP 2190808A JP 19080890 A JP19080890 A JP 19080890A JP H0477787 A JPH0477787 A JP H0477787A
- Authority
- JP
- Japan
- Prior art keywords
- code
- character
- kanji
- address
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
〔産業上の利用分野〕
本発明は、複数の異なる文字コード体系に対応可能な文
字パターン読出し装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] [Field of Industrial Application] The present invention relates to a character pattern reading device that is compatible with a plurality of different character code systems.
従来、ROMの各アドレスに文字パターンを予め記憶し
ておき、人力された文字コードを、該当する文字パター
ンが記憶されているROMアドレスに変換して所要の文
字パターンを読出すようにした文字パターン読出し装置
が考えられている。Conventionally, a character pattern is stored in advance at each address in ROM, and the character code entered manually is converted to the ROM address where the corresponding character pattern is stored to read out the desired character pattern. A readout device is being considered.
この文字パターン読出し装置は、CRTデイスプレィや
プリンタ等の文字出力装置に適用され、読出された文字
パターンから所定の文字を形成している。以下、文字コ
ードとして漢字コードを例にして説明する。This character pattern reading device is applied to character output devices such as CRT displays and printers, and forms predetermined characters from read character patterns. In the following, a kanji code will be used as an example of a character code.
漢字コードには、JIS、区点、シフトJIS。Kanji codes include JIS, Kuten, and Shift JIS.
EUCなど複数の異なる体系がある。そこで従来は、複
数の異なる漢字コードに対応するために、文字パターン
読出し装置を第3図に示すように構成し、漢字コードの
各体系毎に漢字コード/ROMアドレス変換テーブルを
テーブル用メモリ1に記憶させていた。そして、CPU
2に任意の体系の漢字コードが入力されると、その漢字
コードが属すコード体系のコード/ROMアドレス変換
テーブルをテーブル用メモリ1から読出して、このテー
ブルを参照して該当する漢字パターンが格納されている
ROMアドレスを求める。この求めたROMアドレスを
漢字ROM3に接続されているアドレス線4に出力して
、そのアドレスに記憶されている漢字パターンをデータ
線5へ出力するようにしている。There are several different systems such as EUC. Conventionally, in order to support a plurality of different kanji codes, a character pattern reading device was configured as shown in FIG. 3, and a kanji code/ROM address conversion table was stored in the table memory 1 for each kanji code system. I had it memorized. And the CPU
When a kanji code of any system is input to 2, the code/ROM address conversion table of the code system to which the kanji code belongs is read out from the table memory 1, and the corresponding kanji pattern is stored by referring to this table. Find the ROM address. The obtained ROM address is outputted to an address line 4 connected to the kanji ROM 3, and the kanji pattern stored at that address is outputted to a data line 5.
ところが、漢字出力要求に伴いCPU2に漢字コードが
入力される度にコード/ROMアドレス変換テーブルを
読出してROMアドレスを求めていたので、処理時間が
長く、漢字出力に時間がかかっていた。However, each time a kanji code is input to the CPU 2 in response to a kanji output request, the code/ROM address conversion table is read to obtain the ROM address, which takes a long time to process and output kanji characters.
〔発明が解決しようとする課題〕
このように従来の文字パターン読出し装置は、漢字コー
ドに該当する文字パターンが格納されているROMアド
レスを求めるのに時間がかかり、漢字出力するまでの応
答性が悪いという問題があった。[Problem to be solved by the invention] As described above, the conventional character pattern reading device takes time to find the ROM address where the character pattern corresponding to the kanji code is stored, and the responsiveness until it outputs the kanji character is poor. There was a problem with it being bad.
本発明は以上のような実情に鑑みてなされたもので、コ
ード/ROMアドレス変換テーブルを使用することなく
該当するROMアドレスを求めることができ、文字出力
にかかる時間を短縮することのできる文字パターン読出
し装置を提供することを目的とする。The present invention has been made in view of the above-mentioned circumstances, and it provides a character pattern that allows the corresponding ROM address to be found without using a code/ROM address conversion table, thereby reducing the time required to output characters. The purpose is to provide a reading device.
[発明の構成]
〔課題を解決するための手段〕
本発明は上記目的を達成するために、文字パターンが各
アドレスに格納されたROMを有し、任意の体系の文字
コードが入力されると、該当文字コードに対応する文字
パターンが格納されるでいるアドレスに変換して、この
アドレスの文字パータンを読出す文字パターン読出し装
置において、使用される文字コードの体系毎に設けられ
、各々与えられた文字コードを、該文字コードに該当す
る文字パターンが格納されている前記ROMのアドレス
にそれぞれ変換する複数のエンコーダ回路と、入力した
文字コードが属す体系を認識して、その文字コードを該
文字コードが属す体系の前記エンコーダ回路へ出力する
体系認識手段とを具備してなる構成とした。[Structure of the Invention] [Means for Solving the Problems] In order to achieve the above object, the present invention has a ROM in which character patterns are stored at each address, and when a character code of any system is input, , a character pattern reading device that converts the character pattern corresponding to the corresponding character code into an address where it is stored and reads out the character pattern at this address, is provided for each character code system used, and each given A plurality of encoder circuits convert each character code into an address of the ROM in which a character pattern corresponding to the character code is stored, and a system that recognizes the system to which the input character code belongs and converts the character code to the character pattern corresponding to the character code. and a system recognition means for outputting the code to the encoder circuit of the system to which the code belongs.
本発明は以上のような手段を講じたことにより、入力し
た文字コードは、その体系が体系認識手段によって認識
され、そのコード体系のエンコーダ回路に出力される。In the present invention, by taking the above measures, the system of the input character code is recognized by the system recognition means, and is output to the encoder circuit of the code system.
文字コードはエンコーダ回路で該文字コードに該当する
文字パターンが格納されているアドレスに変換される。The character code is converted by an encoder circuit into an address where a character pattern corresponding to the character code is stored.
そして、このアドレスから所要の文字パターンが読出さ
れる。A desired character pattern is then read from this address.
以下、本発明の実施例について説明する。 Examples of the present invention will be described below.
第1図は一実施例となる文字パターン読出し装置の構成
を示す図である。この文字パターン読出し装置は、漢字
コードが入力されるCPUI Oに、CPUアドレス線
11を介して複数のエンコーダ回路12a〜12dが並
列に接続され、各エンコーダ回路12a〜12dはそれ
ぞれROMアドレス線13を介してROM14に接続さ
れている。FIG. 1 is a diagram showing the configuration of a character pattern reading device according to an embodiment. In this character pattern reading device, a plurality of encoder circuits 12a to 12d are connected in parallel to a CPU I O through which a kanji code is input via a CPU address line 11, and each encoder circuit 12a to 12d is connected to a ROM address line 13. It is connected to the ROM 14 via the ROM 14.
また、CPUI OにはCPUデータ線15を介してデ
コーダ16が接続されており、このデコーダ16の複数
の出力端子は各エンコーダ回路12a〜12dにそれぞ
れ接続された構成となっている。Further, a decoder 16 is connected to the CPU I O via a CPU data line 15, and a plurality of output terminals of the decoder 16 are connected to each of the encoder circuits 12a to 12d, respectively.
エンコーダ回路12は、使用される漢字コードの体系数
に応じた数だけ設置される。同図には4つの場合が示さ
れている。各エンコーダ回路11a〜11dには、CP
Ul0がらCPUアドレス線12を介して漢字コードが
与えられる。各エンコーダ回路12a〜12dは、それ
ぞれ異なる漢字コード体系に設定されて、CPUアドレ
ス線11から与えられる漢字コードを、各自の漢字コー
ド体系に従って、該当する漢字パターンが記憶されてい
るROMアドレスに変換するように回路構成されている
。これらエンコーダ回路12a〜12dの出力は、スリ
ーステートになっていて、デコーダ16からの動作信号
によって一つの回路を除く、すべて回路がハイインピー
ダンスとされる。The number of encoder circuits 12 corresponding to the number of kanji code systems used is installed. The figure shows four cases. Each encoder circuit 11a to 11d includes a CP
A Kanji code is given via the CPU address line 12 from Ul0. Each of the encoder circuits 12a to 12d is set to a different kanji code system, and converts the kanji code given from the CPU address line 11 into a ROM address in which the corresponding kanji pattern is stored according to the respective kanji code system. The circuit is configured as follows. The outputs of these encoder circuits 12a to 12d are three-state, and all circuits except one circuit are set to high impedance by an operation signal from the decoder 16.
デコーダ16は、CPUデータ線15の信号が与えられ
る2つの入力端子A、Bと、動作信号を対応する各エン
コーダ回路12a〜12dへ出力する4つの出力端子を
有している。そして、下記真理値表となるように論理回
路で構成されている。The decoder 16 has two input terminals A and B to which signals from the CPU data line 15 are applied, and four output terminals to output operation signals to the corresponding encoder circuits 12a to 12d. It is constructed of logic circuits as shown in the truth table below.
さらに、デコーダ16は一端がCPUl0に接続された
I10コントロール線17に接続されいて、このI10
コントロール線17を介して与えられるタイミング信号
によってCPUデータ線15の13号の取込みを行う。Furthermore, the decoder 16 is connected to an I10 control line 17 whose one end is connected to the CPU10, and this I10 control line 17 is connected to the CPU10.
No. 13 of the CPU data line 15 is taken in by a timing signal applied via the control line 17.
CPUl0は、漢字フードを入力すると、その漢字コー
ド体系を判断して、デコーダ16の入力端子A、Bに与
えるデータの組合わせを決定して、決定した組合わせデ
ータをCPUデータ線15へ出力する機能と、漢字コー
ド体系が変わったときに、デコーダ16がCPUデータ
線15のデータを取込むためのタイミング信号を出力す
る機能とを有している。When the kanji food is input, the CPU10 determines the kanji code system, determines the combination of data to be applied to the input terminals A and B of the decoder 16, and outputs the determined combination data to the CPU data line 15. and a function of outputting a timing signal for the decoder 16 to take in data from the CPU data line 15 when the Kanji code system changes.
次に、この様に構成された文字パターン読出し装置の動
作について説明する。所定の漢字コード体系の漢字コー
ドがCPUl0に入力すると、その漢字コードをそのま
まCPUアドレス線11へ出力すると共に、その漢字コ
ード体系を判断して、該漢字コード体系に設定されてい
るエンコーダ回路12を選択する。CPUl0は、選択
したエンコーダ回路12に応じて、デコーダ6の入力端
子A、Bに与えるデータの組合わせを決定して、そのデ
ータの組合わせをCPUデータ線15に出力する。例え
ば、エンコーダ回路12aが入力した漢字コードの漢字
コード体系に設定されていたとすると、データ線15に
はA端子入力が「0」、B端子入力が「1」の組合わせ
の信号が与えられる。そして、I10コントロール線1
7から与えられるタイミング信号によって、データ線1
5のデータが取込まれ、その結果、デコーダ16から入
力漢字コードの体系に設定されているエンコーダ回路1
2にのみローアクティブ信号が与えられ、他のエンコー
ダ回路12はハイインピーダンスとなる。よって、入力
漢字コード体系に設定されているエンコーダ回路12の
出力のみがアクティブとなり、このエンコーダ回路12
で変換されたROMアドレスがROMアドレス線13へ
出力される。そして、ROMアドレス線13に出力され
たROMアドレスから所要の漢字パターンが読出される
。Next, the operation of the character pattern reading device configured in this manner will be explained. When a kanji code of a predetermined kanji code system is input to the CPU10, the kanji code is output as is to the CPU address line 11, and the kanji code system is determined and the encoder circuit 12 set to the kanji code system is activated. select. The CPU 10 determines the combination of data to be applied to the input terminals A and B of the decoder 6 according to the selected encoder circuit 12, and outputs the combination of data to the CPU data line 15. For example, if the encoder circuit 12a is set to the Kanji code system of the input Kanji code, the data line 15 is given a signal of a combination of "0" for the A terminal input and "1" for the B terminal input. And I10 control line 1
7, data line 1
5 is taken in, and as a result, the encoder circuit 1 is set to the input kanji code system from the decoder 16.
A low active signal is applied only to encoder circuit 2, and the other encoder circuits 12 become high impedance. Therefore, only the output of the encoder circuit 12 set to the input kanji code system becomes active, and this encoder circuit 12
The ROM address converted in is output to the ROM address line 13. Then, a desired kanji pattern is read from the ROM address output to the ROM address line 13.
この様に本実施例によれば、使用される漢字コード体系
毎にエンコーダ回路12を設置して、各エンコーダ回路
12に漢字コードを与え、入力漢字コード体系に設定さ
れているエンコータ回路12のみをアクティブにして、
他の回路をハイインピーダンスとするようにしたので、
CPUl0に入力された漢字コードをそのままアドレス
線15に出力することにより、所望の漢字パターンが格
納されているROMアドレスを得ることができる。従っ
て、コード/アドレス変換テーブルをその都度読出す動
作が不要となり、漢字出力に要する時間を大幅に短縮す
ることができる。また、複数のコード/アドレス変換テ
ーブルを格納しておくテーブル用メモリを必要としない
ので、メモリ容量の削減を図ることができる。In this way, according to this embodiment, the encoder circuit 12 is installed for each kanji code system to be used, a kanji code is given to each encoder circuit 12, and only the encoder circuit 12 set to the input kanji code system is used. Activate it and
Since I made the other circuits high impedance,
By outputting the kanji code input to the CPU 10 as it is to the address line 15, the ROM address in which the desired kanji pattern is stored can be obtained. Therefore, there is no need to read the code/address conversion table each time, and the time required to output Chinese characters can be significantly reduced. Further, since a table memory for storing a plurality of code/address conversion tables is not required, memory capacity can be reduced.
なお、上記実施例は複数のエンコーダ回路12a〜12
dの中から使用漢字コード体系のエンコーダ回路12を
選択するために、CPUデータ線15とデコーダ16と
を用いる例を示したが、第2図に示すように構成し、使
用漢字コード体系のエンコーダ回路12を、使用者がス
イッチ21で選択するようにしても良い。この様な構成
とすることにより、回路構成はより単純化される。Note that the above embodiment includes a plurality of encoder circuits 12a to 12.
An example has been shown in which the CPU data line 15 and the decoder 16 are used to select the encoder circuit 12 of the kanji code system to be used from among the encoder circuits 12 of the kanji code system to be used. The circuit 12 may be selected by the user using the switch 21. By adopting such a configuration, the circuit configuration can be further simplified.
[発明の効果]
以上詳記したように本発明によれば、コード/ROMア
ドレス変換テーブルを使用することなく該当するROM
アドレスを求めることができ、文字出力にかかる時間を
短縮することのできる文字パターン読出し装置を提供で
きる。[Effects of the Invention] As detailed above, according to the present invention, the corresponding ROM can be read without using a code/ROM address conversion table.
It is possible to provide a character pattern reading device that can obtain addresses and shorten the time required to output characters.
第1図は本発明の一実施例となる文字パターン読出し装
置の構成図、第2図は同実施例の変形例を示す図、第3
図は従来の文字パターン読出し装置の構成図である。
10・・・CPU、11・・・cpuアドレス線、12
・・・エンコー、/IiD路、13・・・ROMアドレ
ス線、14・・・ROM、15・・・CPUデータ線、
16・・・デコーダ、17・・・I10コントロール線
。
出願人代理人 弁理士 鈴江武彦
第2図FIG. 1 is a block diagram of a character pattern reading device according to an embodiment of the present invention, FIG. 2 is a diagram showing a modification of the same embodiment, and FIG. 3 is a diagram showing a modification of the same embodiment.
The figure is a configuration diagram of a conventional character pattern reading device. 10...CPU, 11...cpu address line, 12
...Encoder, /IiD path, 13...ROM address line, 14...ROM, 15...CPU data line,
16...Decoder, 17...I10 control line. Applicant's agent Patent attorney Takehiko Suzue Figure 2
Claims (1)
任意のコード体系の文字コードが入力されると、該当文
字コードに対応する文字パターンが格納されているアド
レスに変換して、このアドレスの文字パータンを読出す
文字パターン読出し装置において、 使用される文字コードのコード体系にそれぞれ設定され
、各々与えられた文字コードを、各自のコード体系にし
たがって入力文字コードに該当する文字パターンが格納
されている前記ROMのアドレスにそれぞれ変換する複
数のエンコーダ回路と、 入力した文字コードが属すコード体系を認識して、その
文字コードを該文字コードが属すコード体系に設定され
ている所定のエンコーダ回路へ出力する体系認識手段と
、 を具備したことを特徴とする文字パターン読出し装置。[Claims] A ROM having a character pattern stored at each address,
When a character code of any encoding system is input, the character pattern reading device converts it into an address where the character pattern corresponding to the character code is stored and reads out the character pattern at this address.Character used by the character pattern reading device. a plurality of encoder circuits each set in a code system of the code and converting each given character code into an address of the ROM in which a character pattern corresponding to the input character code is stored according to each code system; A character system comprising system recognition means for recognizing a code system to which an input character code belongs and outputting the character code to a predetermined encoder circuit set to the code system to which the character code belongs. Pattern reading device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2190808A JPH0477787A (en) | 1990-07-20 | 1990-07-20 | Character pattern readout device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2190808A JPH0477787A (en) | 1990-07-20 | 1990-07-20 | Character pattern readout device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0477787A true JPH0477787A (en) | 1992-03-11 |
Family
ID=16264093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2190808A Pending JPH0477787A (en) | 1990-07-20 | 1990-07-20 | Character pattern readout device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0477787A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0318896A (en) * | 1989-06-16 | 1991-01-28 | Hitachi Ltd | Display device and code converter |
-
1990
- 1990-07-20 JP JP2190808A patent/JPH0477787A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0318896A (en) * | 1989-06-16 | 1991-01-28 | Hitachi Ltd | Display device and code converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4099257A (en) | Markov processor for context encoding from given characters and for character decoding from given contexts | |
US4519025A (en) | Sense point monitor circuit | |
JPH0477787A (en) | Character pattern readout device | |
KR0164404B1 (en) | Key input method and apparatus using phone key-pad | |
KR960016271B1 (en) | Exchange riset -out circuit | |
JPH02236647A (en) | Converter | |
JPS6022433Y2 (en) | Romaji-kana character conversion device | |
JPH05289938A (en) | Memory access device | |
JPS6134154B2 (en) | ||
JPS645397B2 (en) | ||
KR970007156Y1 (en) | Access time control circuit of data i/o apparatus | |
KR940004363Y1 (en) | Input-output control circuit of plc | |
JPS62235663A (en) | Memory device | |
JPH05173876A (en) | Extended memory board | |
JPS6217752B2 (en) | ||
JPH0798695A (en) | Microcomputer | |
JPS617754A (en) | Digital code signal input device | |
KR900000765A (en) | High-speed processing circuit for data demand of POS system | |
KR19990035441A (en) | Variable I / O Buffer | |
JPS61167982A (en) | Memory integrated circuit | |
JPH06232737A (en) | N-ary counter | |
JPS61198814A (en) | Trigger detection circuit | |
JPH04367043A (en) | Memory controller | |
JPH01133646U (en) | ||
JP2001184109A (en) | Setting circuit for function board of programmable controlelr |