Claims (1)
포스 시스템의 데이타 요구 고속 처리회로에 있어서, 다수의 포스 터미널과 접속되어 임의의 터미널에서 발생하는 데이타 요구신호를 입력순서에 따라 출력하는 외부인터페이스부(1)와, 단품별, 요구 터미널 별등의 억세스 횟수에 따른 우선순위를 결정할 수 있는 정보를 저장하고 있는 우선순위 정보부(2)와, 상기 우선순위 정보부(2)의 내용에 따라 상기 외부인터페이스부(1)의 요구신호에 대한 우선순위를 결정하여 출력하는 동시에 요구신호를 발생하는 동시에 소정 응답신호에 의해 응답 데이타를 리드하여 외부 인터페이스(1)로 출력하는 우선순위 결정부(3)와, 상기 우선순위 결정부(3)의 요구데이타를 버퍼링하는 제 1버퍼(4)와, 상기 요구데이타에 대한 소정 응답데이타를 저장하는 제 2버퍼(5)와, 일정시간마다 타이머 인터럽트 신호를 발생하는 타이머(6)와, 상기 우선순위 결정부(3)의 요구신호 발생시 상기 제 1버퍼(4)의 출력을 리드하여 해당 요구신호가 고속 요구신호인가 아닌가를 판단한 후 메모리를 참조하여 요구신호에 따른 응답데이타를 상기 제 2버퍼(5)로 출력하는 동시에 응답신호를 발생하고 상기 타이머(6)신호에 의해 고속처리를 요하는 데이타를 우선순위 정보부(2)의 내용에 따라 갱신하는 중앙처리장치(7)와, 프로그램을 저장하고 있는 롬(8)과, 고속처리를 요하는 데이타를 저장하고 있으며 상기 중앙처리장치(7)의 제어하에 일정시간마다 상기 우선순위 정보부(7)의 제어하에 일정시간마다 상기 우선순위 정보부(3)의 내용으로 갱신되는 제 1램(9)와, 모든 데이타를 저장하고 있는 제 2램(10)으로 구성됨을 특징으로 하는 터미널의 요구 데이타에 대한 시스템의 고속 응답 처리회로.In the data request high-speed processing circuit of a force system, an external interface unit (1) connected to a plurality of force terminals and outputting a data request signal generated from an arbitrary terminal in accordance with an input order, and access for each unit or request terminal The priority information unit 2 stores information for determining the priority according to the number of times, and the priority of the request signal of the external interface unit 1 is determined according to the contents of the priority information unit 2. Outputs a request signal and simultaneously outputs the response data according to a predetermined response signal and outputs the response data to the external interface 1, and buffers the request data of the priority determiner 3; A first buffer 4, a second buffer 5 for storing predetermined response data to the request data, and another generator for generating a timer interrupt signal at a predetermined time. When the request signal is generated by the receiver 6 and the priority determiner 3, the output of the first buffer 4 is read to determine whether the request signal is a high-speed request signal, and then the memory is referred to the memory according to the request signal. A central processing unit which outputs response data to the second buffer 5 and simultaneously generates a response signal and updates data requiring high-speed processing by the timer 6 signal in accordance with the contents of the priority information unit 2; 7), a ROM 8 storing a program, and data requiring high-speed processing, and for a predetermined time under the control of the priority information unit 7 at a predetermined time under the control of the central processing unit 7. Fast response processing of the system for the request data of the terminal, characterized in that it comprises a first RAM 9 updated with the contents of the priority information section 3 and a second RAM 10 storing all data. Circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.