JPH0476553B2

JPH0476553B2 -

Info

Publication number: JPH0476553B2
Application number: JP60070019A
Authority: JP
Inventors: Motoi Yagi; Tadao Myabayashi
Original assignee: Tokyo Electric Co Ltd
Current assignee: Toshiba TEC Corp
Priority date: 1985-04-04
Filing date: 1985-04-04
Publication date: 1992-12-03
Also published as: JPS61230482A

Description

【発明の詳細な説明】［発明の技術分野］この発明は例えば電子スチルカメラにおいてデ
イスクメモリから複合映像信号を読み出してテレ
ビジヨンに映し出す場合などに用いられるテレビ
ジヨン複合映像信号波形処理装置に関する。

［従来の技術］通常のテレビジヨン標準方式では1/2インタレ
ース走査となつている。例えばNTSC方式では１
フイールドの水平走査線は262.5H（1Hは１水平
同期周期である。）で、１フレーム＝２フイール
ドで525Hとなつている。このため、１フイール
ド＝262.5Hが１回転に記録されている電子スチ
ルカメラの回転デイスクを再生する場合、記録の
接ぎ目（始点即ち終点）において水平同期は
0.5H即ち水平同期周期の1/2だけずれることにな
り、通常の受像機では画面に歪みを生じて正常な
表示は不可能になる。このため、デイスクからの
再生信号を記録接ぎ目からフイールドくり返し周
期毎に１つおきに0.5Hの遅延回路を通して連続
な水平同期の再生信号を作る必要がある。すなわ
ち、第４図のａはデイスクからの再生信号を示し
ているが、これをフイールドくり返し周期毎に１
つおきに0.5H遅延することによつて第４図のｂ
に示すような再生信号を作る必要がある。なお、
図中V_Sは垂直同期信号、H_Sは水平同期信号で、
この場合は両信号とも１つおきに遅延をかけてい
る場合を示している。

このような波形処理を行なうテレビジヨン複合
映像信号波形処理装置の基本回路構成は第５図に
示すようになつている。この回路はヘツド１でデ
イスクから読み出した再生信号を増幅器２及びハ
イパスフイルタ３を介して復調回路４に供給し、
その復調回路４から出力される再生信号を0.5H
遅延回路５を介してフイールドくり返し周期毎に
その接点を交互に切換えるアナログスイツチ５の
一方の接点に入力するとともに、他方の接点に直
接入力している。そしてアナログスイツチ５から
出力される再生信号を出力増幅器７を介して複合
映像信号S_Vとして出力している。

このような装置に使用される0.5H遅延回路と
しては従来、第６図に示すものが知られている。
すなわち、入力端子I₁に入力される映像信号を
PNP形のトランジスタTr１１のベースに供給し、
そのトランジスタTr１１からコンデンサＣ１１
を介してPNP形のトランジスタTr１２とNPN形
のトランジスタTr１３からなる回路に供給して
いる。そしてトランジスタTr１３から出力され
る映像信号を電荷結合素子（CCD）からなる遅
延部５１に供給している。一方入力端子I₂に入力
される同期パルスをコンデンサＣ１２及び抵抗Ｒ
２１を介してNPN形のトランジスタTr１４のベ
ースに供給している。このトランジスタTr１４
はそのエミツタを前記トランジスタTr１２のベ
ースに接続し、そのコレクタを＋電源端子と接地
間に接続された可変抵抗器VR₁の可動端子に接続
するとともにコンデンサＣ１３を介して接地して
いる。

この従来回路はトランジスタTr１４の作用に
よつて映像信号をシンクチツプクランプしてい
る。すなわち、トランジスタTr１４のベースに
は正極性の同期パルスが印加され、このシンクチ
ツプでトランジスタTr１４がオンし、可変抵抗
器VR₁で設定されたコンデンサＣ１３の充電電圧
にシンクチツプ電位を保ち、CCD遅延部５１へ
の入力直流電圧レベルを設定している。

［発明が解決しようとする問題点］しかしこの回路では、映像信号の平均画像レベ
ルの変化に関係なく動作点が固定されるため、例
えば映像信号に大きな白レベルを多く含み平均画
像レベルの高い信号に対して平均的歪みが少なく
なるように動作点を選ぶと、映像信号に黒レベル
を多く含んだ平均画像レベルの低い信号に対して
はCCDの動作特性の直線性から非直線性へ移る
端部付近で遅延動作が行われることになり、波形
に片方向の歪みが生じる問題があつた。また、シ
ンクチツプクランプ電位の温度による変動も受け
易く、また同期パルス波形によりバイアスが影響
を受け、これらによつても波形に非直線性の歪み
が生じる問題があつた。

このような問題は画像の明るさの違いによつて
フリツカが発生したり、温度変動に対して画像が
不安定となるなどの問題となつて現われる。

この発明はこのような事情に鑑みて為されたも
ので、明るい画像や暗い画像などの画がらが変わ
つてもそれによつて映像信号の波形に歪みが生じ
る虞れがなく、従つて画像にフリツカが発生する
虞れがなく、また、温度変化に対しても安定した
動作を保障できるテレビジヨン複合映像信号波形
処理装置を提供することを目的とする。

［問題点を解決するための手段］この発明は1/2インタレース走査方式で１フレ
ームの画像を表示するための複合映像信号を１フ
イールドのくり返し再生信号として記憶した映像
信号記憶媒体から取出される再生信号を出力する
復調回路と、この復調回路からの再生信号を水平
同期周期の1/2時間遅延する電荷結合素子で構成
される0.5H遅延回路と、この遅延回路から出力
される再生信号及び復調回路から出力されるその
ままの再生信号をフイールドくり返し周期毎に交
互に通過させる回路切換え手段とを有するテレビ
ジヨン複合映像信号波形処理装置において、
0.5H遅延回路は、その入力部に交流結合回路と
バイアス設定回路とを設けたものである。

［作用］この発明は上述した構成をもつことによつて電
荷結合素子に入力される平均的映像信号レベルを
明るい画像や暗い画像などの画がらに関係なく電
荷結合素子の最も歪みの少ない動作点に合せるこ
とができ、歪みの少ない映像信号波形が得られ
る。また、遅延制御動作に同期パルスの入力も不
要にできる。

［発明の実施例］以下、この発明の一実施例を図面を参照して説
明する。

第１図において２１はヘツドで、このヘツド２
１は1/2インタレース走査方式で１フレームの画
像を表示するための複合映像信号を１フイールド
のくり返し再生信号として記憶した映像信号記憶
媒体であるデイスクから再生信号を読み出すよう
にしている。このヘツド２１で読み取つた再生信
号を増幅器２２及びハイパスフイルタ２３を介し
て復調回路２４に供給している。

前記復調回路２４は再生信号と同期信号を出力
する作用を為すもので、再生信号を電荷結合素子
（CCD）で構成される0.5H遅延回路２５に供給す
るとともにコンデンサC₁を介してPNP形トラン
ジスタTr１のベースに供給している。

前記遅延回路２５は入力される再生信号を水平
同期周期の1/2時間遅延するもので、この遅延し
た再生信号をピークレベル補正手段を構成する平
衡変調回路２６の入力端子Ｉ及び加算器２７に供
給している。

前記平衡変調回路２６はその入力端子Ｂに抵抗
R₁，R₂の分圧回路によつて得られる基準電圧を
入力するとともに、その入力端子Ｃに後述するピ
ークレベル差検出手段からの誤差電圧を入力し、
誤差電圧の大きさに応じた利得で入力される再生
信号を処理して正又は負極性の信号を出力端子Ｏ
から出力し、その信号を前記加算器２７に供給し
ている。

前記加算器２７は前記遅延回路２５からの再生
信号に前記平衡変調回路２６からの信号を重畳し
てレベル補正し、そのレベル補正後の遅延再生信
号をコンデンサC₂を介してPNP形トランジスタ
Tr２のベースに供給している。

前記トランジスタTr１のコレクタは接地され、
そのエミツタは回路切換え手段を構成するアナロ
グスイツチ２８の一方の固定接点２８₁に接続さ
れるとともにダイオードD₁を順方向に介し、さ
らに抵抗R₃を介して一端が接地された抵抗R₄と
コンデンサC₃との並列回路の他端及びエミツタ
フオロアのNPN形トランジスタTr３のベースに
接続されている。また、前記トランジスタTr２
のコレクタは接地され、そのエミツタは前記アナ
ログスイツチ２８の他方の固定接点２８₂に接続
されるとともにダイオードD₂を順方向に介し、
さらに抵抗R₅を介して一端が接地された抵抗R₅
とコンデンサC₄との並列回路の他端及びエミツ
タフオロアのNPN形トランジスタTr４のベース
に接続されている。前記ダイオードD₁、抵抗R₃、
抵抗R₄とコンデンサC₃との並列回路及びトラン
ジスタTr３からなる回路は遅延されない再生信
号における映像信号のピークレベルを検出するピ
ークレベル検出手段を構成し、またダイオード
D₂、抵抗R₅、抵抗R₆とコンデンサC₄との並列回
路及びトランジスタTr４からなる回路は遅延さ
れた再生信号における映像信号のピークレベルを
検出するピークレベル検出手段を構成している。
前記各トランジスタTr３，Tr４はそのコレクタ
を＋電源端子に接続し、そのエミツタを抵抗を介
して接地している。なお、この回路においてはコ
ンデンサC₃，C₄の容量を比較的大きくすれば映
像信号のピークレベルが波形状であつてもそのピ
ークレベルの平均値をピークレベルとして検出す
ることができる。

前記トランジスタTr３のエミツタ出力をポル
テイジフオロアの演算増幅器２９を介してピーク
レベル差検出手段を構成する差動増幅器３０の一
方の入力端子（＋）に供給している。また、前記
トランジスタTr４のエミツタ出力を前記差動増
幅器３０の他方の入力端子（−）に供給してい
る。前記差動増幅器３０は各トランジスタTr３，
Tr４を介して入力される遅延されない映像信号
のピークレベルと遅延された映像信号のピークレ
ベルとを入力してそのレベル差を検出し、その差
を誤差電圧として出力し、抵抗を介して前記平衡
変調回路２６の入力端子Ｃに供給している。

前記アナログスイツチ２８の共通接点２８₃は
＋電源端子と接地間に接続された抵抗₇、スイツ
チ３１及びコンデンサC₅の直列回路の上記抵抗
R₇とスイツチ３１との接続点及び同期分離回路
３２の入力端子に接続するとともに、抵抗R₈，
R₉を直列に介して出力増幅器３３の入力端子に
接続している。

前記同期分離回路３２は再生信号のペデスタル
期間だけ発生するパルスと同期パルスを出力し、
ペデスタル期間発生パルスで前記スイツチ３１を
そのペデスタル期間オン動作し、かつ同期パルス
をシンクチツプレベル設定手段を構成するNPN
形トランジスタTr５のベースに供給している。
前記コンデンサC₅の端子間電圧をペデスタルク
ランプ回路３４の入力端子に供給している。この
ペデスタルクランプ回路３４の出力を抵抗Ｒ１０
を介して前記トランジスタTr１のベースに供給
するとともに抵抗Ｒ１１を介して前記トランジス
タTr２のベースに供給している。前記抵抗R₇，
Ｒ１０，Ｒ１１、スイツチ３１、コンデンサC₅
及びペデスタルクランプ回路３４はペデスタルレ
ベル制御回路を構成している。

前記トランジスタTr５のエミツタはコンデン
サC₆を介して接地されるとともに、＋電源端子と
接地間に接続された抵抗Ｒ１２、可変抵抗器
VR₁、抵抗Ｒ１３の直列分圧回路における可変抵
抗器VR₁の可動端子に接続されている。前記トラ
ンジスタTr５のコレクタは前記抵抗R₈とR₉との
接続点に接続している。なお、前記トランジスタ
Tr５のベース、エミツタ間には抵抗Ｒ１４が接
続されている。

前記0.5H遅延回路２５は第２図に示すような
構成になつている。すなわち、入力端子I₁に入力
される映像信号をコンデンサC₇を介してエミツ
タフオロアのPNP形トランジスタTr６のベース
に供給している。前記トランジスタTr６のベー
スは抵抗Ｒ１５を介して＋電源端子と接地間に接
続された可変抵抗器VR₂の可動端子に接続してい
る。前記トランジスタTr６のコレクタは接地さ
れ、エミツタは抵抗Ｒ１６を介して＋電源端子に
接続されるとともにコンデンサC₈と抵抗Ｒ１７
との並列回路を介してCCD（電荷結合素子）遅延
部２５１の入力端子に接続されている。前記トラ
ンジスタTr６、コンデンサC₇，C₈、抵抗Ｒ１６，
Ｒ１７からなる回路は交流結合回路を構成し、ま
た前記可変抵抗器VR₂及び抵抗Ｒ１５からなる回
路はバイアス設定回路を構成している。

このように構成された本発明実施例装置におい
てはヘツド２１によつてデイスクから読み出され
た再生信号は増幅器２２、ハイパスフイルタ２３
及び復調回路２４を介して出力される。この復調
回路２４からの再生信号は遅延回路２５によつて
水平同期周期の1/2時間すなわち0.5H遅延され
る。この遅延された再生信号は平衡変調回路２６
及び加算器２７に供給される。そして加算器２７
で遅延されたそのままの再生信号に平衡変調回路
２７からの出力が重畳されてレベル補正され、そ
のレベル補正された再生信号がコンデンサC₂を
介してトランジスタTr２のベースに供給される。
一方、復調回路２４から出力された遅延されない
そのままの再生信号はコンデンサC₁を介してト
ランジスタTr１のベースに供給される。しかし
て、トランジスタTr１のエミツタには遅延され
ない再生信号が出力され、かつトランジスタTr
２のエミツタには遅延された再生信号が出力され
る。

トランジスタTr１に出力される再生信号にお
ける映像信号のピークレベルはダイオードD₁、
抵抗R₃、抵抗R₄とコンデンサC₃及びトランジス
タTr３からなる回路によつて検出され、さらに
演算増幅器２９を介して差動増幅器３０の一方の
入力端子（＋）に供給され、また、トランジスタ
Tr２に出力される再生信号における映像信号ピ
ークレベルはダイオードD₂、抵抗R₅、抵抗R₆と
コンデンサC₄及びトランジスタTr４からなる回
路によつて検出され、差動増幅器３０の他方の入
力端子（−）に供給される。しかして、差動増幅
器３０において遅延されない再生信号における映
像信号のピークレベルと遅延された再生信号にお
ける映像信号のピークレベルが比較され、その差
に応じた誤差電圧が出力される。しかして、平衡
変調回路２６は遅延されない再生信号における映
像信号のピークレベルと遅延された再生信号にお
ける映像信号のピークレベルとを比較して得られ
る誤差電圧に応じた利得で入力される再生信号を
処理することになる。従つて、この平衡変調回路
２６の出力を遅延されたそのままの再生信号に重
畳する加算器２７から出力されるレベル補正され
た再生信号はその映像信号のピークレベルが遅延
されない再生信号における映像信号のピークレベ
ルに一致するように補正されたものとなる。

また、アナログスイツチ２８を介して得られる
再生信号のペデスタルレベルはスイツチ３１のオ
ン、オフ動作によつてコンデンサC₅に保持され
る。この保持電圧はペデスタルクランプ回路３４
を介して、さらに抵抗Ｒ１０を介してトランジス
タTr１のベースに供給されるとともに抵抗Ｒ１
１を介してトランジスタTr２のベースに供給さ
れ、その各トランジスタTr１、Tr２の動作によ
つて遅延されない再生信号のペデスタルレベルと
遅延された再生信号のペデスタルレベルとが一致
するように制御される。従つて、アナログスイツ
チ２８を介して得られる再生信号は遅延された信
号と遅延されない信号とで映像信号のピークレベ
ル及びペデスタルレベルが一致した信号となる。

さらに、同期分離回路３２からの同期パルスに
よつてトランジスタTr５がオン動作し、これに
よつて抵抗R₈とR₉との接続点には可変抵抗VR₁
で設定され、コンデンサC₅に保持された電圧が
現われる。この電圧は再生信号のシンクチツプレ
ベルを設定するレベルに設定されており、これに
より遅延されない再生信号及び遅延された再生信
号のシンクチツプレベルは設定レベルに固定され
る。従つて、最終的に出力増幅器３３から出力さ
れる再生信号S_Vは遅延されない信号と遅延され
た信号とで映像信号のピークレベル、ペデスタル
レベル及びシンクチツプレベルの３つのレベルが
いずれも一致した信号となる。従つて、出力増幅
器３３から出力される再生信号S_Vを複合映像信
号としてテレビジヨン受像機で表示すれば、画像
にはレベル変化によるフリツカが現われることが
なく、チラツキのない鮮明な画面が得られる。

また、0.5H遅延回路２５においては映像信号
がコンデンサC₇を介してトランジスタTr６のベ
ースに供給される。そしてこのトランジスタTr
６のベースには可変抵抗器VR₂から抵抗Ｒ１５を
介してバイアスが与えられるようになつているの
で、トランジスタTr６のエミツタの平均電位は
可変抵抗器VR₂によつて設定できる。また、トラ
ンジスタTr６のエミツタから出力される平均的
映像信号レベルをCCD入力電源によるセルフバ
イアス効果を利用してコンデンサC₈と抵抗Ｒ１
７との並列回路を介してCCD遅延部２５１に入
力している。従つて、可変抵抗器VR₂の設定によ
つてCCD遅延部２５１に入力される平均的映像
信号レベルがCCD遅延部２５１の動作点の一番
安定した位置になるように設定することができ、
このように設定することによつて入力端子I₁から
入力される映像信号が明るい画像や暗い画像など
画がらが変化する映像信号であつても常にその映
像信号の平均的レベルがCCD遅延部２５１の動
作点の一番安定した位置になるように制御される
ので、映像信号は常にCCD遅延部２５１の動作
特性の直線性の部分で遅延制御されることにな
り、画がらの変化によつて映像信号の波形に歪み
が生じる虞れはない。従つて、画面には0.5H遅
延回路２５の動作の影響によるフリツカも発生す
ることはない。

さらに、従来のように同期パルスを使用してシ
ンクチツプクランプする必要がないので、温度変
化による変動を受ける虞れはない。また、同期パ
ルス波形によつてバイアスが影響を受けることも
ない。従つて、この点においても表示画面の安定
度は高くなる。

こうして受像機にはより鮮明度の高い画像を表
示することができるようになる。

次にこの発明の他の実施例を図面を参照して説
明する。なお、前記実施例と同一のものには同一
符号を付して詳細な説明は省略する。

これは第３図に示すように0.5H遅延回路２５
の他の実施例を示すもので、トランジスタTr６
のベース側に介挿されたコンデンサC₇を省き、
また可変抵抗器VR₂と抵抗Ｒ１５をCCD遅延部
２５１の入力端子に接続し、かつ抵抗Ｒ１７も省
いたものである。

この回路でもCCDへの入力平均電位は可変抵
抗器VR₂によつて設定でき、またCCDのセルフ
バイアス効果も利用することができるので、前記
実施例と同様に入力端子I₁から入力される映像信
号が明るい画像や暗い画像など画がらが変化する
映像信号であつても常にその映像信号の平均的レ
ベルがCCD遅延部２５１の動作点の一番安定し
た位置になるように制御することができ、映像信
号を常にCCD遅延部２５１の動作特性の直線性
の部分で遅延制御することができて、画がらの変
化によつて映像信号の波形に歪みが生じる虞れは
ない。なお、この回路においてはCCDのセルフ
バイアス効果を有効に利用するためには抵抗Ｒ１
５の抵抗値を大きく設定する必要がある。

［発明の効果］以上詳述したようにこの発明によれば、明るい
画像や暗い画像などの画がらが変わつてもそれに
よつて映像信号の波形に歪みが生じる虞れがな
く、従つて画像にフリツカが発生する虞れがな
く、また、温度変化に対しても安定した動作を保
障できるテレビジヨン複合映像信号波形処理装置
を提供できるものである。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第
２図は同実施例における0.5H遅延回路の具体的
回路図、第３図はこの発明の他の実施例を示す
0.5H遅延回路の具体的回路図、第４図は遅延回
路による再生信号の遅延制御を説明するための波
形図、第５図は基本的回路構成を示すブロツク
図、第６図は従来例を示す回路図である。２１……ヘツド、２４……復調回路、２５……
0.5H遅延回路、２８……アナログスイツチ、Tr
６……エミツタフオロアのPNP形トランジスタ、
C₇，C₈……コンデンサ、VR₂……可変抵抗器、
Ｒ１５，Ｒ１６，Ｒ１７……抵抗。

Claims

【特許請求の範囲】

１ 1/2インタレース走査方式で１フレームの画
像を表示するための複合映像信号を１フイールド
のくり返し再生信号として記憶した映像信号記憶
媒体から取出される上記再生信号を出力する復調
回路と、この復調回路からの再生信号を水平同期
周期の1/2時間遅延する電荷結合素子で構成され
る0.5H遅延回路と、この遅延回路から出力され
る再生信号及び前記復調回路から出力されるその
ままの再生信号をフイールドくり返し周期毎に交
互に通過させる回路切換え手段とを有するテレビ
ジヨン複合映像信号波形処理装置において、前記
0.5H遅延回路は、その入力部に交流結合回路と
バイアス設定回路とを設けたことを特徴とするテ
レビジヨン複合映像信号波形処理装置。