JPH0476091B2 - - Google Patents

Info

Publication number
JPH0476091B2
JPH0476091B2 JP59105193A JP10519384A JPH0476091B2 JP H0476091 B2 JPH0476091 B2 JP H0476091B2 JP 59105193 A JP59105193 A JP 59105193A JP 10519384 A JP10519384 A JP 10519384A JP H0476091 B2 JPH0476091 B2 JP H0476091B2
Authority
JP
Japan
Prior art keywords
conductor
insulating film
liquid crystal
crystal display
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59105193A
Other languages
Japanese (ja)
Other versions
JPS60247686A (en
Inventor
Shoichiro Takahara
Takayuki Urabe
Akihiko Imaya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP59105193A priority Critical patent/JPS60247686A/en
Publication of JPS60247686A publication Critical patent/JPS60247686A/en
Publication of JPH0476091B2 publication Critical patent/JPH0476091B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は液晶表示素子の製造方法に関し、各表
示電極に電気絶縁性薄膜を介して電気信号が与え
られる構成を有する液晶表示素子の製造方法に関
する。
TECHNICAL FIELD The present invention relates to a method for manufacturing a liquid crystal display element, and more particularly, to a method for manufacturing a liquid crystal display element having a configuration in which an electrical signal is applied to each display electrode via an electrically insulating thin film.

背景技術 第1図は先行技術に従う典型的な液晶表示素子
の基板1の一部分の平面図であり、第2図は第1
図の一部分の斜視図である。基板1上には複数の
第1導電体2がパターン形成され、その表面に第
1絶縁膜3が2000Å〜4000Åの厚みで形成されて
いる。第1絶縁膜3を選択的に被覆するように、
複数の第2導電体4が形成されるが、第1導電体
2と第2導電体4との間には第2絶縁膜5が300
Å〜700Åの厚みで形成されている。ここで第2
導電体4と第2絶縁膜5と第1導電体2とは、い
わゆる金属−絶縁膜−金属構造を有する非線型抵
抗素子(Metal−Insulator−Metal素子、以後
MIM素子と略称する)6を形成するようにされ
ている。
BACKGROUND ART FIG. 1 is a plan view of a portion of a substrate 1 of a typical liquid crystal display device according to the prior art, and FIG.
FIG. 3 is a perspective view of a portion of the figure; A plurality of first conductors 2 are patterned on a substrate 1, and a first insulating film 3 is formed on the surface thereof to a thickness of 2000 Å to 4000 Å. To selectively cover the first insulating film 3,
A plurality of second conductors 4 are formed, and between the first conductor 2 and the second conductor 4 there is a second insulating film 5 of 300 mm.
It is formed with a thickness of Å to 700 Å. Here the second
The conductor 4, the second insulating film 5, and the first conductor 2 are a nonlinear resistance element (Metal-Insulator-Metal element, hereinafter referred to as a metal-insulator-metal element) having a so-called metal-insulator-metal structure.
(abbreviated as MIM element) 6.

次に第2導電体4に電気的に接続するように表
示電極7が形成される。このような工程を経て液
晶表示素子が製造されるが、上述のようなMIM
素子6を含む液晶表示素子を以後、MIM型液晶
表示素子と略称する。
Next, a display electrode 7 is formed to be electrically connected to the second conductor 4. Liquid crystal display elements are manufactured through these processes, but MIM as described above
Hereinafter, the liquid crystal display element including the element 6 will be abbreviated as an MIM type liquid crystal display element.

このようなMIM型液晶表示素子の製造におい
ては2つの大きな問題点が含まれている。第1点
目はマスク合せ精度に関する問題であり、第2点
目は表示電極7の大きさに関する問題である。ま
ず第1点目のマスク合せ精度に関する問題につい
て述べる。第1図示のように表示電極7の配列ピ
ツチL1が200μm〜600μmであれば各表示電極
7の間の間隔L2は20μm〜60μmである。また
第2導電体4などのパターン形成時におけるマス
ク合せ精度は、形成される最細線の幅の1/4〜1/1
0の精度が要求される。したがつて各表示電極7
のピツチL1が200μm〜600μmならば、この場
合のマスク合せ精度は2μm〜6μmの精度が要求
される。
There are two major problems involved in manufacturing such MIM type liquid crystal display elements. The first point is related to mask alignment accuracy, and the second point is related to the size of display electrode 7. First, we will discuss the first problem regarding mask alignment accuracy. As shown in the first diagram, if the arrangement pitch L1 of the display electrodes 7 is 200 μm to 600 μm, the interval L2 between each display electrode 7 is 20 μm to 60 μm. In addition, the mask alignment accuracy when forming patterns such as the second conductor 4 is 1/4 to 1/1 of the width of the thinnest line to be formed.
Precision of 0 is required. Therefore, each display electrode 7
If the pitch L1 is 200 μm to 600 μm, the mask alignment accuracy in this case is required to be 2 μm to 6 μm.

従来、MIM素子を含まない液晶表示素子の製
造に用いられていたフオトリソグラフイツク技術
のマスク合せ精度は数10μmであり、この精度で
はMIM型液晶表示素子の製造に適さなくなつて
いた。したがつて大規模集積回路を製造する際に
用いられている高精度のフオトリソグラフイツク
技術が用いられており、MIM型液晶表示素子製
造のコストアツプの要因の一つであつた。
The mask alignment accuracy of the photolithographic technology conventionally used for manufacturing liquid crystal display elements that do not include MIM elements is several tens of micrometers, and this accuracy has become unsuitable for manufacturing MIM type liquid crystal display elements. Therefore, high-precision photolithographic technology, which is used in manufacturing large-scale integrated circuits, is used, which is one of the factors that increases the cost of manufacturing MIM type liquid crystal display elements.

第2点目の表示電極7の大きさの問題について
述べる。従来技術でMIM型液晶表示素子を製造
するとき、第1図示のように第1導電体を表示電
極7の間に配設しなくてはならなかつた。したが
つて表示電極7の大きさに制限が課せられている
という問題があつた。
The second issue, the size of the display electrode 7, will be discussed. When manufacturing an MIM type liquid crystal display element using the conventional technology, a first conductor had to be disposed between display electrodes 7 as shown in the first diagram. Therefore, there is a problem in that the size of the display electrode 7 is limited.

上述の問題点と同様な問題点を有する他の従来
例として、特開昭57−182779(以下、第2従来例)
および特開昭57−179884(以下、第3従来例)が
挙げられる。
Another conventional example having problems similar to those described above is JP-A-57-182779 (hereinafter referred to as the second conventional example).
and JP-A-57-179884 (hereinafter referred to as the third conventional example).

第2従来例は、透明電極、絶縁膜およびMIM
素子がこの順序で形成された構成を示しており、
前記透明電極は絶縁膜に設けられたスルーホール
を通じてMIM素子を構成する金属の一方と電気
的に接続される構成が示されている。また、第3
従来例では、全面に酸化物を形成したMIM素子
が示されている。いずれの従来例でも開口率が低
く、過度に高い位置合わせ精度を要するという問
題点を有している。
The second conventional example consists of a transparent electrode, an insulating film, and an MIM.
It shows a configuration in which the elements are formed in this order,
A configuration is shown in which the transparent electrode is electrically connected to one of the metals constituting the MIM element through a through hole provided in an insulating film. Also, the third
A conventional example shows an MIM element in which an oxide is formed over the entire surface. Both conventional examples have a problem in that the aperture ratio is low and excessively high positioning accuracy is required.

目 的 本発明の第1の目的は、製造時における精度を
格段に高くする必要がなく、製造時の歩留りが向
上され、製造コストの低減を図ることができる改
良された液晶表示素子の製造方法を提供すること
であり、第2の目的は、表示電極の面積を大きく
して表示画面上における表示電極の占める面積の
割合を大きくすることができ、したがつて表示品
位の高い、電気絶縁性薄膜を介在する回路を含む
液晶表示素子の製造方法を提供することである。
Purpose A first object of the present invention is to provide an improved method for manufacturing a liquid crystal display element that does not require extremely high precision during manufacturing, improves yield during manufacturing, and reduces manufacturing costs. The second purpose is to increase the area of the display electrodes to increase the proportion of the area occupied by the display electrodes on the display screen, thereby providing high display quality and electrical insulation properties. An object of the present invention is to provide a method for manufacturing a liquid crystal display element including a circuit with a thin film interposed therebetween.

発明の構成 本発明は、下記のA工程〜E工程を含むことを
特徴とする液晶表示装置の製造方法である。
Structure of the Invention The present invention is a method for manufacturing a liquid crystal display device, which is characterized by including the following steps A to E.

A ガラス基板上に金属材料からなる帯状の第1
導電体を複数形成する。
A. A first strip made of a metal material is placed on a glass substrate.
A plurality of conductors are formed.

B 第1導電体を陽極酸化法により酸化し、予め
定める膜厚の第1絶縁膜を形成する。
B The first conductor is oxidized by an anodic oxidation method to form a first insulating film having a predetermined thickness.

C 第1絶縁膜上でMIM素子がそれぞれ形成さ
れる複数の形成領域を被覆して、金属材料から
なる第2導電体と剥離補助層とをそれぞれ積層
して形成し、各形成領域においてそれぞれ
MIM素子を構成する。
C A second conductor made of a metal material and a peeling auxiliary layer are laminated to cover a plurality of formation regions where MIM elements are respectively formed on the first insulating film, and a peeling auxiliary layer is laminated and formed in each formation region.
Configures the MIM element.

D ガラス基板の全面に電気絶縁性材料からなる
第2絶縁膜を形成し、前記各剥離補助層をリフ
トオフ法により除去し、前記各形成領域に透孔
をそれぞれ形成する。
D. A second insulating film made of an electrically insulating material is formed on the entire surface of the glass substrate, each of the peeling auxiliary layers is removed by a lift-off method, and a through hole is formed in each of the formation regions.

E 前記各透孔を被覆し、第2導電体と電気的に
接続される複数の表示電極をガラス基板の全面
に行列状の配置で形成する。
E. A plurality of display electrodes covering each of the through holes and electrically connected to the second conductor are formed in a matrix arrangement over the entire surface of the glass substrate.

本発明によれば、製造時にマスク合わせ精度に
詳しさを要するのは、第1絶縁膜を被覆して第2
導電体を形成するときと、透孔を被覆して表示電
極を形成するときとである。前者のときは、第2
導電体は第1絶縁膜を被覆できればよく、マスク
合せ精度は数十μmで充分である。また後者の場
合は表示電極は透孔を被覆できればよいので、マ
スク合わせ精度が数百μmで充分である。すなわ
ち本発明では、過度に高精度の製造技術を用いる
必要が解消され、従来から用いられているマスク
合わせ精度が数十μmのフオトリソグラフイツク
技術で充分であり、この点において製造工程を簡
略化できるという効果を有している。
According to the present invention, it is possible to cover the first insulating film and the second insulating film, which requires detailed mask alignment accuracy during manufacturing.
One is when a conductor is formed, and the other is when a display electrode is formed by covering the through hole. In the former case, the second
The conductor only needs to cover the first insulating film, and a mask alignment accuracy of several tens of μm is sufficient. In the latter case, the display electrode only needs to cover the through hole, so a mask alignment accuracy of several hundred μm is sufficient. In other words, the present invention eliminates the need to use excessively high-precision manufacturing technology, and the conventionally used photolithography technology with a mask alignment accuracy of several tens of micrometers is sufficient, and in this respect, the manufacturing process is simplified. It has the effect of being possible.

また本発明で用いられるスイツチング素子とし
てのMIM素子は、表示電極と第2導電体とを絶
縁する第2絶縁膜に形成された透孔の中に形成さ
れる。
Further, the MIM element as a switching element used in the present invention is formed in a through hole formed in a second insulating film that insulates the display electrode and the second conductor.

実施例 第3図は本発明に従う液晶表示素子の一部断面
を示す斜視図であり、第4図は第3図のガラス基
板(以下基板と略す)10の一部分の平面図であ
り、第5図は第4図の一部分の斜視図である。第
3図において基板10,10aは互いに平行で対
向するように配置される。基板10上には第1導
電体11が形成され、第1導電体11上には後述
するMIM素子12と表示電極13とを含む複数
の回路が構成されている。さらにその上に配向膜
14が形成される。
Embodiment FIG. 3 is a perspective view showing a partial cross section of a liquid crystal display element according to the present invention, FIG. The figure is a perspective view of a portion of FIG. 4. In FIG. 3, substrates 10 and 10a are arranged parallel to each other and facing each other. A first conductor 11 is formed on the substrate 10, and a plurality of circuits including an MIM element 12 and a display electrode 13, which will be described later, are configured on the first conductor 11. Furthermore, an alignment film 14 is formed thereon.

基板10aの表面には、第1導電体11の延在
方向(第4図の上下方向)とは垂直な方向に平行
して延びる複数の帯状電極15が形成されてい
る。各帯状電極15は、基板10上の各表示電極
13に対向するように配置され、各帯状電極15
と各表示電極13とによつてドツトマトリツクス
方式の表示方式が構成されている。帯状電極15
を含む基板10aの表面には配向膜14aが形成
されている。配向膜14,14aとの間には液晶
16が封入される。
A plurality of band-shaped electrodes 15 are formed on the surface of the substrate 10a, extending in parallel in a direction perpendicular to the extending direction of the first conductor 11 (vertical direction in FIG. 4). Each strip electrode 15 is arranged to face each display electrode 13 on the substrate 10, and each strip electrode 15 is arranged to face each display electrode 13 on the substrate 10.
and each display electrode 13 constitute a dot matrix display system. Strip electrode 15
An alignment film 14a is formed on the surface of the substrate 10a including the substrate 10a. A liquid crystal 16 is sealed between the alignment films 14 and 14a.

第6図は本発明に従う液晶表示素子の製造方法
を説明するための、基板10の一部分の平面図で
ある。第7図1〜第7図5は第6図1〜第6図5
の後述する切断面線からそれぞれ見た断面図であ
る。第6図1、および第6図1の切断面線A−A
から見た断面図の第7図1を参照する。基板10
の上に第1導電体11をパターン形成する。基板
10はたとえばホウケイ酸ガラスから形成され、
第1導電体11はたとえばタンタルTaから形成
される。次に第1導電体11の表面に陽極酸化法
で五酸化タンタルTa2O5の電気絶縁性薄膜を300
Å〜700Åの厚みで第1絶縁膜17として形成す
る。
FIG. 6 is a plan view of a portion of the substrate 10 for explaining the method of manufacturing a liquid crystal display element according to the present invention. Figures 71 to 75 are Figures 61 to 65.
FIG. 3 is a cross-sectional view taken from a cutting plane line to be described later. Fig. 6 1 and section line A-A in Fig. 6 1
Please refer to FIG. 7 1, which is a sectional view taken from above. Substrate 10
A first conductor 11 is patterned thereon. The substrate 10 is made of borosilicate glass, for example.
The first conductor 11 is made of tantalum Ta, for example. Next, an electrically insulating thin film of tantalum pentoxide (Ta 2 O 5) is applied to the surface of the first conductor 11 using an anodic oxidation method.
The first insulating film 17 is formed with a thickness of Å to 700 Å.

次に第6図2、および第6図2の切断面線B−
Bから見た断面図である第7図2を参照する。第
1絶縁膜17上において、後述するMIM素子1
2の形成される形成領域18を、第1導電体11
の延在方向(第6図の上下方向)に垂直な方向に
被覆するように、Taから形成される第2導電体
19を、たとえばフオトレジストなどの感光性材
料を用いてパターン形成する。このとき、第2導
電体上のフオトレジスタ20は剥離補助層とし
て、剥離せず残置する。
Next, see FIG. 6 2, and the section line B- in FIG. 6 2.
Please refer to FIG. 72, which is a cross-sectional view seen from B. On the first insulating film 17, an MIM element 1, which will be described later,
2 is formed in the first conductor 11.
A second conductor 19 made of Ta is patterned using a photosensitive material such as photoresist so as to cover the second conductor 19 in a direction perpendicular to the extending direction (vertical direction in FIG. 6). At this time, the photoresist 20 on the second conductor is left as a peeling auxiliary layer without being peeled off.

次に第6図3、および第6図3の切断面線C−
Cから見た断面図である第7図3を参照する。前
述した工程によつて第2導電体19などが形成さ
れた基板10の表面全体に亘つて第2絶縁膜21
を形成する。このとき第2絶縁膜21はたとえば
二酸化シリコンSiO2から形成される。このとき、
前述した第1絶縁膜17上の、形成領域18以外
の残余の部分上に重ねて第2絶縁膜21が形成さ
れることになる。したがつて第1導電体11と表
示電極13との間に形成領域18以外で電流が流
れることが防がれる。
Next, see FIG. 6 3 and the cutting plane line C- in FIG. 6 3.
Please refer to FIG. 7, which is a cross-sectional view taken from C. A second insulating film 21 is formed over the entire surface of the substrate 10 on which the second conductor 19 and the like are formed by the process described above.
form. At this time, the second insulating film 21 is formed of, for example, silicon dioxide SiO 2 . At this time,
The second insulating film 21 is formed so as to overlap the remaining portion of the first insulating film 17 other than the formation region 18 . Therefore, current is prevented from flowing between the first conductor 11 and the display electrode 13 in areas other than the formation region 18.

次に第6図4、および第6図4の切断面線D−
Dから見た断面図の第7図4を参照する。第2導
電体19上のフオトレジスト20および第2絶縁
膜21を剥離する。このとき第2絶縁膜21には
透孔22が形成され、この透孔22を介して第2
導電体19が露出していることになる。
Next, see FIG. 6 4 and the cutting plane line D- in FIG. 6 4.
Please refer to FIG. 74, which is a cross-sectional view seen from D. Photoresist 20 and second insulating film 21 on second conductor 19 are removed. At this time, a through hole 22 is formed in the second insulating film 21, and the second
This means that the conductor 19 is exposed.

次に第6図5、および第6図5の切断面線E−
Eから見た断面図の第7図5を参照する。透孔2
2を被覆して表示電極13を形成する。このとき
表示電極13は、たとえば酸化インジウムIn2O3
から形成され、透孔22を介して第2導電体19
と電気的に接続するようにされる。
Next, FIG. 6 5 and the cutting plane line E- in FIG. 6 5
Please refer to FIG. 75, which is a cross-sectional view seen from E. Through hole 2
2 to form a display electrode 13. At this time, the display electrode 13 is made of, for example, indium oxide In 2 O 3
The second conductor 19 is formed through the through hole 22.
to be electrically connected.

上述した製造工程によつて実現された基板10
上の構成において、形成領域18で第1導電体1
1および第1絶縁膜17および第2導電体19は
MIM素子12を構成する。したがつて表示電極
13はMIM素子12のみを介して電気信号を与
えられるようにすることができた。
Substrate 10 realized by the manufacturing process described above
In the above configuration, the first conductor 1 is formed in the formation region 18.
1, the first insulating film 17, and the second conductor 19 are
The MIM element 12 is configured. Therefore, the display electrode 13 could be given an electrical signal only through the MIM element 12.

第8図および第9図は本発明の他の実施例に従
う液晶表示素子の製造方法を説明する図である。
この実施例は前述の実施例に類似し、対応する部
分には同一の参照符を付す。第8図は基板10の
一部分の平面図であり、第9図1〜第9図5は第
8図1〜第8図5と対応し、第8図1〜第8図5
の各切断面線F−F、G−G、H−H、I−I、
J−Jからそれぞれ見た断面図である。
FIGS. 8 and 9 are diagrams illustrating a method of manufacturing a liquid crystal display element according to another embodiment of the present invention.
This embodiment is similar to the previous embodiment and corresponding parts are provided with the same reference numerals. FIG. 8 is a plan view of a part of the substrate 10, and FIGS. 91 to 95 correspond to FIGS. 81 to 85, and FIGS.
Each section line F-F, G-G, H-H, I-I,
FIG. 3 is a cross-sectional view taken along JJ.

注目すべきは第8図2および第9図2で形成さ
れる剥離補助層23である。この剥離補助層23
は、たとえば酸化亜鉛ZnOから形成される。第8
図1および第9図1図示のように基板10上に形
成された第1導電体11と第1絶縁膜17を被覆
して第8図2および第9図2図示のように第2導
電体19および剥離補助層23が形成される。こ
の形成時においては、フオトエツチング技術など
の技術が用いられる。第2絶縁膜21としてポリ
イミドなどの有機材料を用いた場合、その硬化プ
ロセスは300℃以上の温度における焼成によるが、
このような温度に対し、たとえばフオトレジスト
では耐性を有さず、フオトレジストが融けてしま
い透孔22が得られなくなつてしまう。
What should be noted is the peeling auxiliary layer 23 formed in FIG. 8 2 and FIG. 9 2 . This peeling auxiliary layer 23
is formed, for example, from zinc oxide ZnO. 8th
The first conductor 11 and first insulating film 17 formed on the substrate 10 are coated as shown in FIGS. 1 and 9, and the second conductor is formed as shown in FIGS. 2 and 9. 19 and a peeling auxiliary layer 23 are formed. During this formation, techniques such as photoetching are used. When an organic material such as polyimide is used as the second insulating film 21, the curing process involves baking at a temperature of 300°C or higher;
For example, a photoresist has no resistance to such temperatures, and the photoresist melts, making it impossible to obtain the through holes 22.

これに対し本実施例においてZnOで形成した剥
離補助層23は上述の加熱処理に対し耐性を有
し、充分に所望の透孔22が得られるようにする
ことができる。
On the other hand, the peeling auxiliary layer 23 formed of ZnO in this embodiment has resistance to the above-mentioned heat treatment, and can sufficiently form the desired through-holes 22.

また第8図4および第9図4図示のように基板
10上に形成された第2絶縁膜21を剥離すると
き(第8図4および第9図4参照)、前記剥離補
助層23をマスクとして使用することができる。
次に第8図5および第9図5図示のように表示電
極13を、前述の実施例のように形成する。この
ようにして所望のMIM型液晶表示素子を得るよ
うにすることができる。
Furthermore, when peeling off the second insulating film 21 formed on the substrate 10 as shown in FIGS. 8 and 9 (see FIGS. 8 and 9), the peeling auxiliary layer 23 is used as a mask. It can be used as
Next, as shown in FIG. 8 and FIG. 9, display electrodes 13 are formed in the same manner as in the previous embodiment. In this way, a desired MIM type liquid crystal display element can be obtained.

上述の2つの実施例においては、製造時にマス
ク合せ精度を要するのは、第1絶縁膜17を被覆
して第2導電体19を形成するときと、透孔22
を被覆して表示電極13を形成するときとであ
る。前者のときは第2導電体19は第1絶縁膜1
7を被覆できればよく、マスク合せ精度は数10μ
mで充分である。また後者の場合は表示電極13
は透孔22を被覆できればよいのでマスク合せ精
度は数100μmで充分である。したがつて従来の
液晶表示素子を製造する際に用いられていたフオ
トリソグラフイツク技術でMIM型液晶表示素子
を製造するようにすることができる。
In the two embodiments described above, mask alignment accuracy is required during manufacturing when forming the second conductor 19 by covering the first insulating film 17 and when forming the through hole 22.
This is when the display electrodes 13 are formed by covering the substrate. In the former case, the second conductor 19 is the first insulating film 1
It is enough to cover 7, and the mask alignment accuracy is several tens of microns.
m is sufficient. In the latter case, the display electrode 13
Since it is sufficient to cover the through hole 22, a mask alignment accuracy of several 100 μm is sufficient. Therefore, the MIM type liquid crystal display element can be manufactured using the photolithographic technology used in manufacturing conventional liquid crystal display elements.

また第1導電体11の上に重ねて表示電極13
を形成するようにしたので、表示電極13の形状
が第1導電体11の配設状態などによつて影響を
受けることがないようにすることができる。
In addition, a display electrode 13 is superimposed on the first conductor 11.
Since the shape of the display electrode 13 is formed, the shape of the display electrode 13 can be prevented from being affected by the arrangement state of the first conductor 11 or the like.

また剥離補助層23を、第2絶縁膜21の部分
的剥離工程のときのマスクとして使用するように
したので、製造工程が簡略化できる。
Furthermore, since the peeling auxiliary layer 23 is used as a mask during the partial peeling process of the second insulating film 21, the manufacturing process can be simplified.

前述の実施例では第1導電体11および第2導
電体19の材料としてTaを用いたが、他にアル
ミニウムAlなどを用いてもよい。
In the above embodiment, Ta was used as the material for the first conductor 11 and the second conductor 19, but other materials such as aluminum Al may also be used.

また前述の実施例では第1絶縁膜17および第
2絶縁膜21は陽極酸化法を用いて形成したの
で、酸化タンタルTa2O5であつた。しかし他の実
施例として蒸着技術などを用いて形成する場合に
は、電気絶縁性を有する他の材料を広く用いるこ
とができる。
Further, in the above-described embodiment, the first insulating film 17 and the second insulating film 21 were formed using an anodic oxidation method, so they were made of tantalum oxide Ta 2 O 5 . However, in other embodiments, when forming using a vapor deposition technique or the like, other electrically insulating materials can be widely used.

またフオトレジストに替えて感光性ポリイミド
膜などの他の感光性材料を用いてもよい。
Further, other photosensitive materials such as a photosensitive polyimide film may be used in place of the photoresist.

表示電極13はIn2O3から形成されたが、他に
酸化スズSnO2やAlなどを用いてもよい。
Although the display electrode 13 is made of In 2 O 3 , other materials such as tin oxide (SnO 2 ) or Al may also be used.

また前述の実施例では第2導電体19と表示電
極13を各々個別に形成したが、他の実施例とし
て第6図4および第6図5で説明した工程におい
て、第2導電体19に替えて第2絶縁膜21と被
覆するように表示電極13を形成することができ
る。この場合には第2導電体19を蒸着する工程
が不必要になるので製造工程の簡略化および、そ
れに伴うコストダウンを一層図ることができる。
Further, in the above-mentioned embodiment, the second conductor 19 and the display electrode 13 were formed separately, but in another embodiment, the second conductor 19 may be replaced in the process explained with reference to FIG. 6 4 and FIG. The display electrode 13 can be formed so as to cover the second insulating film 21. In this case, since the process of vapor depositing the second conductor 19 is not necessary, the manufacturing process can be simplified and the associated costs can be further reduced.

効 果 以上のように本発明に従えば、電気絶縁性を有
する薄膜を介して電気信号を与えられるような構
成を含む液晶表示素子の製造工程において、その
精度は数10μm〜数100μmの精度で充分である。
従つて大規模集積回路の製造に用いられる高精度
のフオトリソグラフイツク技術を用いなくてもよ
く、コストの低減を図ることができるとともに、
製造される液晶表示素子の歩留りの向上を図るこ
とができる。
Effects As described above, according to the present invention, in the manufacturing process of a liquid crystal display element that includes a configuration in which electrical signals are applied through a thin film having electrical insulation properties, the accuracy is within several tens of micrometers to several hundred micrometers. That's enough.
Therefore, it is not necessary to use high-precision photolithographic technology used in the manufacture of large-scale integrated circuits, and costs can be reduced.
It is possible to improve the yield of manufactured liquid crystal display elements.

また第2導電体上の電気絶縁性薄膜を剥離する
とき、剥離補助層の剥離と共に剥離すればよいよ
うにしたので製造工程の簡略化、精度の緩化が実
現される。
Furthermore, when the electrically insulating thin film on the second conductor is peeled off, it is only necessary to peel it off at the same time as the peeling auxiliary layer, thereby simplifying the manufacturing process and reducing precision.

また第1導電体の上に重ねて表示電極を形成す
るようにしているので、表示電極の大きさは第2
導電体によつて制限されず、従つて表示電極を充
分大きくすることができ、また各表示電極の間の
間隔も小さくすることができる。その結果、表示
品位の高い液晶表示素子も製造することができ
る。
In addition, since the display electrode is formed on top of the first conductor, the size of the display electrode is the same as that of the second conductor.
It is not limited by the conductor, so the display electrodes can be made sufficiently large, and the spacing between each display electrode can also be made small. As a result, a liquid crystal display element with high display quality can also be manufactured.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は先行技術の液晶表示素子の基板1の一
部分の平面図、第2図は第1図の一部分の拡大斜
視図、第3図は本発明に従う液晶表示素子の一断
面を示す斜視図、第4図は第3図の基板10の一
部分の平面図、第5図は第4図の一部分の拡大斜
視図、第6図および第7図は第4図示の構成の製
造工程を説明するための図、第8図および第9図
は本発明の他の実施例の製造工程を説明するため
の図である。 10……基板、11……第1導電体、12……
MIM素子、13……表示電極、17……第1絶
縁膜、19……第2導電体、20……フオトレジ
スト、21……第2絶縁膜、23……剥離補助
層。
FIG. 1 is a plan view of a portion of a substrate 1 of a prior art liquid crystal display element, FIG. 2 is an enlarged perspective view of a portion of FIG. 1, and FIG. 3 is a perspective view showing a cross section of a liquid crystal display element according to the present invention. , FIG. 4 is a plan view of a portion of the substrate 10 shown in FIG. 3, FIG. 5 is an enlarged perspective view of a portion of FIG. 4, and FIGS. 6 and 7 explain the manufacturing process of the configuration shown in FIG. 4. FIGS. 8 and 9 are diagrams for explaining the manufacturing process of other embodiments of the present invention. 10... Substrate, 11... First conductor, 12...
MIM element, 13... display electrode, 17... first insulating film, 19... second conductor, 20... photoresist, 21... second insulating film, 23... peeling auxiliary layer.

Claims (1)

【特許請求の範囲】 1 下記のA工程〜E工程を含むことを特徴とす
る液晶表示装置の製造方法。 A ガラス基板上に金属材料からなる帯状の第1
導電体を複数形成する。 B 第1導電体を陽極酸化法により酸化し、予め
定める膜厚の第1絶縁膜を形成する。 C 第1絶縁膜上でMIM素子がそれぞれ形成さ
れる複数の形成領域を被覆して、金属材料から
なる第2導電体と剥離補助層とをそれぞれ積層
して形成し、各形成領域においてそれぞれ
MIM素子を構成する。 D ガラス基板の全面に電気絶縁性材料からなる
第2絶縁膜を形成し、前記各剥離補助層をリフ
トオフ法により除去し、前記各形成領域に透孔
をそれぞれ形成する。 E 前記各透孔を被覆し、第2導電体と電気的に
接続される複数の表示電極をガラス基板の全面
に行列状の配置で形成する。
[Scope of Claims] 1. A method for manufacturing a liquid crystal display device, comprising the following steps A to E. A. A first strip made of a metal material is placed on a glass substrate.
A plurality of conductors are formed. B The first conductor is oxidized by an anodic oxidation method to form a first insulating film having a predetermined thickness. C A second conductor made of a metal material and a peeling auxiliary layer are laminated to cover a plurality of formation regions where MIM elements are respectively formed on the first insulating film, and a peeling auxiliary layer is laminated and formed in each formation region.
Configures the MIM element. D. A second insulating film made of an electrically insulating material is formed on the entire surface of the glass substrate, each of the peeling auxiliary layers is removed by a lift-off method, and a through hole is formed in each of the formation regions. E. A plurality of display electrodes covering each of the through holes and electrically connected to the second conductor are formed in a matrix arrangement over the entire surface of the glass substrate.
JP59105193A 1984-05-23 1984-05-23 Manufacture of liquid crystal display element Granted JPS60247686A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59105193A JPS60247686A (en) 1984-05-23 1984-05-23 Manufacture of liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59105193A JPS60247686A (en) 1984-05-23 1984-05-23 Manufacture of liquid crystal display element

Publications (2)

Publication Number Publication Date
JPS60247686A JPS60247686A (en) 1985-12-07
JPH0476091B2 true JPH0476091B2 (en) 1992-12-02

Family

ID=14400831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59105193A Granted JPS60247686A (en) 1984-05-23 1984-05-23 Manufacture of liquid crystal display element

Country Status (1)

Country Link
JP (1) JPS60247686A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720779A (en) * 1980-07-11 1982-02-03 Matsushita Electric Ind Co Ltd Image display unit
JPS57179884A (en) * 1981-04-28 1982-11-05 Suwa Seikosha Kk Liquid crystal display unit
JPS57182779A (en) * 1981-05-06 1982-11-10 Suwa Seikosha Kk Liquid crystal display unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720779A (en) * 1980-07-11 1982-02-03 Matsushita Electric Ind Co Ltd Image display unit
JPS57179884A (en) * 1981-04-28 1982-11-05 Suwa Seikosha Kk Liquid crystal display unit
JPS57182779A (en) * 1981-05-06 1982-11-10 Suwa Seikosha Kk Liquid crystal display unit

Also Published As

Publication number Publication date
JPS60247686A (en) 1985-12-07

Similar Documents

Publication Publication Date Title
JP3009438B2 (en) Liquid crystal display
JPH09236827A (en) Thin film transistor substrate for liquid crystal display device and its production
JP2008107849A (en) Liquid crystal display device and its manufacturing method
JPS6161261B2 (en)
JPH11133455A (en) Production of liquid crystal display device
JPH04253342A (en) Thin film transistor array substrate
JPH07168207A (en) Preparation of device array of mim type and display device with array thereof
JP2990815B2 (en) Liquid crystal display device and method of manufacturing the same
JPH06194688A (en) Thin-film transistor matrix device and its production
JPH0476091B2 (en)
JP3076483B2 (en) Method for manufacturing metal wiring board and method for manufacturing thin film diode array
JPH0476092B2 (en)
JP3599174B2 (en) Thin film transistor panel and method of manufacturing the same
JPH08110528A (en) Active matrix panel and its production
JP2500231B2 (en) Substrate for display device
JP2984152B2 (en) Semiconductor element mounting method
JPS6259894B2 (en)
JP2600731B2 (en) Liquid crystal device
JPH11212119A (en) Tft array substrate, its manufacture and liquid crystal display device provided with the substrate
JPH06308539A (en) Production of matrix array substrate
JP3327146B2 (en) Liquid crystal panel, method of manufacturing the same, and electronic equipment using the same
JP3135727B2 (en) Method of forming pad portion of infrared sensor
JPH0437969B2 (en)
JPH0519302A (en) Manufacture of matrix array substrate
JPH05203989A (en) Method for eliminating short circuit