JPH0475527B2 - - Google Patents
Info
- Publication number
- JPH0475527B2 JPH0475527B2 JP25120383A JP25120383A JPH0475527B2 JP H0475527 B2 JPH0475527 B2 JP H0475527B2 JP 25120383 A JP25120383 A JP 25120383A JP 25120383 A JP25120383 A JP 25120383A JP H0475527 B2 JPH0475527 B2 JP H0475527B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load
- power supply
- diode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000008186 active pharmaceutical agent Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 230000007423 decrease Effects 0.000 description 8
- 238000013459 approach Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は交流電源に接続される比較的軽負荷の
電圧制御を行うもので、主として、誘導電動機の
速度制御、電灯、ヒータ等の電力制御等に適す
る。[Detailed Description of the Invention] Industrial Application Field The present invention is for controlling the voltage of relatively light loads connected to an AC power source, and is mainly applicable to speed control of induction motors, power control of lights, heaters, etc. Suitable.
従来例の構成とその問題点
従来例について第１図〜第３図を用いて説明す
る。Configuration of conventional example and its problems The conventional example will be explained using FIGS. 1 to 3.
第１図は一般に広く知られる出力電圧可変型単
巻変圧器（以下、スライダツクと呼ぶ）を示す。
１は交流電源、２はスライダツク、３はスライダ
ツク２の出力タツプ、４は負荷である。いまスラ
イダツク２の入力に印加された交流電源１の電源
電圧VIは、出力タツプ３の位置による比例的に
減少して、負荷４に負荷電圧VLとして印加され
る。電源電圧VIと、負荷電圧VLの様子を、第３
図にそれぞれ実線及び、破線を用いて示す。 FIG. 1 shows a generally widely known variable output voltage autotransformer (hereinafter referred to as a slider).
1 is an AC power supply, 2 is a slider, 3 is an output tap of the slider 2, and 4 is a load. The power supply voltage V I of the AC power supply 1 now applied to the input of the slider 2 is reduced in proportion to the position of the output tap 3, and is applied to the load 4 as a load voltage V L. The state of the power supply voltage V I and load voltage V L is shown in the third section.
The figures are shown using solid lines and broken lines, respectively.
スライダツク２により交流出力電圧を可変する
方式は構造が簡単で、割合安価なため広く使用さ
れているが、欠点としては、重量が重く、構造が
機械的であるため、システムとして制御するには
不適であるということが上げられる。また、出力
電圧を決定する要因は、機械的な接触による為、
長期信頼性、環境信頼性が低いという問題点もあ
る。 The method of varying the AC output voltage using slider 2 has a simple structure and is relatively inexpensive, so it is widely used, but its disadvantages are that it is heavy and has a mechanical structure, making it unsuitable for control as a system. It can be said that In addition, since the factor that determines the output voltage is mechanical contact,
Another problem is that long-term reliability and environmental reliability are low.
次に電子式の交流電圧可変方式の一例を第２図
に示す。 Next, FIG. 2 shows an example of an electronic alternating voltage variable system.
５，６はダイオード、７はNPNトランジスタ、
８はPNPトランジスタ、９は固定抵抗器、１０
は可変抵抗器である。１及び４は第１図と共通で
ある。 5 and 6 are diodes, 7 is an NPN transistor,
8 is a PNP transistor, 9 is a fixed resistor, 10
is a variable resistor. 1 and 4 are the same as in FIG.
固定抵抗器９及び可変抵抗器１０によりNPN
トランジスタ７とPNPトランジスタ８のそれぞ
れベース電圧が決定され、エミツタの電位が決定
し、従つて負荷４に印加される電圧が決まる。交
流電源１の正相及び逆相にそれぞれのトランジス
タ７，８が対応し、交流電源１と、負荷４に印加
される電圧との差、即ち電圧降下分はトランジス
タ７及び８のVCEとして消費される。ダイオード
５及び６はそれぞれのトランジスタ７，８が逆バ
イアスされた際のベース→コレクタ電流を阻止す
る為に必要である。 NPN with fixed resistor 9 and variable resistor 10
The base voltage of each of the transistor 7 and the PNP transistor 8 is determined, the potential of the emitter is determined, and therefore the voltage applied to the load 4 is determined. Transistors 7 and 8 correspond to the positive and negative phases of AC power supply 1, and the difference between the voltage applied to AC power supply 1 and load 4, that is, the voltage drop, is consumed as V CE of transistors 7 and 8. be done. Diodes 5 and 6 are necessary to block base-to-collector current when the respective transistors 7 and 8 are reverse biased.
第２図の回路によつても電源電圧VI及び負荷
電圧VLの電圧波形は第３図の様になる。 Even with the circuit shown in FIG. 2, the voltage waveforms of the power supply voltage V I and the load voltage V L are as shown in FIG. 3.
第２図によれば、可変抵抗器１０を可変するこ
とにより負荷電圧VLを可変することができるが、
主に電力消費を行うトランジスタ７，８が２素子
となること、相互のコレクタに絶縁が必要なこと
等により、小型化、低価格化に限界がある。また
トランジスタ７，８のベースに入つている可変抵
抗器１０の両端には負荷電圧VLが常に印加され
ており、結局、可変抵抗器１０には交流電源１の
電圧VI相当の耐圧が必要になり、更に出力を安
全に可変操作するために絶縁も必要になる。従つ
てこの回路をマイクロコンピユータ等を用いてシ
ステム化するためには、絶縁、高耐圧の制御素子
が必要となり、コンパクトなシステムには適合し
なくなつてしまう。 According to FIG. 2, the load voltage V L can be varied by varying the variable resistor 10.
There are limits to miniaturization and cost reduction due to the fact that the transistors 7 and 8, which mainly consume power, are two elements and that their collectors must be insulated from each other. In addition, a load voltage V L is always applied to both ends of the variable resistor 10 connected to the bases of the transistors 7 and 8, and as a result, the variable resistor 10 must have a withstand voltage equivalent to the voltage V I of the AC power supply 1. In addition, insulation is also required to safely vary the output. Therefore, in order to systemize this circuit using a microcomputer or the like, an insulated, high-voltage control element is required, making it unsuitable for compact systems.
発明の目的
そこで本発明は上記従来例の問題点を克服し、
単純な回路構成で、システム化も可能な、比較的
軽負荷を対象とした電力コントロールを目的とす
るものである。Purpose of the invention Therefore, the present invention overcomes the problems of the above-mentioned conventional example,
It has a simple circuit configuration, can be systemized, and is aimed at power control for relatively light loads.
発明の構成
そしてこの目的を達成するために本発明では次
の構成をとつたものである。Structure of the Invention In order to achieve this object, the present invention has the following structure.
すなわち本発明は、ダイオードブリツジの交流
入力の一端は負荷を介して、また他端は直接それ
ぞれ単相交流電源に接続し、前記ダイオードブリ
ツジの直流出力に、パワーMOSFETのドレイン
及び、ソースを接続し、前記パワーMOSFETの
ドレイン−ゲート間に固定抵抗器を接続し、また
ゲート−ソース間に複数の固定あるいは可変抵抗
器とダイオードを含むバイアス回路を接続し、前
記ゲート−ソース間の複数の固定あるいは可変抵
抗器とダイオードを含むバイアス回路に、並列に
複数のフオトカプラの出力トランジスタ部を接続
し、前記フオトカプラの入力ダイオードに流す電
流のスイツチ動作により、前記負荷に印加される
電圧を可変する構成としたものである。 That is, in the present invention, one end of the AC input of the diode bridge is connected to a single-phase AC power supply through a load, and the other end is directly connected to a single-phase AC power supply, and the drain and source of the power MOSFET are connected to the DC output of the diode bridge. A fixed resistor is connected between the drain and the gate of the power MOSFET, a bias circuit including a plurality of fixed or variable resistors and a diode is connected between the gate and the source, and a plurality of bias circuits including a plurality of fixed or variable resistors and a diode are connected between the gate and the source. A configuration in which the output transistor parts of a plurality of photocouplers are connected in parallel to a bias circuit including a fixed or variable resistor and a diode, and the voltage applied to the load is varied by switching the current flowing through the input diode of the photocoupler. That is.
実施例の説明
第４図、第６図に本発明の前程例を説明する回
路図を示す。DESCRIPTION OF EMBODIMENTS FIGS. 4 and 6 show circuit diagrams illustrating the above-mentioned embodiments of the present invention.
図においてFET１２のドレイン−ソース間に
は電源電圧VIから負荷電圧VLを差引いた電圧が
印加されており（以下ドレイン電圧VDSと略す）、
ドレイン電圧を固定抵抗器９と、可変抵抗器１０
と直流電源VDC（又は電圧VF）で分圧された電圧
がゲートソース間に印加されている（以下ゲート
電圧VGSと略す）。 In the figure, a voltage obtained by subtracting the load voltage V L from the power supply voltage V I is applied between the drain and source of the FET 12 (hereinafter abbreviated as drain voltage V DS ).
The drain voltage is fixed by a resistor 9 and a variable resistor 10.
A voltage divided by DC power supply V DC (or voltage V F ) is applied between the gate and source (hereinafter abbreviated as gate voltage V GS ).
直流電源VDCはダイオード部１８、固定抵抗器
１５、コンデンサ１６により構成されており、ゲ
ート電圧VGSに直流バイアスを与えている。 The DC power supply V DC is composed of a diode section 18, a fixed resistor 15, and a capacitor 16, and provides a DC bias to the gate voltage VGS .
第７図、第８図はFET１２の特性図である。
第７図は、IDS−VGS特性を示す。通常、FETには
スレツシユホールド電圧VTHがあり、ゲート電圧
VGSがスレツシユホールド電圧VTHを越すと、ON
領域に入つてドレイン電流IDSが流れる。 7 and 8 are characteristic diagrams of the FET 12.
FIG. 7 shows the I DS -V GS characteristics. Typically, a FET has a threshold voltage, V TH , with a gate voltage
ON when V GS exceeds the threshold voltage V TH
A drain current I DS flows into the region.
第６図に示す直流電源VDCはこのスレツシユホ
ールド電圧VTHを補償するもので、適度な値を選
択することにより、負荷電圧VLの波形を改善す
る。 The DC power supply VDC shown in FIG. 6 compensates for this threshold voltage VTH , and by selecting an appropriate value, the waveform of the load voltage VL is improved.
第８図は、IDS−VDS特性を示す。ゲート電圧
VGSをパラメータとして、ドレイン電流IDSとドレ
イン電圧VDSの関係が求められる。第７図中の一
点鎖線が、第４図に示す回路の動作点を示してい
る。IDPはVL＝VIのときのピークドレイン電流値
を示す。VDPはVL＝０即ちVDS≒VIのときのピー
クドレイン電圧値を示す。ゲート電圧VGSの値を
上昇させるとドレイン電流IDSは増加方向、ドレ
イン電圧VDSは減少方向へ動作点が移動する。 FIG. 8 shows the I DS -V DS characteristics. gate voltage
Using V GS as a parameter, the relationship between drain current I DS and drain voltage V DS is determined. The dash-dotted line in FIG. 7 indicates the operating point of the circuit shown in FIG. I DP indicates the peak drain current value when V L =V I. V DP indicates the peak drain voltage value when V L =0, that is, V DS ≈V I. When the value of the gate voltage V GS is increased, the operating point moves so that the drain current I DS increases and the drain voltage V DS decreases.
更に電源電圧VIは交流電圧であるので、電圧
位相により、一点鎖線で示す動作点ラインが第７
図の矢印方向に移動する。 Furthermore, since the power supply voltage V I is an AC voltage, the operating point line shown by the dashed line is at the 7th point due to the voltage phase.
Move in the direction of the arrow in the diagram.
従つて第４図に示す可変抵抗器１０の値をある
値にセツトすると、IDP−VDPを結ぶ動作ライン上
の一点に動作点Ａが求められる。電源電圧VIの
位相により、動作点は上記動作点ＡとIDSとVDSの
原点を結ぶほぼ直線上を移動することになる。 Therefore, when the value of variable resistor 10 shown in FIG. 4 is set to a certain value, operating point A is found at one point on the operating line connecting I DP - V DP . Depending on the phase of the power supply voltage V I , the operating point moves approximately on a straight line connecting the operating point A and the origins of I DS and V DS .
第９図に、電源電圧VIと負荷電圧VLの関係を
示す。前述のゲートのスレツシユホールド電圧
VTHを直流電源VDCで補償しているので、負荷電
圧VLはほぼ電源電圧VIに相似している。 FIG. 9 shows the relationship between power supply voltage V I and load voltage V L. Threshold voltage of the gate mentioned above
Since V TH is compensated by the DC power supply V DC , the load voltage V L is almost similar to the power supply voltage V I.
しかし、厳密に解析すると、第９図ａの如く直
流電源VDCが比較的高い値のときは、負荷電圧VL
が高いときは正弦波に近いが、負荷電圧VLが低
いときは台形波に近くなる。また直流電源VDCが
比較的低い値のときは、第９図ｂの様に、負荷電
圧VLが低いときに正弦波に近く、高いときには
三角波に近づいてくる。これはゲートのスレツシ
ユホールド電圧が、ドレイン電流の減少とともに
低下するためである。即ち、負荷電圧VLの低い
領域は、ゲートの直流バイアス、つまり直流電源
VDCの値も低くてよいという相関がある。 However, when analyzed strictly, when the DC power supply V DC is a relatively high value as shown in Figure 9a, the load voltage V L
When the load voltage V L is high, it is close to a sine wave, but when the load voltage V L is low, it is close to a trapezoidal wave. Further, when the DC power supply V DC has a relatively low value, as shown in FIG. 9b, when the load voltage V L is low, it approaches a sine wave, and when it is high, it approaches a triangular wave. This is because the gate threshold voltage decreases as the drain current decreases. In other words, the region where the load voltage V L is low is the DC bias of the gate, that is, the DC power supply.
There is a correlation that the value of V DC may also be low.
ここでゲートの直流バイアスの電圧補正を実施
した例を第４図に示す。 FIG. 4 shows an example in which voltage correction of the gate DC bias is performed.
第６図の直流電源VDCの代わりに、ダイオード
部１８を入れており、ゲートのスレツシユホール
ド電圧VTHの補償として、ダイオード部１８の順
方向降下電圧VFを採用している。 A diode section 18 is inserted in place of the DC power supply V DC in FIG. 6, and the forward drop voltage V F of the diode section 18 is used as compensation for the gate threshold voltage V TH .
第５図はダイオードのIF−VF特性図である。こ
のIF−VF特性は第７図に示す。FET１２のIDS−
VGS特性に極めてよく近似している。この近似し
た両者の特性を組合せて、FET１２のゲートの
スレツシユホールド電圧VTHの影響を打消してい
るため、電源電圧VI及び負荷電圧VLの電圧波形
を殆ど近似することができる。この様子を第１０
図ｄに示す。 FIG. 5 is a diagram showing the I F -V F characteristics of the diode. This I F -V F characteristic is shown in FIG. I DS of FET12 −
It closely approximates the V GS characteristics. By combining these two approximate characteristics to cancel the influence of the threshold voltage V TH of the gate of the FET 12, the voltage waveforms of the power supply voltage V I and the load voltage V L can be almost approximated. This situation can be seen in Chapter 10.
Shown in Figure d.
また第１０図ａ，ｂ，ｃにそれぞれドレイン電
圧VDS、ゲート電圧VGS、ダイオード部１８の順
方向降下電圧VFの波形を示す。順方向降下電圧
VFの値がドレイン電圧VDSの減少とともに減少
し、ゲート電圧VGSも減少している様子を示して
いる。 Furthermore, waveforms of the drain voltage V DS , gate voltage V GS , and forward drop voltage V F of the diode portion 18 are shown in FIGS. 10 a, b, and c, respectively. Forward drop voltage
It is shown that the value of V F decreases as the drain voltage V DS decreases, and the gate voltage V GS also decreases.
一般にFETのゲートのスレツシユホールド電
圧VTHは一定の範囲でバラつくものが多いが、ダ
イオード１８部のダイオードの品種及び個数を調
整すれば、スレツシユホールド電圧VTHは容易に
補正することができる。 Generally, the threshold voltage V TH at the gate of an FET often varies within a certain range, but the threshold voltage V TH can be easily corrected by adjusting the type and number of diodes in the diode 18 section. can.
次に、本発明による一実施例を第１１図に示
す。１９は固定抵抗器部、２０はフオトカプラ
部、２１はスイツチ部である。第４図における可
変抵抗器１０を固定抵抗器部１９に置換してお
り、各々の固定抵抗器に対応して、フオトカプラ
部２０の各々のフオトカプラの出力トランジスタ
が接続されている。スイツチ部２１の各スイツチ
がが全てOFFであれば、フオトカプラ部２０の
全ての出力トランジスタはOFFとなつており、
固定抵抗器部１９の合成抵抗値は全ての固定抵抗
器の値の和となり、負荷４には最高電圧が出力さ
れる。 Next, an embodiment according to the present invention is shown in FIG. 19 is a fixed resistor section, 20 is a photocoupler section, and 21 is a switch section. The variable resistor 10 in FIG. 4 is replaced with a fixed resistor section 19, and the output transistor of each photocoupler of the photocoupler section 20 is connected corresponding to each fixed resistor. If all the switches in the switch section 21 are OFF, all output transistors in the photocoupler section 20 are OFF,
The combined resistance value of the fixed resistor section 19 is the sum of the values of all the fixed resistors, and the highest voltage is output to the load 4.
次にスイツチ部２１のスイツチ２２を除く任意
のスイツチがONとなると、このスイツチに対応
したフオトカプラ部２０のフオトカプラの出力ト
ランジスタが上から剰にONとなり、固定抵抗器
部１９の合成抵抗値が低下し、負荷４に印加され
る負荷電圧VLが低下する。またスイツチ部２１
のスイツチ２２がONとなると、フオトカプラ部
２０の全てのフオトカプラの出力トランジスタが
ONとなり、ゲート電圧VGSは、ほぱ０となり、
FET１２はOFFとなり、負荷４に出力される負
荷電圧は０となる。ここで負荷４を特定すると、
負荷電圧VLはスイツチ部２１の各スイツチ２２
のONに対して、それぞれ一義的に決定される。 Next, when any switch other than the switch 22 of the switch section 21 is turned on, the output transistor of the photocoupler of the photocoupler section 20 corresponding to this switch is turned on from above, and the combined resistance value of the fixed resistor section 19 decreases. However, the load voltage V L applied to the load 4 decreases. In addition, the switch section 21
When the switch 22 is turned on, the output transistors of all photocouplers in the photocoupler section 20 are turned on.
ON, the gate voltage VGS becomes almost 0,
The FET 12 is turned OFF, and the load voltage output to the load 4 becomes 0. If we specify load 4 here,
The load voltage V L is applied to each switch 22 of the switch section 21.
are uniquely determined for each ON state.
また、固定抵抗器部１９に可変抵抗器を使用す
れば負荷電圧VLの変更、域いは負荷４が別の負
荷になつた際の負荷電圧VLの再設定を行うこと
が可能となる。 Furthermore, if a variable resistor is used in the fixed resistor section 19, it becomes possible to change the load voltage V L , or to reset the load voltage V L when the load 4 becomes a different load. .
本発明によれば、比較的軽負荷の電力制御をコ
ンパクトに、安価に提供でき、システム化も容易
にできるというすぐれた特徴を持つている。 According to the present invention, power control for relatively light loads can be provided compactly and inexpensively, and systemization can be easily implemented.
第１の特徴は、電力制御用の素子が１素子だ実
現できることである。 The first feature is that only one element for power control can be implemented.
第２に出力をコントロールする部分（第１１図
に於ける固定抵抗器部１９）に印加される電圧が
低いことである。この電圧はゲート電圧VGSであ
るので通常の場合10V程度を上限として制御でき
る。従つて、交流電源100Vまたは200V系の制御
を行うには極めて低い制御電圧であり、フオトカ
プラを使用すれば、容易にマイクロコンピユータ
等と組合せて、システム化することができる。 Second, the voltage applied to the part that controls the output (fixed resistor section 19 in FIG. 11) is low. Since this voltage is the gate voltage VGS , it can normally be controlled with an upper limit of about 10V. Therefore, the control voltage is extremely low for controlling an AC power source of 100 V or 200 V, and if a photocoupler is used, it can be easily combined with a microcomputer or the like to form a system.
更に、回路構成が極めて単純であり、安価に構
成できること、各部品のシヨート、オープン等の
異常時に対しても、回路の電源側に負荷が入つて
いることから、安全性が高いという利点を有して
いる。また負荷電圧VLのひずみも実用上支障の
ない範囲におさめることができる。 Furthermore, the circuit configuration is extremely simple and can be constructed at low cost, and even in the event of an abnormality such as a short or open circuit of each component, the load is placed on the power supply side of the circuit, so it has the advantage of high safety. are doing. Furthermore, the distortion of the load voltage V L can be kept within a range that does not cause any practical problems.
以上、種々の優れた効果を有しており、比較的
軽負荷の電圧制御をシステム的に行う手段として
最適のものとなるのである。 As described above, it has various excellent effects, and is the most suitable means for systematically controlling the voltage of relatively light loads.
第１図はスライダツクを用いた従来例の回路
図、第２図はトランジスタを用いた従来例の回路
図、第３図は第１図、第２図の電圧制御波形図、
第４図は本発明の前程例を示す回路図、第５図は
ダイオードのIF−VF特性図、第６図は本発明の他
の前程例を示す回路図、第７図はFETのIDS−VGS
特性図、第８図はFETのIDS−VDS特性図、第９図
は第６図の回路による電圧制御波形図、第１０図
は電圧制御波形図、第１１図は本発明の一実施例
を示す回路図である。
１……交流電源、４……負荷、１５……固定抵
抗器、１８……ダイオード、１９……固定抵抗器
部、２０……フオトカプラ部、２１……スイツチ
部、２２…スイツチ。
Fig. 1 is a circuit diagram of a conventional example using a slider, Fig. 2 is a circuit diagram of a conventional example using a transistor, Fig. 3 is a voltage control waveform diagram of Figs. 1 and 2,
Figure 4 is a circuit diagram showing the previous example of the present invention, Figure 5 is a diode I F -V F characteristic diagram, Figure 6 is a circuit diagram showing another example of the present invention, and Figure 7 is an FET diagram. I DS −V GS
Characteristic diagram, Figure 8 is an I DS - V DS characteristic diagram of FET, Figure 9 is a voltage control waveform diagram by the circuit of Figure 6, Figure 10 is a voltage control waveform diagram, and Figure 11 is an implementation of the present invention. FIG. 2 is a circuit diagram showing an example. DESCRIPTION OF SYMBOLS 1... AC power supply, 4... Load, 15... Fixed resistor, 18... Diode, 19... Fixed resistor section, 20... Photocoupler section, 21... Switch section, 22... Switch.
Claims (1)
を介して、また他端は直接単相交流電源にそれぞ
れ接続し、前記ダイオードブリツジの直流出力に
は、パワーMOS FETのドレイン及び、ソース
を接続し、前記パワーMOS FETのドレイン−
ゲート間に固定抵抗器を接続し、またゲート−ソ
ース間に、複数の固定あるいは可変抵抗器と１個
または複数個のダイオードを含むバイアス回路を
直列に接続し、前記ゲート−ソース間の複数の固
定あるいは可変抵抗器とダイオードを含むバイア
ス回路の各部品にそれぞれ並列にフオトカプラの
出力トランジスタ部を接続し、前記フオトカプラ
の入力ダイオードに流す電流のスイツチ動作によ
り、前記負荷に印加される電圧を可変とする構成
とした電子式交流電圧可変装置。1 One end of the AC input of the diode bridge is connected to a single-phase AC power supply through a load, and the other end is connected directly to a single-phase AC power supply, and the drain and source of a power MOS FET are connected to the DC output of the diode bridge. , the drain of the power MOS FET -
A fixed resistor is connected between the gates, and a bias circuit including a plurality of fixed or variable resistors and one or more diodes is connected in series between the gate and the source. The output transistor section of a photocoupler is connected in parallel to each component of a bias circuit including a fixed or variable resistor and a diode, and the voltage applied to the load can be varied by switching the current flowing through the input diode of the photocoupler. An electronic AC voltage variable device configured to
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25120383A JPS60142713A (en) | 1983-12-29 | 1983-12-29 | Electronic ac voltage variable device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25120383A JPS60142713A (en) | 1983-12-29 | 1983-12-29 | Electronic ac voltage variable device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60142713A JPS60142713A (en) | 1985-07-27 |
| JPH0475527B2 true JPH0475527B2 (en) | 1992-12-01 |
Family
ID=17219220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25120383A Granted JPS60142713A (en) | 1983-12-29 | 1983-12-29 | Electronic ac voltage variable device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142713A (en) |
-
1983
- 1983-12-29 JP JP25120383A patent/JPS60142713A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60142713A (en) | 1985-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MX2008013074A (en) | Load control device having a variable drive circuit. | |
| JPH0325056B2 (en) | ||
| JPH01122373A (en) | Electric source circuit | |
| US4590395A (en) | FET-bipolar drive circuit | |
| US6411068B1 (en) | Self-oscillating switching regulator | |
| KR20010096470A (en) | Driving method of semiconductor switching device and power supply apparatus driven by the same | |
| US4683438A (en) | Circuit for connecting a load to the high side of a DC power supply | |
| JPH0475527B2 (en) | ||
| JPH0475526B2 (en) | ||
| JPH0475530B2 (en) | ||
| JP6906390B2 (en) | Switching circuit | |
| JPH0475531B2 (en) | ||
| JPS61254070A (en) | Electronic load device | |
| US6426570B1 (en) | Incandescent power converter with complementary switches | |
| JPH0475529B2 (en) | ||
| JPS60142719A (en) | Electronic ac voltage variable device | |
| WO1994022207A1 (en) | A method for limiting the output current of a switched-mode power supply of flyback type in overload situations, and a switched-mode power supply of flyback type | |
| JPH0525128B2 (en) | ||
| EP1815584B1 (en) | Electronic two-wire switch | |
| AU673612B2 (en) | Soft switching circuitry | |
| JPH0312030Y2 (en) | ||
| WO1987003713A1 (en) | Power controller | |
| JPH0475528B2 (en) | ||
| RU2064197C1 (en) | Voltage stabilizer for alternating current | |
| SU1381662A1 (en) | Device for controlling a.c. thyristor gates |