JP6906390B2 - Switching circuit - Google Patents
Switching circuit Download PDFInfo
- Publication number
- JP6906390B2 JP6906390B2 JP2017145506A JP2017145506A JP6906390B2 JP 6906390 B2 JP6906390 B2 JP 6906390B2 JP 2017145506 A JP2017145506 A JP 2017145506A JP 2017145506 A JP2017145506 A JP 2017145506A JP 6906390 B2 JP6906390 B2 JP 6906390B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- circuit
- power supply
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、並列接続された複数のスイッチを駆動するスイッチング回路に関する。 The present invention relates to a switching circuit that drives a plurality of switches connected in parallel.
車載用電力変換装置等に用いられるスイッチング回路では、例えば、大電力化の要求に対応するために、並列接続された複数のスイッチを同時にオンオフ駆動する構成が採用されている。この構成では、スイッチを構成する個々の半導体スイッチング素子の特性バラツキによって、スイッチングタイミングにズレが生じることで、スイッチング損失の偏りが発生する課題がある。 In a switching circuit used in an in-vehicle power converter or the like, for example, in order to meet the demand for higher power consumption, a configuration is adopted in which a plurality of switches connected in parallel are simultaneously turned on and off. In this configuration, there is a problem that the switching loss is biased due to the deviation of the switching timing due to the variation in the characteristics of the individual semiconductor switching elements constituting the switch.
これに対して、複数の半導体スイッチング素子の特性差を検出して、スイッチングタイミングを制御する手法が提案されている。例えば、特許文献1には、半導体スイッチング素子と温度検出素子を内蔵する半導体モジュールを、複数個並列接続して用いる電力変換装置において、半導体スイッチング素子の制御回路に、各半導体モジュールの温度検出素子の検出値の差分もしくは大小を検出する回路と、検出温度が高い側の半導体スイッチング素子へのターンオン指令信号を遅延させる回路を設けることが記載されている。
On the other hand, a method of controlling the switching timing by detecting the characteristic difference of a plurality of semiconductor switching elements has been proposed. For example, in
特許文献1に記載される手法では、2つの半導体スイッチング素子の温度を比較して、温度の高い半導体スイッチング素子のオンタイミングを遅延させることで電流の偏りを抑制している。しかしながら、この手法では、温度の高い一方のターンオン指令信号を遅延させるために、複数個の半導体モジュールのそれぞれに対応させた、複数の駆動回路及び遅延回路が必要となる。さらに、遅延時間を可変とするには、各遅延回路を、容量の異なる複数のコンデンサを備える回路とする必要がある。そのため、温度差に応じた遅延時間を与えて、スイッチングタイミングを揃えることは、必ずしも容易ではない。あるいは、回路構成が複雑となり、部品点数の増加により製作コストが増加する。
In the method described in
本発明は、かかる課題に鑑みてなされたものであり、並列接続された複数のスイッチを駆動するスイッチング回路において、回路構成の複雑化によるコスト増加を抑制しながら、特性バラツキ等によるスイッチング損失の偏りを抑制することができ、小型で低損失なスイッチング回路を提供しようとするものである。 The present invention has been made in view of the above problems, and in a switching circuit for driving a plurality of switches connected in parallel, a bias in switching loss due to characteristic variation or the like is suppressed while suppressing a cost increase due to a complicated circuit configuration. This is an attempt to provide a compact and low-loss switching circuit that can suppress the above.
本発明の一態様は、
並列接続された複数のスイッチ(S1、S2)を駆動するための駆動回路(2)と、
上記駆動回路と、1つ以上の上記スイッチのゲート端子との間に接続されたスイッチタイミング補償回路(3)と、
上記スイッチのスイッチ特性と相関がある物理情報としての温度情報を検出する物理情報検出回路としての温度検出回路(4)と、を備えており、
上記スイッチタイミング補償回路は、対応する上記スイッチのゲート端子と上記駆動回路とを接続するゲート線(11p、12p)に設けられるバイアスコンデンサ(C1、C2)と、上記バイアスコンデンサを充電するためのバイアス電源(V1、V2)と、上記バイアス電源と直列に接続されたダイオード(D1、D2)と、上記温度検出回路にて検出した上記温度情報を基に、上記バイアス電源の電圧を制御する制御回路(5、51、52)とを有し、
上記ダイオードは、カソード側が上記ゲート線に接続され、アノード側が上記バイアス電源と接続されて、上記ダイオードを介して上記バイアスコンデンサが充電される構成であり、
上記制御回路は、複数の上記スイッチに対応する上記温度情報の比較結果、又は、対応する上記スイッチの上記温度情報と基準温度との比較結果に基づいて、上記バイアス電源の電圧を、上記比較結果から知られる複数の上記スイッチのスイッチタイミングの差が小さくなるように調整する、スイッチング回路にある。
One aspect of the present invention is
A drive circuit (2) for driving a plurality of switches (S1, S2) connected in parallel, and
A switch timing compensation circuit (3) connected between the drive circuit and the gate terminals of one or more of the switches.
It is equipped with a temperature detection circuit (4) as a physical information detection circuit that detects temperature information as physical information that correlates with the switch characteristics of the above switch.
The switch timing compensation circuit includes bias capacitors (C1, C2) provided on gate wires (11p, 12p) connecting the gate terminal of the corresponding switch and the drive circuit, and a bias for charging the bias capacitor. A control circuit that controls the voltage of the bias power supply based on the power supply (V1, V2), the diodes (D1, D2) connected in series with the bias power supply, and the temperature information detected by the temperature detection circuit. Has (5, 51, 52) and
The diode has a configuration in which the cathode side is connected to the gate wire, the anode side is connected to the bias power supply, and the bias capacitor is charged via the diode.
The control circuit, the comparison result of the temperature information corresponding to a plurality of the switch, or, based on a result of comparison between the temperature information of the corresponding the switch and the reference temperature, the voltage of the bias power supply, the comparison result It is in a switching circuit that adjusts so that the difference in switch timing of a plurality of the above-mentioned switches known from is small.
上記一態様のスイッチング回路において、スイッチタイミング補償回路は、複数のスイッチのうち、少なくとも一方に対して設けられて、そのゲート端子に、バイアスコンデンサに充電されたバイアス電圧を与えることができる。複数のスイッチがオンとなる閾値電圧に、個体差や経年変化等によるバラツキが生じると、オンタイミングのズレが生じるが、この特性のズレと相関する物理情報を用いて、バイアスコンデンサの充電量を調整することができる。例えば、複数のスイッチのうち、オンタイミングがより遅くなる特性を有するスイッチについて、物理情報の検出値に応じたバイアス電圧が上乗せされることで、閾値電圧に到達するタイミングを揃えることが可能になる。したがって、スイッチング損失の偏りが抑制されて、全体の損失を小さくすることができる。 In the switching circuit of the above aspect, the switch timing compensation circuit is provided for at least one of the plurality of switches, and the bias voltage charged in the bias capacitor can be applied to the gate terminal thereof. If the threshold voltage at which multiple switches are turned on varies due to individual differences or changes over time, the on-timing shift will occur. Using the physical information that correlates with this characteristic shift, the charge amount of the bias capacitor can be determined. Can be adjusted. For example, among a plurality of switches, for a switch having a characteristic that the on-timing is delayed, a bias voltage corresponding to a detected value of physical information is added, so that the timing of reaching the threshold voltage can be aligned. .. Therefore, the bias of the switching loss can be suppressed, and the overall loss can be reduced.
以上のごとく、上記態様によれば、並列接続された複数のスイッチを駆動するスイッチング回路において、回路構成の複雑化によるコスト増加を抑制しながら、特性バラツキ等によるスイッチング損失の偏りを抑制することができ、小型で低損失なスイッチング回路を提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。
As described above, according to the above aspect, in a switching circuit for driving a plurality of switches connected in parallel, it is possible to suppress a bias in switching loss due to characteristic variation or the like while suppressing a cost increase due to a complicated circuit configuration. It is possible to provide a small and low loss switching circuit.
The reference numerals in parentheses described in the scope of claims and the means for solving the problem indicate the correspondence with the specific means described in the embodiments described later, and limit the technical scope of the present invention. It's not a thing.
(実施形態1)
以下、スイッチング回路に係る実施形態1について、図1〜図8を参照して説明する。
図1に示すように、本形態のスイッチング回路1は、並列接続された複数のスイッチS1、S2と、複数のスイッチS1、S2を駆動するための共通の駆動回路2と、スイッチタイミング補償回路3と、スイッチS1、S2のスイッチ特性と相関がある物理情報を検出する物理情報検出回路としての温度検出回路4と、を備えている。スイッチタイミング補償回路3は、駆動回路2と、少なくとも1つのスイッチS1、S2のゲート端子との間に接続されている。
(Embodiment 1)
Hereinafter, the first embodiment relating to the switching circuit will be described with reference to FIGS. 1 to 8.
As shown in FIG. 1, the
具体的には、スイッチタイミング補償回路3は、バイアスコンデンサC1、C2と、バイアスコンデンサC1、C2を充電するためのバイアス電源である、可変バイアスV1、V2と、を有しており、本形態では、スイッチS1、S2のそれぞれに対して設けられる。スイッチタイミング補償回路3は、温度検出回路4にて検出した物理情報である温度情報を基に、バイアス電源の電圧を、複数のスイッチS1、S2のスイッチタイミングの差が小さくなるように調整する。そのために、スイッチタイミング補償回路3には、温度情報に基づく制御を行う制御回路5を設けることができる。ここでは、温度情報に基づく制御指令(例えば、バイアス電源電圧指令値)を、可変バイアスV1、V2へ与える制御回路51、52をそれぞれ設けている。
Specifically, the switch
スイッチング回路1は、例えば、車載用電力変換装置である車載モータ用インバータ装置等に適用される。その場合、インバータ装置は、例えば、三相モータの各相(すなわち、U相、V相、W相)に対応する複数のハーフブリッジ回路を並列接続した構成を有しており、各相のハーフブリッジ回路を、それぞれ異なるタイミングでオンオフ駆動して、直流電力を三相の交流電力に変換する。複数のハーフブリッジ回路は、それぞれ、上アームスイッチと下アームスイッチとの直列接続体からなり、下アームスイッチ及び上アームスイッチの一方がオン状態のとき、他方がオフ状態となる。また、各ハーフブリッジ回路の下アームスイッチ、又は、上アームスイッチは、それぞれ複数のスイッチを並列接続した構成とすることができる。スイッチング回路1は、このようなハーフブリッジ回路の各スイッチを駆動するための回路として構成される。
The
本形態におけるスイッチング回路1は、ハーフブリッジ回路の下アーム側の駆動回路として構成されており、例えば、2つのスイッチS1、S2が、並列接続された複数の下アームスイッチとして設けられる。スイッチS1、S2は、例えば、ゲート電圧制御式のMOSFET(すなわち、電界効果トランジスタ)であり、ここでは、nチャネルのMOSFETが用いられる。半導体スイッチング素子としては、MOSFET以外の半導体パワー素子、例えば、IGBT(絶縁ゲートバイポーラトランジスタ)等を用いることもできる。なお、IGBTを用いる場合には、IGBTのベース端子を、MOSFETと同様にゲート端子と呼称するものとする。
The
図1において、スイッチS1、S2は、電源B(例えば、電源電圧Vi)の正極端子と負極端子との間に、並列に接続されている。すなわち、スイッチS1、S2のドレイン端子には、電源Bの正極端子が抵抗Rを介して接続されており、スイッチS1、S2のソース端子には、電源Bの負極端子が接続される。スイッチS1、S2のゲート端子とソース端子の間には、スイッチタイミング補償回路3を介して、駆動回路2が接続されている。ここでは、2つのスイッチS1、S2を有する構成としているが、3つ以上のスイッチを有していてもよく、その場合も1つの駆動回路2が全てのスイッチに共通に設けられる。
In FIG. 1, the switches S1 and S2 are connected in parallel between the positive electrode terminal and the negative electrode terminal of the power supply B (for example, the power supply voltage Vi). That is, the positive electrode terminal of the power supply B is connected to the drain terminal of the switches S1 and S2 via the resistor R, and the negative electrode terminal of the power supply B is connected to the source terminal of the switches S1 and S2. A
駆動回路2は、パルス状のゲート信号を出力して、スイッチS1、S2のオンオフを切り換える。駆動回路2は、例えば、ゲート電源B1(例えば、電源電圧Vgs)と、ゲート電源B1のオン駆動用スイッチ21と、ゲート電源B1のオフ駆動用スイッチ22とで構成され、交互にオンオフされることで、所定のパルスを生成する。オフ駆動用スイッチ22は、ゲート電源B1の正極端子と負極端子との間に設けられ、オン駆動用スイッチ21は、ゲート電源B1の正極端子とオフ駆動用スイッチ22の間に設けられる。
The
スイッチタイミング補償回路3は、スイッチS1側において、ゲート線11pに設けられるバイアスコンデンサC1と、バイアスコンデンサC1を充電するための可変バイアスV1を有する。同様に、スイッチS2側においても、ゲート線12pに設けられるバイアスコンデンサC2と、バイアスコンデンサC2を充電するための可変バイアスV2とを有する。ゲート線11p、12pには、バイアスコンデンサC1、C2とスイッチS1、S2の間において、整流用のダイオードD1、D2のカソード側がそれぞれ接続されている。ダイオードD1、D2のアノード側には、可変バイアスV1、V2の一端側が、それぞれ直列に接続される。可変バイアスV1、V2の他端側は、それぞれソース線11n、12nを介して、スイッチS1、S2のソース端子に接続される。
The switch
また、ゲート線11pとソース線12nとの間、ゲート線12pとソース線12nとの間には、バイアスコンデンサC1、C2の放電用の放電抵抗R1、R2が接続される。放電抵抗R1、R2により、バイアスコンデンサC1、C2の電圧リセットが容易にできる。なお、電圧リセットのための抵抗は、パターン抵抗、駆動回路2内のスイッチ21、22のオン抵抗、スイッチS1、S2のゲート抵抗によっても代用可能であり、その場合、放電抵抗R1、R2は必ずしも設ける必要はない。
Further, discharge resistors R1 and R2 for discharging the bias capacitors C1 and C2 are connected between the
温度検出回路4は、スイッチS1、S2のスイッチ特性と相関がある物理情報の1つとして、それぞれの温度を検出する温度センサ41、42を備えている。スイッチS1、S2にゲート電圧が印加されたときのスイッチタイミングにズレが生じると、例えば、スイッチS1、S2の発熱量が変化するので、スイッチ特性のズレを温度差として検出することができる。温度センサ41、42は、例えば、スイッチS1、S2を構成する半導体モジュールに内蔵される、既存の温度センサを利用することができる。
The temperature detection circuit 4 includes
制御回路51、52は、それぞれ可変バイアスV1、V2に接続されており、温度検出回路4の検出結果に基づいて、いずれか一方、又は両方を作動させることができる。制御回路51、52には、2つの温度センサ41、42の検出値が、それぞれ入力されており、それらの検出値の差が小さくなるように、好適には、検出値の差が0となるように、可変バイアスV1、V2に、バイアス電源電圧指令値を出力する。
制御回路51、52を用いた可変バイアスV1、V2の制御については、後述する。
The
The control of the variable biases V1 and V2 using the
図2に実施形態1の変形例を示すように、スイッチS1側の可変バイアスV1に対して、平滑コンデンサCb1と、平滑コンデンサCb1の放電用の放電抵抗Rb1を、それぞれ並列接続した構成とすることもできる。同様に、スイッチS2側の可変バイアスV2に対して、平滑コンデンサCb2と、平滑コンデンサCb2の放電用の放電抵抗Rb2を、それぞれ並列接続することができる。平滑コンデンサCb1、Cb2及び放電抵抗Rb1、Rb2の一端側は、ダイオードD1、D2と可変バイアスV1、V2との接続点に接続され、他端側は、ソース線11n、12nを介して、スイッチS1、S2のソース端子に接続される。
As shown in FIG. 2 as a modification of the first embodiment, the smoothing capacitor Cb1 and the discharge resistor Rb1 for discharging the smoothing capacitor Cb1 are connected in parallel to the variable bias V1 on the switch S1 side. You can also. Similarly, the smoothing capacitor Cb2 and the discharge resistor Rb2 for discharging the smoothing capacitor Cb2 can be connected in parallel to the variable bias V2 on the switch S2 side. One end side of the smoothing capacitors Cb1 and Cb2 and the discharge resistors Rb1 and Rb2 is connected to the connection point between the diodes D1 and D2 and the variable bias V1 and V2, and the other end side is the switch S1 via the
平滑コンデンサCb1、Cb2を設けることにより、可変バイアスV1、V2の両端間の電圧を平滑にして、バイアス電圧を安定して制御することができる。また、放電抵抗Rb1、Rb2により、平滑コンデンサCb1、Cb2の電圧リセットが容易にできる。
制御回路51、52を含む、その他のスイッチタイミング補償回路3の構成、駆動回路2、及び、温度検出回路4の構成は、図1に示したスイッチング回路1と同様であり、説明を省略する。
By providing the smoothing capacitors Cb1 and Cb2, the voltage between both ends of the variable bias V1 and V2 can be smoothed, and the bias voltage can be controlled stably. Further, the discharge resistors Rb1 and Rb2 can easily reset the voltage of the smoothing capacitors Cb1 and Cb2.
The configuration of the other switch
図1、図2において、可変バイアスV1、V2は、可変電圧電源であり、制御回路51、52からの電圧指令値に基づいて、所望の電圧に調整される。制御回路51、52には、2つの温度センサ41、42の検出値が、それぞれ入力されており、それらの検出値の差が小さくなるように、好適には、検出値の差が0となるように、可変バイアスV1、V2に、電圧指令値を出力する。スイッチタイミング補償回路3は、制御回路51、52のいずれか一方、又は両方を動作させて、温度検出回路4の検出結果に基づく電圧指令値を出力し、可変バイアスV1、V2のいずれか一方、又は両方を動作させることができる。
In FIGS. 1 and 2, the variable biases V1 and V2 are variable voltage power supplies, and are adjusted to a desired voltage based on the voltage command values from the
次に、本形態におけるスイッチング回路1の回路動作について、説明する。
図3は、上記図2の変形例に示した構成の一部であり、スイッチS1、S2のうち、スイッチS2側のスイッチタイミング補償回路3のみを示している。以下、一例として、スイッチS1、S2のうち、より温度の低いスイッチS2側のスイッチタイミングを調整して、より温度の高いスイッチS2側のスイッチタイミングと揃えるための制御について、説明する。
Next, the circuit operation of the
FIG. 3 is a part of the configuration shown in the modified example of FIG. 2, and shows only the switch
図4、図5に、スイッチタイミング補償回路3の基本動作例を示すように、2つのスイッチS1、S2に対して、駆動回路2から同時にゲート信号が出力されても、2つのスイッチS1、S2の閾値電圧Vth_S1、Vth_S2にズレがある場合には、オンオフのタイミングが同時にならない。例えば、図5の左図に示す従来例のように、閾値電圧Vth_S1がより低いスイッチS1のオンタイミングは、スイッチS2よりも早くなり、スイッチS1のオフタイミングは、スイッチS2よりも遅くなる。そのため、図6に示すように、最適には、並列接続された2つのスイッチS1、S2が同時にオンして、電源Bからの電流Iが均等に分配されることが望ましいが(例えば、I=I1+I2)、スイッチS1のみがオンとなる時間が長くなる。その結果、オン時及びオフ時に電流の偏りが生じ、スイッチング損失が増大する。
As shown in FIGS. 4 and 5 as a basic operation example of the switch
また、この電流の偏りにより、スイッチS1の温度は、スイッチS2の温度よりも高くなる。そこで、図5の右図に示すように、スイッチS1、S2の温度差に応じて、閾値電圧Vth_S2がより高いスイッチS2のゲート電圧波形に、バイアス電圧Vbiasを与えることで、スイッチS2のオンタイミングを早めることができる。また、スイッチS2のオフタイミングを遅らせることができる。具体的には、閾値電圧Vth_S2、Vth_S1の差を反映するスイッチS1、S2の温度差を、2つの温度センサ41、42を用いて検出し、制御回路52にて比較した誤差電圧を増幅して、可変バイアスV2への電圧指令値とすることができる。そして、可変バイアスV2にてバイアスコンデンサC2を充電し、ゲート駆動電圧を調整することができる。
Further, due to this bias of the current, the temperature of the switch S1 becomes higher than the temperature of the switch S2. Therefore, as shown in the right figure of FIG. 5, the on-timing of the switch S2 is performed by applying the bias voltage Vbias to the gate voltage waveform of the switch S2 having a higher threshold voltage Vth_S2 according to the temperature difference between the switches S1 and S2. Can be accelerated. Further, the off timing of the switch S2 can be delayed. Specifically, the temperature difference between the switches S1 and S2 reflecting the difference between the threshold voltages Vth_S2 and Vth_S1 is detected by using the two
図7は、図3に示した回路のオフ時の等価回路であり、駆動回路2のオン駆動スイッチ21がオフ、オフ駆動スイッチ22がオンとなっている。例えば、可変バイアスV2の電源電圧が、バイアス電源電圧指令値に応じた所定の電圧Vcであるとき、ゲート線12pには、ダイオードD2を介して可変バイアスV2から電荷が供給され、バイアスコンデンサC2が充電される。バイアスコンデンサC2の電圧は、ダイオードD2の順方向電圧降下分の電圧Vfを減算したVc−Vfとなる。これにより、スイッチS2のゲート・ソース間に、Vc−Vfのバイアス電圧Vbiasを与えることができる。
FIG. 7 is an equivalent circuit when the circuit shown in FIG. 3 is off, in which the on
次に、図8にオン時の等価回路を示すように、駆動回路2のオン駆動スイッチ21がオン、オフ駆動スイッチ22がオフとなる。このとき、スイッチS2のゲート・ソース間に、Vc−Vfのバイアス電圧Vbiasに加えて、駆動回路2のゲート電源B1から電源電圧Vgsが印加されることになる。したがって、図5の右図に示すように、スイッチS2について、ゲート電圧波形はそのままに、バイアス電圧Vbiasが上乗せさせるため、閾値電圧Vth_S2に到達するタイミングを、スイッチS1と揃えることができる。
Next, as shown in FIG. 8 as an equivalent circuit at the time of on, the
同様に、スイッチS1の閾値電圧Vth_S2がより高い場合には、制御回路51を用いてスイッチS1側のスイッチタイミング補償を行うことで、同様の効果が得られる。このように、スイッチS1、S2のゲート直近に、バイアス電圧Vbiasを与えることで、スイッチングタイミングを揃えることができる。そして、スイッチング損失の偏りが解消されて、スイッチS1、S2の温度差がなくなり、全体の損失を低減することができる。
Similarly, when the threshold voltage Vth_S2 of the switch S1 is higher, the same effect can be obtained by performing switch timing compensation on the switch S1 side using the
(実施形態2)
スイッチング回路に係る実施形態2について、図9〜図11を参照して説明する。
図9に示すように、本形態のスイッチング回路1の基本構成は、上記実施形態1と同様であり、並列接続された複数のスイッチS1、S2と、複数のスイッチS1、S2を駆動するための駆動回路2と、スイッチタイミング補償回路3と、物理情報検出回路としての温度検出回路4とを備えている。スイッチタイミング補償回路3は、駆動回路2と、少なくとも1つのスイッチS1、S2のゲート端子との間に接続されている。以下、相違点を中心に説明する。
なお、実施形態2以降において用いた符号のうち、既出の実施形態において用いた符号と同一のものは、特に示さない限り、既出の実施形態におけるものと同様の構成要素等を表す。
(Embodiment 2)
The second embodiment according to the switching circuit will be described with reference to FIGS. 9 to 11.
As shown in FIG. 9, the basic configuration of the
In addition, among the codes used in the second and subsequent embodiments, the same codes as those used in the above-described embodiments represent the same components and the like as those in the above-mentioned embodiments, unless otherwise specified.
上記実施形態1では、並列接続されたスイッチS1、S2が、ハーフブリッジ回路の下アームスイッチとして用いられる場合について説明したが、本形態のスイッチング回路1では、複数のスイッチS1、S2を上アームスイッチとして用いている。また、ここでは、スイッチS1側のスイッチタイミング補償回路3のみを示し、可変バイアスV1とバイアスコンデンサC1を用いて、スイッチS1側にバイアス電圧Vbiasを与える場合について説明するが、スイッチS2側についても同様である。
In the first embodiment, the case where the switches S1 and S2 connected in parallel are used as the lower arm switch of the half bridge circuit has been described. However, in the
本形態では、上アームスイッチであるスイッチS1に、下アームスイッチであるスイッチS0が直列接続されており、スイッチS0は、スイッチS1のソース端子と電源Bの負極端子との間に接続されている。また、可変バイアスV1と第2ダイオードDbとの直列回路が、スイッチS1のゲート線11pに接続されるダイオードD1と、電源Bの負極端子との間に、第2ダイオードDbと可変バイアスV1との直列回路が接続されている。可変バイアスV1は、電源Bの負極端子と第2ダイオードDbのアノード側との間に接続され、第2ダイオードDbのカソード側には、ダイオードD1のアノード側が接続される。この直列回路は、ブートストラップ回路を構成している。
In this embodiment, the switch S1 which is the upper arm switch is connected in series with the switch S0 which is the lower arm switch, and the switch S0 is connected between the source terminal of the switch S1 and the negative electrode terminal of the power supply B. .. Further, a series circuit of the variable bias V1 and the second diode Db is formed between the diode D1 connected to the
スイッチタイミング補償回路3が、このブートストラップ回路に加えて、バイアスコンデンサC1とその放電抵抗R1、ダイオードD1、平滑コンデンサCb1とその放電抵抗Rb1とを有する構成は、実施形態1と同様である。そして、温度検出回路4の温度センサ41、42の検出値を制御回路51に入力し、可変バイアスV1への電圧指令値を出力して、バイアスコンデンサC1を充電することで、同様の効果が得られる。
The configuration in which the switch
図10に、上記図7に対応するオフ時の等価回路を示すように、駆動回路2のオン駆動スイッチ21がオフ、オフ駆動スイッチ22がオンとなると、ゲート線11pには、可変バイアスV2(例えば、電圧Vc)から、第2ダイオードDb、ダイオードD1を介して電荷が供給され、バイアスコンデンサC1が充電される。このとき、バイアスコンデンサC2の電圧は、第2ダイオードDb、ダイオードD2の順方向電圧降下分の電圧Vfを減算したVc−2Vfとなる。これにより、スイッチS2のゲート・ソース間に、Vc−2Vfのバイアス電圧Vbiasを与えることができる。
As shown in FIG. 10 as an equivalent circuit at the time of off corresponding to FIG. 7, when the
次に、図11に、上記図8に対応するオン時の等価回路を示すように、駆動回路2のオン駆動スイッチ21がオン、オフ駆動スイッチ22がオフとなる。このとき、スイッチS1のゲート・ソース間に、Vc−2Vfのバイアス電圧Vbiasに加えて、駆動回路2のゲート電源B1から電源電圧Vgsが印加されることになる。したがって、本形態によっても、スイッチS1のゲート電圧波形はそのままに、バイアス電圧Vbiasが上乗せさせることができる。このように、1つの駆動回路2を用いて、スイッチタイミング補償回路3の制御回路51、52のいずれかを駆動し、スイッチS1、S2が閾値電圧Vth_S1、Vth_S2に到達するタイミングを揃えることができる。
Next, as shown in FIG. 11 as an on-time equivalent circuit corresponding to FIG. 8, the
本形態においても、バイアスコンデンサC1の放電用の放電抵抗R1を、パターン抵抗、駆動回路2内のスイッチ21、22のオン抵抗、スイッチS1、S2のゲート抵抗によって代用可能である。また、平滑コンデンサCb1とその放電抵抗Rb1を省略することもできる。
Also in this embodiment, the discharge resistor R1 for discharging the bias capacitor C1 can be replaced by the pattern resistor, the on-resistance of the
(実施形態3)
図12〜図14により、上記実施形態1、2のスイッチング回路1において、スイッチタイミング補償回路3の制御回路5にて実施可能な他の制御例を説明する。上述した制御例では、温度検出回路4の検出結果に応じて、スイッチS1、S2のいずれかの側にバイアス電圧を上乗せするようにしたが、可変バイアスV1、V2とバイアスコンデンサC1、C2とによるバイアス電圧の調整を、スイッチS1、S2の一方のみについて行うように構成してもよい。
(Embodiment 3)
12 to 14 show another control example that can be implemented by the
この場合は、スイッチS1、S2に対応する制御回路51、52をそれぞれ設ける必要はなく、以下、制御回路5による制御例として説明する。例えば、図12に示すように、スイッチS2側の調整のみを行う場合には、まず、温度検出回路4の温度センサ41、42の検出値(例えば、電圧値)を取り込み、両者を比較した誤差電圧を得る。この誤差電圧を、例えばPI制御により増幅し、この増幅電圧を初期電圧Vrefに上乗せした電圧が、バイアス電源電圧となるように、バイアス電源である可変バイアスV2を制御する。
In this case, it is not necessary to provide the
このとき、基準となる初期電圧Vrefとして、あらかじめ数V程度の電圧を充電しておき、温度差に相当する誤差電圧の増幅分を加減算することで、所望のバイアス電源電圧が容易に得られる。すなわち、スイッチS1側の温度が、スイッチS2側の温度よりも高いときは、温度センサ41、42の誤差電圧はプラスとなり、増幅分が初期電圧Vrefに加算される。一方、スイッチS1側の温度が、スイッチS2側の温度よりも低いときは、誤差電圧はマイナスとなり、増幅分が初期電圧Vrefから減算される。
At this time, a desired bias power supply voltage can be easily obtained by charging a voltage of about several V in advance as a reference initial voltage Vref and adding or subtracting the amplified portion of the error voltage corresponding to the temperature difference. That is, when the temperature on the switch S1 side is higher than the temperature on the switch S2 side, the error voltage of the
このように、スイッチS2側のみバイアス電源電圧を初期電圧Vrefに対して増減して、閾値電圧のズレによる温度差が小さくなるように、バイアス電圧を可変させる制御を行い、この制御を繰り返すことで、スイッチS1、S2の温度差を0に近づけることができる。これにより、スイッチS1、S2の一方のバイアス電源の制御で、スイッチタイミング補償が可能になる。 In this way, the bias power supply voltage is increased or decreased with respect to the initial voltage Vref only on the switch S2 side, and control is performed to change the bias voltage so that the temperature difference due to the deviation of the threshold voltage becomes small, and this control is repeated. , The temperature difference between the switches S1 and S2 can be brought close to zero. As a result, switch timing compensation becomes possible by controlling the bias power supply of one of the switches S1 and S2.
図13に示すように、スイッチS1、S2の両方について、バイアス電源電圧を初期電圧Vrefに対して増減させる制御を行うこともできる。この場合も、まず、制御回路5に、温度検出回路4の温度センサ41、42の検出値(例えば、電圧値)を取り込み、両者を比較した誤差電圧を、例えばPI制御により増幅する。この増幅電圧と初期電圧Vrefを用いてバイアス電源電圧指令値を生成し、バイアス電源である可変バイアスV1、V2をそれぞれ制御する。初期電圧Vrefは、いずれも、あらかじめ数V程度の電圧を充電しておき、温度差に相当する誤差電圧の増幅分を、一方は上乗せしてバイアス電源電圧とし、他方は差し引いてバイアス電源電圧とする。
As shown in FIG. 13, it is also possible to control the bias power supply voltage to be increased or decreased with respect to the initial voltage Vref for both the switches S1 and S2. Also in this case, first, the detection values (for example, voltage values) of the
すなわち、スイッチS1側の温度が、スイッチS2側の温度よりも高いときは、温度センサ41、42の誤差電圧はプラスとなり、スイッチS1側では増幅分が初期電圧Vrefから減算され、スイッチS2側では増幅分が初期電圧Vrefに加算される。一方、スイッチS1側の温度が、スイッチS2側の温度よりも低いときは、誤差電圧はマイナスとなり、スイッチS2側で増幅分が初期電圧Vrefから減算される。スイッチS1側では増幅分が初期電圧Vrefに加算される。
That is, when the temperature on the switch S1 side is higher than the temperature on the switch S2 side, the error voltage of the
このように、スイッチS1、S2の両方において、バイアス電源電圧を初期電圧Vrefに対して増減し、スイッチS1、S2の閾値電圧のズレの影響が小さくなるように、バイアス電圧を可変させる制御を行うことができる。この制御を繰り返すことで、スイッチS1、S2の温度差を0に近づけることができ、より速やかなスイッチタイミング補償が可能になる。 In this way, in both the switches S1 and S2, the bias power supply voltage is increased or decreased with respect to the initial voltage Vref, and the bias voltage is controlled to be variable so that the influence of the deviation of the threshold voltage of the switches S1 and S2 is reduced. be able to. By repeating this control, the temperature difference between the switches S1 and S2 can be brought close to 0, and quicker switch timing compensation becomes possible.
図14に示すように、スイッチS1、S2の両方について、バイアス電源電圧を増減させる場合に、初期電圧Vrefを最大値としてこれを超えないように制御することもできる。この場合も、まず、制御回路5に、温度検出回路4の温度センサ41、42の検出値(例えば、電圧値)を取り込み、両者を比較した誤差電圧をPI制御により増幅する。この増幅電圧と初期電圧Vrefを用いて、バイアス電源である可変バイアスV1、V2のバイアス電源電圧指令値を制御する。初期電圧Vrefは、いずれも、あらかじめ数V程度の電圧を充電しておき、その値を最大値として、温度差に相当する誤差電圧の増幅分を、スイッチS1、S2の一方について減算する。
As shown in FIG. 14, when the bias power supply voltage is increased or decreased for both the switches S1 and S2, the initial voltage Vref can be set as the maximum value and controlled so as not to exceed this. Also in this case, first, the detection values (for example, voltage values) of the
すなわち、スイッチS1側の温度が、スイッチS2側の温度よりも高いときは、温度センサ41、42の誤差電圧はプラスとなり、スイッチS1側では増幅分が初期電圧Vrefから減算される。スイッチS2側では、リミッターにより増幅分が初期電圧Vrefに加算されることを防ぎ、バイアス電源電圧が初期電圧Vrefに制限される。一方、スイッチS1側の温度が、スイッチS2側の温度よりも低いときは、誤差電圧はマイナスとなり、スイッチS2側で増幅分が初期電圧Vrefから減算される。スイッチS1側では増幅分が初期電圧Vrefに加算されることを防ぎ、バイアス電源電圧が初期電圧Vrefに制限される。
That is, when the temperature on the switch S1 side is higher than the temperature on the switch S2 side, the error voltage of the
このように、スイッチS1、S2の両方において、バイアス電源電圧を初期電圧Vrefに基づいて可変させる制御を繰り返すことで、スイッチS1、S2の温度差を0に近づけることができる。また、スイッチS1、S2の両方において、バイアス電源電圧の最大値を初期電圧Vrefに制限することで、デッドタイムの減少を抑制することができ、良好なスイッチタイミング補償が可能になる。 In this way, the temperature difference between the switches S1 and S2 can be brought close to 0 by repeating the control of changing the bias power supply voltage based on the initial voltage Vref in both the switches S1 and S2. Further, in both the switches S1 and S2, by limiting the maximum value of the bias power supply voltage to the initial voltage Vref, the decrease of the dead time can be suppressed, and good switch timing compensation becomes possible.
(実施形態4)
スイッチング回路に係る実施形態4について、図15〜図18を参照して説明する。
図15に示すように、本形態のスイッチング回路1の基本構成は、上記実施形態1と同様であり、並列接続された複数のスイッチS1、S2と、複数のスイッチS1、S2を駆動するための駆動回路2とを備えている。ここでは、スイッチタイミング補償回路3は、駆動回路2と、スイッチS1、S2のゲート端子との間に接続されており、スイッチS1、S2に対応させて、バイアスコンデンサC1、C2、ダイオードD1、D2がそれぞれ設けられる。
(Embodiment 4)
The fourth embodiment according to the switching circuit will be described with reference to FIGS. 15 to 18.
As shown in FIG. 15, the basic configuration of the
図1に示した上記実施形態1のスイッチング回路1では、温度検出回路4を、スイッチタイミング補償回路3とは別に設け、制御回路5を用いてバイアス電源電圧を制御する構成としたが、本形態のスイッチタイミング補償回路3は、バイアス電源と温度検出回路4と制御回路5とを兼ねる、電源電圧発生装置としてのバイアス電源電圧生成回路6を備えている。ここでは、スイッチS1、S2の両方に対応させて、図1におけるバイアス電源V1、V2に代えて、バイアス電源電圧生成回路61、62を配設する。
以下、相違点を中心に説明する。
In the
Hereinafter, the differences will be mainly described.
図16に示すように、バイアス電源電圧生成回路61、62は、温度によって電圧が変化する素子であるツェナーダイオード71、72と、ツェナーダイオード71、72の両端に接続される、定電圧(例えば、数V程度)の電源B21、B22を有している。ツェナーダイオード71、72は、カソード側が抵抗R31、R32を介して、電源B2の正極端子に接続され、アノード側が電源B21、B22の負極端子に接続される。これにより、逆方向電圧降下の温度依存性を利用して、バイアス電源電圧の自動調整が可能になる。また、ツェナーダイオード71、72には、平滑コンデンサC21、C22が並列接続されている。
As shown in FIG. 16, the bias power supply
図15において、バイアス電源電圧生成回路61、62は、ダイオードD1、D2とソース線11n、12nとの間に配置される。ダイオードD1、D2は、アノード側が、ツェナーダイオード71、72と抵抗R31、R32の接続点に、それぞれ接続される。このように、スイッチS1、S2側に、同一構成のバイアス電源電圧生成回路61、62が設けられる。
In FIG. 15, the bias power supply
ツェナーダイオード71、72は、電源V3に対して逆方向接続されており、両端にツェナー電圧Vzを発生させて、バイアス電源として機能する。また、ツェナーダイオード71、72は、数V程度以下の電圧において、負特性を有し、温度上昇でツェナー電圧Vzが減少する。この温度特性を利用して、ツェナーダイオード71、72に、ソース線11n、12nが接続されるスイッチS1、S2側の温度を反映させたツェナー電圧Vzを発生させることができ、バイアス電源電圧を可変させることができる。
The
これにより、スイッチS1、S2のそれぞれについて、スイッチS1、S2の温度に応じて、バイアス電源電圧を自動調整することができる。例えば、スイッチS1の温度がより高い場合には、ツェナー電圧Vzがより低くなり、ダイオードD1を介してコンデンサC2に充電される電荷が減少する。したがって、より温度が低いスイッチS2側よりも、上乗せされるバイアス電圧が減少することになり、スイッチタイミングのズレが小さくなる方向に動作する。この構成では、定常偏差は残るものの、この動作が繰り返されることで温度差をより小さくすることができる。 Thereby, for each of the switches S1 and S2, the bias power supply voltage can be automatically adjusted according to the temperature of the switches S1 and S2. For example, when the temperature of the switch S1 is higher, the Zener voltage Vz becomes lower, and the charge charged to the capacitor C2 via the diode D1 decreases. Therefore, the added bias voltage is reduced as compared with the switch S2 side having a lower temperature, and the operation is performed in a direction in which the deviation of the switch timing becomes smaller. In this configuration, although the steady-state deviation remains, the temperature difference can be made smaller by repeating this operation.
このようなバイアス電源電圧生成回路61、62を設けることで、温度検出回路4や制御回路5を別途設けることなく、温度に応じたスイッチタイミングの調整が可能になる。また、ツェナー電圧Vzは、スイッチS1、S2の寄生容量等の温度特性も反映されたものとなるので、比較的簡易な構成で、スイッチタイミング補償が可能になる。
By providing such bias power supply
また、図17に変形例を示すように、図16におけるツェナーダイオード71、72に代えて、温度によって電圧が変化する素子として、ダイオード81、82を用いることもできる。ダイオード81、82は、アノード側が抵抗R31、R32を介して、電源B21、B22の正極端子に接続され、カソード側が電源B21、B22の負極端子に接続される。ダイオード81、82の両端間に生じる電圧降下も温度に変化するので、この順方向電圧降下の温度依存性を利用して、バイアス電源電圧の自動調整を行うことも可能である。
Further, as shown in FIG. 17, instead of the
あるいは、図18に他の変形例を示すように、図17におけるダイオード81、82を設ける代わりに、整流用のダイオードD1、D2を、温度によって電圧が変化する素子として兼用したバイアス電源電圧生成回路6を配設することもできる。この場合は、ダイオードD1、D2の配置は、上記実施形態1、2と同じであり、バイアス電源電圧生成回路6に設けた電源B22の正極端子にアノード側が接続され、カソード側が電源B22の負極端子に接続される。電源B22には、平滑コンデンサCb2と抵抗Rb2が並列接続される。
Alternatively, as shown in another modification shown in FIG. 18, instead of providing the diodes 81 and 82 in FIG. 17, a bias power supply voltage generation circuit in which the rectifying diodes D1 and D2 are also used as elements whose voltage changes depending on the temperature. 6 can also be arranged. In this case, the arrangement of the diodes D1 and D2 is the same as in the first and second embodiments, the anode side is connected to the positive electrode terminal of the power supply B22 provided in the bias power supply
なお、図18には、スイッチS2側のバイアス電源電圧生成回路6を示すが、スイッチS1側についても、同様とすることができる。このようにすると、温度検出回路4や制御回路5を省略することができ、さらに部品を削減して、バイアス電源電圧の自動調整が可能になる。
Although FIG. 18 shows the bias power supply
(実施形態5)
スイッチング回路に係る実施形態5について、図19〜図20を参照して説明する。
図19に示すように、本形態のスイッチング回路1の基本構成は、上記実施形態4と同様であり、並列接続された複数のスイッチS1、S2と、複数のスイッチS1、S2を駆動するための駆動回路2とを備えている。ここでは、スイッチS2側のみを図示しており、スイッチタイミング補償回路3は、駆動回路2と、スイッチS2のゲート端子との間に接続されている。スイッチタイミング補償回路3は、バイアスコンデンサC2とダイオードD2を有するとともに、電源電圧発生装置としてのバイアス電源電圧生成回路6を備えている。
(Embodiment 5)
The fifth embodiment according to the switching circuit will be described with reference to FIGS. 19 to 20.
As shown in FIG. 19, the basic configuration of the
バイアス電源電圧生成回路6は、温度によって電圧が変化する素子として、ゼーベック素子9を備えている。ゼーベック素子9は、ダイオードD2とソース線12nとの間に接続される。ゼーベック素子9は、両端間の温度差に応じて起電圧を発生する素子であり、両端をスイッチS1、S2に接続することで、温度検出回路4とバイアス電源を兼ねる機能を有する。また、ゼーベック素子9には、平滑コンデンサCb2と、放電抵抗Rb2が並列接続される。スイッチS1側にも、同様のバイアス電源電圧生成回路6を設けることができる。
The bias power supply
図20に変形例を示すように、ゼーベック素子9の両端を、スイッチS1、S2に接続する代わりに、一端をスイッチS2に、他端を基準温度となる基準部位、例えば、ヒートシンク91に接続することもできる。スイッチS1側においては、一端をスイッチS1に、他端を基準部位となるヒートシンク91に接続する。
As shown in FIG. 20, instead of connecting both ends of the Seebeck element 9 to the switches S1 and S2, one end is connected to the switch S2 and the other end is connected to a reference portion having a reference temperature, for example, a
このようなバイアス電源電圧生成回路6を設けることで、温度検出回路4や制御回路5を別途設けることなく、温度に応じたスイッチタイミングの調整が可能になる。
By providing such a bias power supply
本発明は上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の実施形態に適用することが可能である。例えば、上記実施形態では、バイアスコンデンサC1、C2の放電用の放電抵抗R1、R2を、ゲート線11p、12pとソース線12n、12nとの間に配置したが、放電抵抗R1、R2を、バイアスコンデンサC1、C2の両端間に接続してもよい。また、上記実施形態では、スイッチング回路を、車載用電力変換装置への適用例として説明したが、これに限らず、任意の用途に利用される装置に適用可能である。
The present invention is not limited to each of the above embodiments, and can be applied to various embodiments without departing from the gist thereof. For example, in the above embodiment, the discharge resistors R1 and R2 for discharging the bias capacitors C1 and C2 are arranged between the
1 スイッチング回路
2 駆動回路
3 スイッチタイミング補償回路
4 温度検出回路(物理情報検出回路)
6 バイアス電源電圧生成回路(電源電圧発生装置)
C1、C2 バイアスコンデンサ
V1、V2 可変バイアス(バイアス電源)
S1、S2 スイッチ
D1、D2 ダイオード
1
6 Bias power supply voltage generation circuit (power supply voltage generator)
C1, C2 Bias capacitor V1, V2 Variable bias (bias power supply)
S1, S2 switch D1, D2 diode
Claims (17)
上記駆動回路と、1つ以上の上記スイッチのゲート端子との間に接続されたスイッチタイミング補償回路(3)と、
上記スイッチのスイッチ特性と相関がある物理情報としての温度情報を検出する物理情報検出回路としての温度検出回路(4)と、を備えており、
上記スイッチタイミング補償回路は、対応する上記スイッチのゲート端子と上記駆動回路とを接続するゲート線(11p、12p)に設けられるバイアスコンデンサ(C1、C2)と、上記バイアスコンデンサを充電するためのバイアス電源(V1、V2)と、上記バイアス電源と直列に接続されたダイオード(D1、D2)と、上記温度検出回路にて検出した上記温度情報を基に、上記バイアス電源の電圧を制御する制御回路(5、51、52)とを有し、
上記ダイオードは、カソード側が上記ゲート線に接続され、アノード側が上記バイアス電源と接続されて、上記ダイオードを介して上記バイアスコンデンサが充電される構成であり、
上記制御回路は、複数の上記スイッチにおける上記温度情報の比較結果、又は、対応する上記スイッチの上記温度情報と基準温度との比較結果を用いて、上記バイアス電源の電圧を、上記比較結果から知られる複数の上記スイッチのスイッチタイミングの差が小さくなるように調整する、スイッチング回路。 A drive circuit (2) for driving a plurality of switches (S1, S2) connected in parallel, and
A switch timing compensation circuit (3) connected between the drive circuit and the gate terminals of one or more of the switches.
It is equipped with a temperature detection circuit (4) as a physical information detection circuit that detects temperature information as physical information that correlates with the switch characteristics of the above switch.
The switch timing compensation circuit includes bias capacitors (C1, C2) provided on gate wires (11p, 12p) connecting the gate terminal of the corresponding switch and the drive circuit, and a bias for charging the bias capacitor. A control circuit that controls the voltage of the bias power supply based on the power supply (V1, V2), the diodes (D1, D2) connected in series with the bias power supply, and the temperature information detected by the temperature detection circuit. Has (5, 51, 52) and
The diode has a configuration in which the cathode side is connected to the gate wire, the anode side is connected to the bias power supply, and the bias capacitor is charged via the diode.
The control circuit knows the voltage of the bias power supply from the comparison result by using the comparison result of the temperature information of the plurality of the switches or the comparison result of the temperature information of the corresponding switch and the reference temperature. A switching circuit that adjusts so that the difference in switch timing between a plurality of the above switches is small.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017145506A JP6906390B2 (en) | 2017-07-27 | 2017-07-27 | Switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017145506A JP6906390B2 (en) | 2017-07-27 | 2017-07-27 | Switching circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019029763A JP2019029763A (en) | 2019-02-21 |
JP6906390B2 true JP6906390B2 (en) | 2021-07-21 |
Family
ID=65478768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017145506A Active JP6906390B2 (en) | 2017-07-27 | 2017-07-27 | Switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6906390B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020240744A1 (en) * | 2019-05-29 | 2020-12-03 | 三菱電機株式会社 | Parallel driving device and power conversion device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11235015A (en) * | 1998-02-13 | 1999-08-27 | Toshiba Corp | Voltage-driven power semiconductor device and method of controlling the gate of the same |
JP2000216671A (en) * | 1999-01-27 | 2000-08-04 | Hitachi Ltd | Driving circuit for mosfet |
JP3637848B2 (en) * | 1999-09-30 | 2005-04-13 | 株式会社デンソー | Load drive circuit |
JP2004096318A (en) * | 2002-08-30 | 2004-03-25 | Mitsubishi Electric Corp | Semiconductor device for electric power |
JP2004229382A (en) * | 2003-01-21 | 2004-08-12 | Toshiba Corp | Gate drive circuit and power converter |
JP2005295661A (en) * | 2004-03-31 | 2005-10-20 | Mitsubishi Electric Corp | Driving circuit for power semiconductor element and power converter |
US7960997B2 (en) * | 2007-08-08 | 2011-06-14 | Advanced Analogic Technologies, Inc. | Cascode current sensor for discrete power semiconductor devices |
JP5619687B2 (en) * | 2011-07-05 | 2014-11-05 | 本田技研工業株式会社 | Semiconductor device driving apparatus and method |
JP6616576B2 (en) * | 2015-02-12 | 2019-12-04 | 株式会社デンソー | Driving circuit |
-
2017
- 2017-07-27 JP JP2017145506A patent/JP6906390B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019029763A (en) | 2019-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9277615B2 (en) | LED drive circuit | |
US8896214B2 (en) | LED driving system for driving multi-string LEDs and the method thereof | |
US20200214106A1 (en) | Power converter, led driver and control method | |
US10122255B2 (en) | Devices, systems and processes for average current control | |
US20120293218A1 (en) | Drive circuit for voltage-control type of semiconductor switching device | |
US20050212497A1 (en) | DC-DC converter and control method thereof | |
US11139749B2 (en) | Semiconductor device | |
CN108141127B (en) | Drive circuit for power semiconductor element, power conversion module, and power conversion device | |
US10148184B2 (en) | Multiphase converter | |
TWI494732B (en) | Hysteresis led driver with improved iled accuracy | |
US9974134B2 (en) | Light-dimming device | |
US9923557B2 (en) | Switching circuit and power conversion circuit | |
WO2015072098A1 (en) | Gate driver circuit and power conversion apparatus using same | |
CN109088531B (en) | Drive circuit and drive method for power conversion unit, and power conversion device | |
JP4786462B2 (en) | Semiconductor switching element drive circuit and power converter | |
JP6906390B2 (en) | Switching circuit | |
KR102192393B1 (en) | Led system for vehicle lighting having high efficiency and high reliability | |
JP7345360B2 (en) | Lighting control method of semiconductor light emitting element, lighting control device, and light emitting device | |
US6208541B1 (en) | PWM inverter apparatus | |
US20140092658A1 (en) | Power conversion apparatus | |
CN107769554A (en) | The control circuit and switching power unit of switching power unit | |
WO2016175137A1 (en) | Laser oscillator | |
JP2017077145A (en) | Dc/dc converter and control circuit for the same, and system power supply | |
JP2017532945A (en) | Adaptive controller for voltage converter | |
KR102213603B1 (en) | Trigger circuit, light apparatus comprising the same and trigger method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6906390 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |