JPS60142713A - Electronic ac voltage variable device - Google Patents
Electronic ac voltage variable deviceInfo
- Publication number
- JPS60142713A JPS60142713A JP25120383A JP25120383A JPS60142713A JP S60142713 A JPS60142713 A JP S60142713A JP 25120383 A JP25120383 A JP 25120383A JP 25120383 A JP25120383 A JP 25120383A JP S60142713 A JPS60142713 A JP S60142713A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load
- diode
- gate
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
2 ・一
本発明は交流電源に接続される比較的軽負荷の電圧制御
を行うもので、主として、誘導電動機の速度制御、電灯
、ヒータ等の電力制御等に適する。[Detailed Description of the Invention] Industrial Application Field 2 ・1 The present invention performs voltage control of a relatively light load connected to an AC power source, and is mainly used for speed control of induction motors, electric power for lights, heaters, etc. Suitable for control, etc.
従来例の構成とその問題点 従来例について第1図〜第3図を用いて説明する。Conventional configuration and its problems A conventional example will be explained using FIGS. 1 to 3.
第1図は一般に広く知られる出力電圧可変型単巻変圧器
(以下、スライダックと呼ぶ)を示す。FIG. 1 shows a generally widely known variable output voltage type autotransformer (hereinafter referred to as a slideac).
1は交流電源、2はスライダック、3はスライダック2
の出力タップ、4は負荷である。い寸スライダック2の
入力に印加された交流電源1の電源電圧v工は、出力タ
ップ3の位置によシ比例的に減少して、負荷4に負荷電
圧vLとして印加される。電源電圧v■と、負荷電圧v
Lの様子を、第3図にそれぞれ実線及び、破線を用いて
示す。1 is AC power supply, 2 is Slydac, 3 is Slydac 2
output tap, 4 is the load. The power supply voltage v of the AC power supply 1 applied to the input of the large-sized slide duck 2 decreases in proportion to the position of the output tap 3, and is applied to the load 4 as a load voltage vL. Power supply voltage v and load voltage v
The state of L is shown in FIG. 3 using solid lines and broken lines, respectively.
スライダック2により交流出力電圧を可変する方式は構
造が簡単で、割合安価なため広く使用されているが、欠
点としては、重量が重く、構造が機械的であるだめ、シ
ステムとして制御するには不適であるということが上げ
られる。また、出力電圧を決定する要因は、機械的な接
触による為、長期信頼性、環境信頼性が低いという問題
点もある。The method of varying the AC output voltage using SLIDAC 2 has a simple structure and is relatively inexpensive, so it is widely used, but its disadvantages are that it is heavy and has a mechanical structure, making it unsuitable for control as a system. It can be said that Furthermore, since the factor that determines the output voltage is mechanical contact, there is also the problem that long-term reliability and environmental reliability are low.
次に電子式の交流電圧可変方式の一例を第2図に示す。Next, FIG. 2 shows an example of an electronic alternating voltage variable system.
6.6はダイオード、7はNPN )ランジスタ、8は
PNP )ランジスタ、9は固定抵抗器、10は可変抵
抗器である。1及び4は第1図と共通である。6. 6 is a diode, 7 is an NPN) transistor, 8 is a PNP) transistor, 9 is a fixed resistor, and 10 is a variable resistor. 1 and 4 are the same as in FIG.
固定抵抗器9及び可変抵抗器1oによりNPNトランジ
スタ7とPNP )ランジスタ8のそれぞれベース電圧
が決定され、エミッタの電位が決定し、従って負荷4に
印加される電圧が決まる。交流電源1の正相及び逆相に
それぞれのトランジスタ7.8が対応し、交流電源1と
、負荷4に印加される電圧との差、即ち電圧降下分はト
ランジスタ7及び8のvcE として消費される。ダイ
オード5及び6はそれぞれのトランジスタ7.8が逆バ
イアスされた際のベース−コレクタ電流を阻止する為に
必要である。The base voltages of the NPN transistor 7 and the PNP transistor 8 are determined by the fixed resistor 9 and the variable resistor 1o, the emitter potential is determined, and therefore the voltage applied to the load 4 is determined. Transistors 7 and 8 correspond to the positive and negative phases of the AC power supply 1, and the difference between the voltage applied to the AC power supply 1 and the voltage applied to the load 4, that is, the voltage drop is consumed as vcE of the transistors 7 and 8. Ru. Diodes 5 and 6 are necessary to block base-collector current when the respective transistor 7.8 is reverse biased.
第2図の回路によっても電源電圧■工及び負荷電圧vL
の電圧波形は第3図の様になる。With the circuit shown in Figure 2, the power supply voltage ■ and the load voltage vL
The voltage waveform of is shown in FIG.
第2図によれば、可変抵抗器10を可変することにより
負荷電圧■Lを可変することができるが、主に電力消費
を行うトランジスタ7.8が2素子となること、相互の
コレクタに絶縁が必要なこと等により、小型化、低価格
化に限界がある。またトランジスタ7.8のベースに入
っている可変抵抗器1oの両端には負荷電圧vLが常に
印加されており、結局、可変抵抗器1oには交流電源1
の電圧vI相当の耐圧が必要になり、更に出力を安全に
可変操作するだめに絶縁も必要になる。従ってこの回路
をマイクロコンビーータ等を用いてシステム化するため
には、絶縁、高耐圧の制御素子が必要となり、コンパク
トなシステムには適合しなくなってしまう。According to FIG. 2, the load voltage ■L can be varied by varying the variable resistor 10, but the transistors 7 and 8, which mainly consume power, are two elements, and the collectors are isolated from each other. There is a limit to miniaturization and cost reduction due to the necessity of In addition, a load voltage vL is always applied to both ends of the variable resistor 1o included in the base of the transistor 7.8, and as a result, the variable resistor 1o is connected to the AC power source 1.
A withstand voltage equivalent to the voltage vI is required, and insulation is also required in order to safely vary the output. Therefore, in order to systemize this circuit using a microconbeater or the like, an insulated, high-voltage control element is required, and the circuit is not suitable for a compact system.
発明の目的
そこで本発明は上記従来例の問題点を克服し、単純な回
路構成で、システム化も可能な、比較的軽負荷を対象と
した電力コントロールを目的とす6 \−
るものである。Purpose of the Invention Therefore, the present invention aims to overcome the problems of the above-mentioned conventional examples and provide power control for relatively light loads with a simple circuit configuration that can be systemized. .
発明の構成
そしてこの目的を達成するために本発明では次の構成を
とったものである。Structure of the Invention In order to achieve this object, the present invention has the following structure.
すなわち本発明は、ダイオードブリッジの交流入力の一
端は負荷を介して、まだ他端は直接それぞれ単相交流電
源に接続し、前記ダイオードブリッジの直流出力に、パ
ワーMO8FETのドレイン及び、ソースを接続し、前
記パワーMO8FETのドレイン−ゲート間に固定抵抗
器を接続し、またゲート−ソース間に複数の固定あるい
は可変抵抗器とダイオードを含むバイアス回路を接続し
、前記ゲート−ソース間の複数の固定あるいは可変抵抗
器とダイオードを含むバイアス回路に、並列に複数のフ
ォトカプラの出力トランジスタ部を接続し、前記フォト
カプラの入力ダイオードに流す電流のスイッチ動作によ
シ、前記負荷に印加される電圧を可変する構成としたも
のである。That is, in the present invention, one end of the AC input of the diode bridge is connected to a single-phase AC power supply through a load, and the other end is directly connected to a single-phase AC power supply, and the drain and source of the power MO8FET are connected to the DC output of the diode bridge. , a fixed resistor is connected between the drain and the gate of the power MO8FET, and a bias circuit including a plurality of fixed or variable resistors and a diode is connected between the gate and the source, and a plurality of fixed or variable resistors are connected between the gate and the source. The output transistor parts of a plurality of photocouplers are connected in parallel to a bias circuit including a variable resistor and a diode, and the voltage applied to the load is varied by switching the current flowing through the input diode of the photocoupler. It is configured to do this.
実施例の説明 第4図、第6図に本発明の詳細な説明する回6 \− 略図を示す。Description of examples Detailed explanation of the present invention is shown in Fig. 4 and Fig. 6 in Part 6 \- A schematic diagram is shown.
図においてFET12のドレイン−ソース間には電源電
圧v工から負荷電圧vLを差引いた電圧が印加されてお
り(以下ドレイン電圧■Ds と略す)、ドレイン電圧
を固定抵抗器9と、可変抵抗器10と直流電源vDc(
又は電圧vF)で分圧された電圧がゲートソース間に印
加されている(以下ゲート電圧vGs と略す)。In the figure, a voltage obtained by subtracting the load voltage vL from the power supply voltage v is applied between the drain and source of the FET 12 (hereinafter abbreviated as drain voltage Ds), and the drain voltage is set by a fixed resistor 9 and a variable resistor 10. and DC power supply vDc (
or voltage vF) is applied between the gate and source (hereinafter abbreviated as gate voltage vGs).
直流電源vDcはダイオード部18、固定抵抗器15、
コンデンサ16により構成されており、ゲート電圧vG
s に直流バイアスを与えている。The DC power supply vDc includes a diode section 18, a fixed resistor 15,
It is composed of a capacitor 16, and the gate voltage vG
A DC bias is applied to s.
第7図、第8図はFET12の特性図である。7 and 8 are characteristic diagrams of the FET 12.
第7図は、IDS”−■GS特性を示す。通常、FET
にはスレッシュホールド電圧vTHがあり、ゲート電圧
vGs がスレッシュホールド電圧vTHを越すと、O
N領域に入ってドレイン電流IDS が流れる。Figure 7 shows the IDS''-■GS characteristics.Usually, FET
has a threshold voltage vTH, and when the gate voltage vGs exceeds the threshold voltage vTH, O
The drain current IDS flows into the N region.
第6図に示す直流電源vDcはこのスレッシ−ホールド
電圧vTHを補償するもので、適度な値を選択すること
により、負荷電圧vLの波形を改善する。The DC power supply vDc shown in FIG. 6 compensates for this threshold voltage vTH, and by selecting an appropriate value, the waveform of the load voltage vL is improved.
第8図は、ID5−vDS特性を示す。ゲート電圧■G
s をパラメータとして、ドレイン電流IDSとドレイ
ン電圧vDs の関係がめられる。第7図中の一点鎖線
が、第4図に示す回路の動作点を示している。よりPは
V L = V rのときのピークドレイン電流値を示
す。vDpH−1:vL=O即ちvDs岬v■のときの
ピークドレイン電圧値を示す。ゲート電圧vGs O値
を上昇させるとドレイン電流IDs は増加方向、ドレ
イン電圧vDs は減少方向へ動作点が移動する。FIG. 8 shows ID5-vDS characteristics. Gate voltage ■G
The relationship between the drain current IDS and the drain voltage vDs can be determined using s as a parameter. The dash-dotted line in FIG. 7 indicates the operating point of the circuit shown in FIG. Therefore, P indicates the peak drain current value when V L = V r. vDpH-1: Indicates the peak drain voltage value when vL=O, that is, vDs cape v■. When the gate voltage vGsO value is increased, the operating point moves so that the drain current IDs increases and the drain voltage vDs decreases.
更に電源電圧v工は交流電圧であるので、電圧位相によ
り、一点鎖線で示す動作点ラインが第7図の矢印方向に
移動する。Furthermore, since the power supply voltage V is an alternating current voltage, the operating point line shown by the dashed line moves in the direction of the arrow in FIG. 7 depending on the voltage phase.
従って第4図に示す可変抵抗器10の値をある値にセッ
トすると、IDP−vDPを結ぶ動作ライン上の一点に
動作点Aがめられる。電源電圧■■の位相によシ、動作
点は上記動作点Aと■DS と■Ds の原点を結ぶほ
ぼ直線上を移動することになる。Therefore, when the value of the variable resistor 10 shown in FIG. 4 is set to a certain value, the operating point A is set at one point on the operating line connecting IDP-vDP. Depending on the phase of the power supply voltage (■), the operating point moves approximately on a straight line connecting the operating point A and the origins of (DS) and (Ds).
第9図に、電源電圧v工と負荷電圧vLの関係を示す。FIG. 9 shows the relationship between the power supply voltage v and the load voltage vL.
前述のゲートのスレッシュホールドit圧vTHを直流
電源■Dc で補償しているので、負荷電圧vLはほぼ
電源電圧VIに相似している。Since the aforementioned gate threshold IT voltage vTH is compensated by the DC power supply ■Dc, the load voltage vL is almost similar to the power supply voltage VI.
しかし、厳密に解析すると、第9図(、)の如く直流電
源vDcが比較的高い値のときは、負荷電圧■Lが高い
ときは正弦波に近いが、負荷電圧■Lが低いときは台形
波に近くなる。また直流電源■Dcが比較的低い値のと
きは、第9図(b)の様に、負荷電圧vLが低いときに
正弦波に近く、高いときには三角波に近づいてくる。こ
れはゲートのスレッシ−ホールド電圧が、ドレイン電流
の減少とともに低下するためである。即ち、負荷電圧v
Lの低い領域は、ゲートの直流バイアス、つまり直流電
源■Dcの値も低くてよいという相関がある。However, when analyzed strictly, when the DC power supply vDc is a relatively high value as shown in Figure 9 (,), when the load voltage ■L is high, it is close to a sine wave, but when the load voltage ■L is low, it is trapezoidal. Get closer to the waves. Further, when the DC power supply voltage VL is relatively low, as shown in FIG. 9(b), when the load voltage vL is low, it approaches a sine wave, and when it is high, it approaches a triangular wave. This is because the gate threshold voltage decreases as the drain current decreases. That is, the load voltage v
There is a correlation that the region where L is low requires a low value of the DC bias of the gate, that is, the value of the DC power supply ■Dc.
ここでゲートの直流バイアスの電圧補正を実施した例を
第4図に示す。FIG. 4 shows an example in which voltage correction of the gate DC bias is performed.
第6図の直流電源vDcの代わりに、ダイオード部18
を入れておシ、ゲートのスレッシュホールド電圧vTH
の補償として、ダイオード部18の順方向降下電圧VF
を採用している。In place of the DC power supply vDc in FIG.
Then, the gate threshold voltage vTH
As compensation for the forward drop voltage VF of the diode section 18
is adopted.
第6図はダイオードのIF−VF4?性図である。Figure 6 shows the diode IF-VF4? It is a sex diagram.
このIF−VF特性は第7図に示す。FET12のより
5−vGs特性に極めてよく近似している。この近似し
た両者の特性を組合せて、FET12のゲートのスレッ
シ−ホールド電圧VTRの影響全打消しているため、電
源電圧v工及び負荷電圧VLの電圧波形を殆ど近似する
ことができる。この様子を第10図(d)に示す。This IF-VF characteristic is shown in FIG. It closely approximates the 5-vGs characteristic of FET12. By combining these two approximate characteristics, the influence of the threshold voltage VTR of the gate of the FET 12 is completely canceled, so that the voltage waveforms of the power supply voltage V and the load voltage VL can be almost approximated. This situation is shown in FIG. 10(d).
また第10図体) 、 (b) 、 (a)にそれぞれ
ドレイン電圧vDs、ゲート電圧vGs、ダイオード部
18の順方向降下電圧vFの波形を示す。順方向降下電
圧vFO値がドレイン電圧VDS の減少とともに減少
し、ゲート電圧vGs も減少している様子を示してい
る。Further, Figures 10), (b), and (a) show the waveforms of the drain voltage vDs, gate voltage vGs, and forward drop voltage vF of the diode section 18, respectively. It is shown that the forward drop voltage vFO value decreases as the drain voltage VDS decreases, and the gate voltage vGs also decreases.
一般[FETのゲートのスレッシ−ホールト電圧vTH
は一定の範囲でバラつくものが多いが、ダイオード18
部のダイオードの品種及び個数を調整すれば、スレッシ
ュホールド電圧vTHは容易に補正することができる。General [FET gate threshold voltage vTH
Although there are many variations within a certain range, the diode 18
The threshold voltage vTH can be easily corrected by adjusting the type and number of diodes in the section.
1o \− 次に、本発明による一実施例を第11図に示す。1o\- Next, an embodiment according to the present invention is shown in FIG.
19は固定抵抗器部、20はフォトカプラ部、21はス
イッチ部である。第4図における可変抵抗器10を固定
抵抗器部19に置換しておシ、各々の固定抵抗器に対応
して、フォトカプラ部2oの各々のフォトカプラの出力
トランジスタが接続されている。スイッチ部21の各ス
イッチが全てOFFであれば、フォトカブラ部20の全
ての出力トランジスタはOFF となっており、固定抵
抗器部19の合成抵抗値は全ての固定抵抗器の値の和と
なり、負荷4には最高電圧が出力される。19 is a fixed resistor section, 20 is a photocoupler section, and 21 is a switch section. The variable resistor 10 in FIG. 4 is replaced with a fixed resistor section 19, and the output transistor of each photocoupler of the photocoupler section 2o is connected corresponding to each fixed resistor. If all the switches of the switch section 21 are OFF, all the output transistors of the photocoupler section 20 are OFF, and the combined resistance value of the fixed resistor section 19 is the sum of the values of all the fixed resistors. The highest voltage is output to the load 4.
次にスイッチ部21のスイッチ22を除く任意のスイッ
チがONとなると、このスイッチに対応したフォトカプ
ラ部20のフォトカプラの出力トランジスタが上から順
にONとなり、固定抵抗器部19の合成抵抗値が低下し
、負荷4に印加される負荷電圧VLが低下する。またス
イッチ部21のスイッチ22がONとなると、フォトカ
ブラ部2oの全ての7オトカプラの出力トランジスタが
ONとなり、ゲート電圧vGs は、はば0となシ、F
ET12はOFF となり、負荷4に出力される負荷電
圧はOとなる。ここで負荷4を特定すると、負荷電圧v
Lはスイッチ部21の各スイッチ22のONに対して、
それぞれ一義的に決定される。Next, when any switch other than the switch 22 of the switch section 21 is turned on, the output transistors of the photocouplers of the photocoupler section 20 corresponding to this switch are turned on in order from the top, and the combined resistance value of the fixed resistor section 19 is As a result, the load voltage VL applied to the load 4 decreases. Furthermore, when the switch 22 of the switch section 21 is turned on, the output transistors of all seven optical couplers of the photocoupler section 2o are turned on, and the gate voltage vGs becomes 0 and F.
ET12 is turned OFF, and the load voltage output to the load 4 becomes O. If load 4 is specified here, the load voltage v
L is for ON of each switch 22 of the switch section 21,
Each is uniquely determined.
また、固定抵抗器部19に可変抵抗器を使用すれば負荷
電圧VI、の変更、域いは負荷4が別の負荷になった際
の負荷電圧vLの再設定を行うことが可能となる。Further, if a variable resistor is used in the fixed resistor section 19, it becomes possible to change the load voltage VI, or to reset the load voltage VL when the load 4 becomes a different load.
発明の効果
本発明によれば、比較的軽負荷の電力制御をコンパクト
に、安価に提供でき、システム化も容易にできるという
すぐれた特徴を持っている。Effects of the Invention According to the present invention, power control for relatively light loads can be provided compactly and inexpensively, and systemization can be easily achieved.
第1の特徴は、電力制御用の素子が1素子で実現できる
ことである。The first feature is that the power control element can be realized with one element.
第2に出力をコントロールする部分(第11図に於ける
固定抵抗器部19)に印加される電圧が低いことである
。この電圧はゲート電圧vGs であるので通常の場合
10v程度を上限として制御できる。従って、交流電源
100vまたは20OV系の制御を行うには極めて低い
制御電圧であり、フォトカブラを使用すれば、容易にマ
イクロコンピュータ等と組合せて、システム化すること
ができる。Second, the voltage applied to the part that controls the output (fixed resistor section 19 in FIG. 11) is low. Since this voltage is the gate voltage vGs, it can normally be controlled with an upper limit of about 10V. Therefore, the control voltage is extremely low for controlling an AC power source of 100 V or 20 OV, and if a photocoupler is used, it can be easily combined with a microcomputer or the like to form a system.
更に、回路構成が極めて単純であり、安価に構成できる
こと、各部品のショート、オープン等の異常時に対して
も、回路の電源側に負荷が入っていることから、安全性
が高いという利点を有している。また負荷電圧VLのひ
ずみも実用上支障のない範囲におさめることができる。Furthermore, the circuit configuration is extremely simple and can be constructed at low cost, and even in the event of an abnormality such as a short circuit or open circuit of each component, the load is placed on the power supply side of the circuit, so it has the advantage of high safety. are doing. Furthermore, the distortion of the load voltage VL can be kept within a range that does not cause any practical problems.
以上、種々の優れた効果を有しており、比較的軽負荷の
電圧制御をシステム的に行う手段として最適のものとな
るのである。As described above, it has various excellent effects, and is the most suitable means for systematically controlling the voltage of relatively light loads.
第1図はスライダックを用いた従来例の回路図、第2図
はトランジスタを用いた従来例の回路図、第3図は第1
図、第2図の電圧制御波形図、第4図は本発明の前程例
を示す回路図、第5図はダイオードのIF−V、特性図
、第6図は本発明の他の前程例を示す回路図、第7図は
FETのより5−vGs特性図、第8図はFETのより
S −VDB 特13 ・ ・
性図、第9図は第6図の回路による電圧制御波形図、第
10図は電圧制御波形図、第11図は本発明の一実施例
を示す回路図である0
1・・・・・・交流電源、4・・・・・・負荷、15・
・・・・・固定抵抗器、18・・・・・・ダイオード、
19・・・・・・固定抵抗器部、2o・・・・・・フォ
トカブラ部、21・・・・・・スイッチ部、22・・・
・・・スイッチ。
代理人の氏名 弁理士 中 尾 敏 男 ほか1多晶1
図
第 3 図
@4図
11.5I!l
VF (V)
第6図
第7図
莞8図
vr)r(v)
os
第9図
(OL)
(b)Figure 1 is a circuit diagram of a conventional example using a slider, Figure 2 is a circuit diagram of a conventional example using a transistor, and Figure 3 is a circuit diagram of a conventional example using a transistor.
Figure 2 is a voltage control waveform diagram, Figure 4 is a circuit diagram showing the previous example of the present invention, Figure 5 is a diode IF-V characteristic diagram, and Figure 6 is another example of the present invention. Figure 7 is the FET's 5-vGs characteristic diagram, Figure 8 is the FET's S-VDB characteristic diagram, Figure 9 is the voltage control waveform diagram using the circuit in Figure 6, and Figure 9 is the voltage control waveform diagram using the circuit in Figure 6. Fig. 10 is a voltage control waveform diagram, and Fig. 11 is a circuit diagram showing an embodiment of the present invention.
... Fixed resistor, 18 ... Diode,
19... Fixed resistor section, 2o... Photo coupler section, 21... Switch section, 22...
···switch. Name of agent: Patent attorney Toshio Nakao and 1 other person, 1
Figure 3 @ 4 Figure 11.5I! l VF (V) Figure 6 Figure 7 Guan Figure 8 vr) r(v) os Figure 9 (OL) (b)
Claims (1)
また他端は直接単相交流電源にそれぞれ接続し、前記ダ
イオードブリッジの直流出力には、パワーMO8FET
のドレイン及び、ソースを接続し、前記パワーMO8F
ETのドレイン−ゲート間に固定抵抗器を接続し、また
ゲート−ソース間に複数の固定あるいは可変抵抗器とダ
イオードを含むバイアス回路を接続し、前記ゲート−ソ
ース間の複数の固定あるいは可変抵抗器とダイオードを
含むバイアス回路に、並列に複数のフォトカブ2の出力
トランジスタ部を接続し、前記フォトカプラの入力ダイ
オードに流す電流のスイッチ動作により、前記負荷に印
加される電圧を可変する構成とした電子式交流電圧可変
装置。One end of the AC input of the diode bridge is connected through the load,
The other end is directly connected to a single-phase AC power supply, and a power MO8FET is connected to the DC output of the diode bridge.
Connect the drain and source of the power MO8F
A fixed resistor is connected between the drain and the gate of the ET, and a bias circuit including a plurality of fixed or variable resistors and a diode is connected between the gate and the source, and a plurality of fixed or variable resistors are connected between the gate and the source. The output transistors of a plurality of photocubes 2 are connected in parallel to a bias circuit including a diode and a diode, and the voltage applied to the load is varied by switching the current flowing through the input diode of the photocoupler. AC voltage variable device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25120383A JPS60142713A (en) | 1983-12-29 | 1983-12-29 | Electronic ac voltage variable device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25120383A JPS60142713A (en) | 1983-12-29 | 1983-12-29 | Electronic ac voltage variable device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60142713A true JPS60142713A (en) | 1985-07-27 |
JPH0475527B2 JPH0475527B2 (en) | 1992-12-01 |
Family
ID=17219220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25120383A Granted JPS60142713A (en) | 1983-12-29 | 1983-12-29 | Electronic ac voltage variable device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60142713A (en) |
-
1983
- 1983-12-29 JP JP25120383A patent/JPS60142713A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0475527B2 (en) | 1992-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0628511B2 (en) | Switchable power supply unit | |
JPS60142713A (en) | Electronic ac voltage variable device | |
JPS60142712A (en) | Electronic ac voltage variable device | |
JPH0667191B2 (en) | DC power supply with multiplex configuration | |
JPS60142721A (en) | Electronic ac voltage variable device | |
JPS60142720A (en) | Electronic ac voltage variable device | |
SU1582348A1 (en) | Device for current reversal in load | |
JPS60142719A (en) | Electronic ac voltage variable device | |
SU957368A1 (en) | Device for controlling two-cycle transistor switch | |
JPH0475529B2 (en) | ||
SU1026255A1 (en) | Stabilized converter | |
SU1381662A1 (en) | Device for controlling a.c. thyristor gates | |
SU1599951A1 (en) | Device for controlling power transistor with static induction | |
JPH0525128B2 (en) | ||
SU1551209A1 (en) | Triac control device | |
SU1345331A2 (en) | A.c.gate | |
SU469938A1 (en) | Device for smoothly increasing and decreasing test voltage | |
RU2066915C1 (en) | Power control device | |
SU748372A1 (en) | Stabilized power supply source | |
JPH0475528B2 (en) | ||
JP2003189499A (en) | Charge control circuit | |
JPH02202355A (en) | Stabilized power apparatus | |
JPH0343868B2 (en) | ||
JPH05328745A (en) | Dead-time compensation system | |
JPH1127127A (en) | Solid-state relay |