JPH0475528B2 - - Google Patents

Info

Publication number
JPH0475528B2
JPH0475528B2 JP25120583A JP25120583A JPH0475528B2 JP H0475528 B2 JPH0475528 B2 JP H0475528B2 JP 25120583 A JP25120583 A JP 25120583A JP 25120583 A JP25120583 A JP 25120583A JP H0475528 B2 JPH0475528 B2 JP H0475528B2
Authority
JP
Japan
Prior art keywords
voltage
fet
load
diode
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP25120583A
Other languages
Japanese (ja)
Other versions
JPS60142715A (en
Inventor
Takashi Deguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP25120583A priority Critical patent/JPS60142715A/en
Publication of JPS60142715A publication Critical patent/JPS60142715A/en
Publication of JPH0475528B2 publication Critical patent/JPH0475528B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/12Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • G05F1/44Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
    • G05F1/445Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being transistors in series with the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は交流電源に接続される比較的軽負荷の
電圧制御を行うもので、主として誘導電動機の速
度制御、電灯、ヒータ等の電力制御等に適する。
[Detailed Description of the Invention] Industrial Application Field The present invention controls the voltage of a relatively light load connected to an AC power source, and is mainly suitable for speed control of induction motors, power control of electric lights, heaters, etc. .

従来例の構成とその問題点 従来例について第1図〜第3図を用いて説明す
る。
Configuration of the conventional example and its problems The conventional example will be explained using FIGS. 1 to 3.

第1図は一般に広く知られる出力電圧可変型単
巻変圧器(以下スライダツクと呼ぶ)を示す。1
は交流電源、2はスライダツク、3はスライダツ
ク2の出力タツプ、4は負荷である。いまスライ
ダツク2の入力に印加された交流電源1の電源電
圧VIは、出力タツプ3の位置により比例的に減
少して、負荷4に負荷電圧VLとして印加される。
電源電圧VIと、負荷電圧VLの様子を、第3図に
それぞれ実線及び、破線を用いて示す。
FIG. 1 shows a generally widely known variable output voltage autotransformer (hereinafter referred to as a slider). 1
is an AC power source, 2 is a slider, 3 is an output tap of slider 2, and 4 is a load. The power supply voltage V I of the AC power supply 1 now applied to the input of the slider 2 is proportionally reduced depending on the position of the output tap 3, and is applied to the load 4 as a load voltage V L.
The states of the power supply voltage V I and the load voltage V L are shown in FIG. 3 using solid lines and broken lines, respectively.

スライダツク2により交流出力電圧を可変する
方式は構造が簡単で、割合安価なため広く使用さ
れているが、欠点としては重量が重く構造が機械
的であるため、システムとして制御するには不適
であるということが上げられる。また、出力電圧
を決定する要因は機械的な接触による為、長期信
頼性、環境信頼性が低いという問題点もある。
The method of varying the AC output voltage using slider 2 has a simple structure and is relatively inexpensive, so it is widely used, but its disadvantage is that it is heavy and has a mechanical structure, making it unsuitable for control as a system. That can be mentioned. Furthermore, since the factor that determines the output voltage is mechanical contact, there is also the problem that long-term reliability and environmental reliability are low.

次に電子式の交流電圧可変方式の一例を第2図
に示す。
Next, FIG. 2 shows an example of an electronic alternating voltage variable system.

5,6はダイオード、7はNPNトランジスタ、
8はPNPトランジスタ、9は固定抵抗器、10
は可変抵抗器である。1及び4は第1図と共通で
ある。
5 and 6 are diodes, 7 is an NPN transistor,
8 is a PNP transistor, 9 is a fixed resistor, 10
is a variable resistor. 1 and 4 are the same as in FIG.

固定抵抗器9及び可変抵抗器10によりNPN
トランジスタとPNPトランジスタ8のそれぞれ
ベース電圧が決定され、エミツタの電位が決定
し、従つて負荷4に印加される電圧が決まる。交
流電源1の正相及び逆相にそれぞれのトランジス
タ7,8が対応し、交流電源1と、負荷4に印加
される電圧との差、即ち電圧降下分はトランジス
タ7及び8のVCEとして消費される。ダイオード
5及び6はそれぞれのトランジスタ7,8が逆バ
イアスされた際のベース→コレクタ電流を阻止す
る為に必要である。
NPN with fixed resistor 9 and variable resistor 10
The base voltages of the transistor and the PNP transistor 8 are determined, the emitter potential is determined, and therefore the voltage applied to the load 4 is determined. Transistors 7 and 8 correspond to the positive and negative phases of AC power supply 1, and the difference between the voltage applied to AC power supply 1 and load 4, that is, the voltage drop, is consumed as V CE of transistors 7 and 8. be done. Diodes 5 and 6 are necessary to block base-to-collector current when the respective transistors 7 and 8 are reverse biased.

第2図の回路によつても電源電圧VI及び負荷
電圧VLの電圧波形は第3図の様になる。
Even with the circuit shown in FIG. 2, the voltage waveforms of the power supply voltage V I and the load voltage V L are as shown in FIG. 3.

第2図のトランジスタによる交流電圧可変方式
によれば、可変抵抗器10を可変することにより
負荷電圧VLを可変することができるが、主に電
力消費を行うトランジスタ7,8が2素子となる
こと、相互のコレクタに絶縁が必要なこと等によ
り、小型化、低価格化に限界がある。またトラン
ジスタ7,8のベースに入つている可変抵抗器1
0の両端には負荷電圧VLが常に印加されており、
結局、可変抵抗器10には交流電源1の電圧VI
相当の耐圧が必要になり、更に出力を安全に可変
操作するために絶縁も必要になる。従つてこの回
路をマイクロコンピユータ等を用いてシステム化
するためには、絶縁、高耐圧の制御素子が必要と
なり、コンパクトなシステムには適合しなくなつ
てしまう。
According to the AC voltage variable method using transistors in FIG. 2, the load voltage V L can be varied by varying the variable resistor 10, but the transistors 7 and 8, which mainly consume power, become two elements. However, there are limits to miniaturization and cost reduction due to the necessity of insulating the collectors from each other. Also, the variable resistor 1 included in the bases of transistors 7 and 8
A load voltage V L is always applied to both ends of 0,
In the end, the voltage V I of the AC power supply 1 is applied to the variable resistor 10.
A considerable withstand voltage is required, and insulation is also required to safely vary the output. Therefore, in order to systemize this circuit using a microcomputer or the like, an insulated, high-voltage control element is required, making it unsuitable for compact systems.

発明の目的 本発明は上記従来例の問題点を克服し、単純な
回路構成でシステム化も可能な比較的軽負荷を対
象とした電力コントロールを目的とするものであ
る。
OBJECTS OF THE INVENTION The object of the present invention is to overcome the problems of the conventional example described above and to provide power control for relatively light loads that can be systemized with a simple circuit configuration.

発明の構成 そして上記目的を達成するために本発明は次の
構成をとつたものである。
Structure of the Invention In order to achieve the above object, the present invention has the following structure.

すなわち、ダイオードブリツジの交流入力の一
端は負荷を介して、また他端は直接単相交流電源
に、それぞれ接続し、前記ダイオードブリツジの
直流出力には、パワーMOSFETのドレイン及び
ソースを接続し、前記ドレイン及びソースに並列
に固定抵抗器及び可変抵抗器及び1個または複数
個のダイオードの直列回路を接続し、更に前記固
定抵抗器及び可変抵抗器の接続点に前記パワー
MOS−FETのゲートを接続し、前記可変抵抗器
の抵抗値を可変することにより、前記負荷に印加
される電圧を可変する構成とするとともに、前記
パワーMOSFET及び前記1個または複数個のダ
イオードを同一プリント配線板上に配置し、前記
ダイオードのうち、少なくとも一本のダイオード
を前記パワーMOSFETのパツケージに、接着手
段により熱結合したものである。
That is, one end of the AC input of the diode bridge is connected to the load and the other end is connected directly to the single-phase AC power supply, and the drain and source of the power MOSFET are connected to the DC output of the diode bridge. , a series circuit of a fixed resistor, a variable resistor, and one or more diodes is connected in parallel to the drain and source, and the power is connected to the connection point of the fixed resistor and the variable resistor.
By connecting the gate of the MOS-FET and varying the resistance value of the variable resistor, the voltage applied to the load can be varied, and the power MOSFET and the one or more diodes are connected. The power MOSFET is arranged on the same printed wiring board, and at least one of the diodes is thermally coupled to the power MOSFET package by adhesive means.

実施例の説明 第4図、第6図に本発明の前程例を示す。Description of examples 4 and 6 show examples of the present invention.

図においてFET12のドレイン−ソース間に
は電源電圧VIから負荷電圧VLを差引いた電圧が
印加されており(以下ドレイン電圧VDSと略す)
ドレイン電圧を固定抵抗器9と、可変抵抗器10
と直流電源VDC(又はダイオード18)で分圧さ
れた電圧がゲートソース間に印加されている(以
下ゲート電圧VGSと略す)。
In the figure, a voltage obtained by subtracting the load voltage V L from the power supply voltage V I is applied between the drain and source of FET 12 (hereinafter abbreviated as drain voltage V DS ).
The drain voltage is fixed by a resistor 9 and a variable resistor 10.
A voltage divided by a DC power supply V DC (or diode 18) is applied between the gate and source (hereinafter abbreviated as gate voltage V GS ).

直流電源VDCはダイオード部18、固定抵抗器
15、コンデンサ16により構成されており、ゲ
ート電圧VGSに直流バイアスを与えている。
The DC power supply V DC is composed of a diode section 18, a fixed resistor 15, and a capacitor 16, and provides a DC bias to the gate voltage VGS .

第7図、第8図はFET12の特性図である。
第7図は、IDS−VGS特性を示す。通常、FETには
スレツシユホールド電圧VTHがあり、ゲート電圧
VGSがスレツシユホールド電圧VTHを越すと、ON
領域に入つてドレイン電流IDSが流れる。
7 and 8 are characteristic diagrams of the FET 12.
FIG. 7 shows the I DS -V GS characteristics. Typically, a FET has a threshold voltage, V TH , with a gate voltage
ON when V GS exceeds the threshold voltage V TH
A drain current I DS flows into the region.

第6図に示す直流電源VDCはこのスレツシユホ
ールド電圧VTHを補償するもので、適度な値を選
択することにより、負荷電圧VLの波形を改善す
る。
The DC power supply VDC shown in FIG. 6 compensates for this threshold voltage VTH , and by selecting an appropriate value, the waveform of the load voltage VL is improved.

第8図は、IDS−VDS特性を示す。ゲート電圧
VGSをパラメータとして、ドレイン電流IDSとドレ
イン電圧VDSの関係が求められる。第7図中の一
点鎖線が、第4図に示す回路の動作点を示してい
る。IDPはVL=VIのときのピークドレイン電流値
を示す。VDPはVL=O即ちVDS〓VIのときのピー
クドレイン電圧値を示す。ゲート電圧VGSの値を
上昇させるとドレイン電流IDSは増加方向ドレイ
ン電圧VDSは減少方向へ動作点が移動する。
FIG. 8 shows the I DS -V DS characteristics. gate voltage
Using V GS as a parameter, the relationship between drain current I DS and drain voltage V DS is determined. The dash-dotted line in FIG. 7 indicates the operating point of the circuit shown in FIG. I DP indicates the peak drain current value when V L =V I. V DP indicates the peak drain voltage value when V L =O, that is, V DS 〓V I. When the value of the gate voltage V GS is increased, the operating point moves so that the drain current I DS increases and the drain voltage V DS decreases.

更に電源電圧VIは交流電圧であるので、電圧
位相により、一点鎖線で示す動作点ラインが第7
図の矢印方向に移動する。
Furthermore, since the power supply voltage V I is an AC voltage, the operating point line shown by the dashed line is at the 7th point due to the voltage phase.
Move in the direction of the arrow in the diagram.

従つて第4図に示す可変抵抗器10の値をある
値にセツトすると、IDP−VDPを結ぶ動作点ライン
上の一点に動作点Aが求められる。電源電圧VI
の位相により動作点は上記動作点AとIDSとVDS
原点を結ぶほぼ直線上を移動することになる。
Therefore, when the value of variable resistor 10 shown in FIG. 4 is set to a certain value, operating point A is found at one point on the operating point line connecting I DP - V DP . Power supply voltage V I
Due to the phase of , the operating point moves approximately on a straight line connecting the operating point A and the origins of I DS and V DS .

第9図に、電源電圧VIと負荷電圧VLの関係を
示す。前述のゲートのスレツシユホールド電圧
VTHを直流電源VDCで補償しているので、負荷電
圧VLはほぼ電源電圧VIに相似している。
FIG. 9 shows the relationship between power supply voltage V I and load voltage V L. Threshold voltage of the gate mentioned above
Since V TH is compensated by the DC power supply V DC , the load voltage V L is almost similar to the power supply voltage V I.

しかし、厳密に解析すると、第9図aの如く直
流電源VDCとが比較的高い値のときは、負荷電圧
VLが高いときは正弦波に近いが、負荷電圧VL
低いときは台形波に近くなる。また直流電源VDC
が比較的低い値のときは、第9図bの様に、負荷
電圧VLが低いときに正弦波に近く、高いときに
は三角波に近づいてくる。これはゲートのスレツ
シユホールド電圧がVTHドレイン電流の減少とと
もに低下するためである。即ち、負荷電圧VL
低い領域はゲートの直流バイアス、つまり直流電
源VDCの値も低くてよいという相関がある。
However, when analyzed strictly, when the DC power supply V DC is a relatively high value as shown in Figure 9a, the load voltage
When V L is high, it is close to a sine wave, but when load voltage V L is low, it is close to a trapezoidal wave. Also, DC power supply V DC
When is a relatively low value, as shown in FIG. 9b, when the load voltage V L is low, it approaches a sine wave, and when it is high, it approaches a triangular wave. This is because the gate threshold voltage decreases as the VTH drain current decreases. In other words, there is a correlation that in a region where the load voltage V L is low, the DC bias of the gate, that is, the value of the DC power supply V DC may also be low.

ここでゲートの直流バイアスの電圧補正を実施
した例を第4図に示す。
FIG. 4 shows an example in which voltage correction of the gate DC bias is performed.

第6図の直流電源VDCの代わりに、ダイオード
部18を入れており、ゲートのスレツシユホール
ド電圧VTHの補償として、ダイオード部18の順
方向降下電圧VFを採用している。
A diode section 18 is inserted in place of the DC power supply V DC in FIG. 6, and the forward drop voltage V F of the diode section 18 is used as compensation for the gate threshold voltage V TH .

第5図はダイオードのIF−VF特性図である。こ
のIF−VF特性は第7図に示すFET12のIDS−VGS
特性に極めてよく近似している。この近似した両
者の特性を組合せて、FET12のゲートのスレ
ツシユホールド電圧VTHの影響を打消しているた
め、電源電圧VI及び負荷電圧VLの電圧波形を殆
ど近似することができる。この様子を第10図d
に示す。
FIG. 5 is a diagram showing the I F -V F characteristics of the diode. This I F -V F characteristic is the I DS -V GS of FET12 shown in Figure 7.
It closely approximates the characteristics. By combining these two approximate characteristics to cancel the influence of the threshold voltage V TH of the gate of the FET 12, the voltage waveforms of the power supply voltage V I and the load voltage V L can be almost approximated. This situation is shown in Figure 10d.
Shown below.

また第10図a,b,cにそれぞれドレイン電
圧VDS、ゲート電圧VGS、ダイオード部18の順
方向降下電圧VFの波形を示す。順方向降下電圧
VFの値がドレイン電圧VDSの減少とともに減少
し、ゲート電圧VGSも減少している様子を示して
いる。
Furthermore, waveforms of the drain voltage V DS , gate voltage V GS , and forward drop voltage V F of the diode portion 18 are shown in FIGS. 10 a, b, and c, respectively. Forward drop voltage
It is shown that the value of V F decreases as the drain voltage V DS decreases, and the gate voltage V GS also decreases.

一般にFETのゲートのスレツシユホールド電
圧VTHは一定の範囲でバラつくものが多いが、ダ
イオード18部のダイオードの品種及び個数を調
整すれば、スレツシユホールド電圧VTHは補正す
ることができる。
Generally, the threshold voltage V TH of the gate of the FET often varies within a certain range, but the threshold voltage V TH can be corrected by adjusting the type and number of diodes in the diode 18 section.

一方、FET12は電力を制御する素子であり
ドレイン電圧VDSとして電源電圧VIから負荷電圧
VLを差引いた値、ドレイン電流IDSとして負荷通
電電流が流れる。従つてFET12の消費電力は
PDはPD=VDS×IDSとなり、FET12から熱となつ
て放散する。従つてFET12には負荷に応じて
放熱板を取付けるが、このときFET12のチツ
プ温度はかなり上昇する。このときFET12の
ゲートのスレツシユホールド電圧は第11図に示
す様に温度特性を持つており、チツプ温度の上昇
と共に低下する傾向がある。第11図aはFET
12のIDS−VGS特性の温度による変化を示す。第
11図bはドレイン電流を一定としたときのVGS
の温度特性を示す。
On the other hand, FET12 is an element that controls power, and the drain voltage V DS changes from the power supply voltage V I to the load voltage.
The load current flows as the drain current IDS , which is the value obtained by subtracting VL . Therefore, the power consumption of FET12 is
P D becomes P D =V DS ×I DS , and is radiated from the FET 12 as heat. Therefore, a heat sink is attached to the FET 12 depending on the load, but at this time the chip temperature of the FET 12 increases considerably. At this time, the threshold voltage at the gate of the FET 12 has a temperature characteristic as shown in FIG. 11, and tends to decrease as the chip temperature rises. Figure 11a is FET
12 shows changes in the I DS -V GS characteristics of No. 12 due to temperature. Figure 11b shows V GS when the drain current is constant.
shows the temperature characteristics of

一方、第12図にダイオードの一般的な順方向
降下電圧VFの温度特性を表している。第12図
aは温度をパラメータとしたIF−VF特性第12図
bはダイオードの順方向電流IFを一定としたとき
のVFの温度特性を示す。
On the other hand, FIG. 12 shows the temperature characteristics of the general forward voltage drop V F of a diode. FIG. 12a shows the I F -V F characteristics with temperature as a parameter. FIG. 12 b shows the temperature characteristics of V F when the forward current I F of the diode is kept constant.

第11図、第12図からわかる様にFET12
のVGS及びダイオードのVFは同様の温度特性を示
しているので、これらを熱結合すると、ゲートの
スレツシユホールド電圧VTHの温度補償をするこ
とができる。
As you can see from Figures 11 and 12, FET12
Since V GS of the diode and V F of the diode exhibit similar temperature characteristics, by thermally coupling them, the gate threshold voltage V TH can be temperature compensated.

第13図に本発明の一実施例の機能を説明する
回路を示す回路構成は、第4図に示すものと同様
であるが、ダイオード部18のうちの一本のダイ
オード18−1をFET12と熱結合している。
ここでVGSの温度変化電圧特性とVFの温度変化電
圧特性をほぼ一致する様にダイオードを選択す
る。
FIG. 13 shows a circuit for explaining the functions of an embodiment of the present invention. The circuit configuration is similar to that shown in FIG. thermally bonded.
Here, the diode is selected so that the temperature change voltage characteristics of V GS and the temperature change voltage characteristics of V F almost match.

第14図はFET12とダイオード18−1の
熱結合の一例で、ダイオードをFET12のプラ
スチツクモールドのチツプ上部に接着している。
FIG. 14 shows an example of thermal coupling between FET 12 and diode 18-1, in which the diode is bonded to the top of the plastic molded chip of FET 12.

この結果、第15図に示す負荷電圧特性が得ら
れる。第15図aはFET12とダイオード部1
8のうちのダイオードが熱結合されていない場
合、第15図bは熱結合されている場合を示す。
第15図aではFET12のチツプ温度TCが上昇
すると、負荷電圧VLも上昇する傾向があるが第
15図bではFET12のチツプ温度TCの変化に
かかわなず、負荷電圧VLは安定している。
As a result, the load voltage characteristics shown in FIG. 15 are obtained. Figure 15a shows FET 12 and diode section 1.
When the diodes of 8 are not thermally coupled, FIG. 15b shows the case where they are thermally coupled.
In Fig. 15a, when the chip temperature T C of FET 12 rises, the load voltage V L also tends to rise, but in Fig. 15 b, the load voltage V L remains stable regardless of changes in the chip temperature T C of FET 12. are doing.

第13図に於て、ダイオード部18はFET1
2のゲート電圧VGSの特性により選択されてお
り、FET12が万一故障、破損などした場合代
替のFETの特性により再選択されねばならない。
In Figure 13, the diode section 18 is FET1
The FET 12 is selected based on the characteristics of the gate voltage VGS of the FET 12, and if the FET 12 should fail or be damaged, it must be reselected based on the characteristics of a replacement FET.

本発明による電子式交流電圧可変装置をシステ
ム化し、フオトカプラ等を利用して、マイクロコ
ンピユータの出力装置として使用する場合には回
路が大きく、ダイオード部18の再調整が繁雑と
なる。また、FET12は発熱を伴うので、負荷
4に合せて、適当な放熱器に取付ける必要があ
る。負荷4が比較的大きな入力を要する場合には
放熱器も大きくなり、システムの回路基板上に位
置させることは難しくなる。この場合、FET1
2のみを放熱器に取付けると、FET12のみの
互換性が求められる。このときダイオード部の組
合せの指定が必要なことは量産上大きなネツクと
なる。
If the electronic AC voltage variable device according to the present invention is systemized and used as an output device of a microcomputer using a photocoupler or the like, the circuit will be large and readjustment of the diode section 18 will be complicated. Furthermore, since the FET 12 generates heat, it is necessary to attach it to an appropriate heat radiator according to the load 4. If the load 4 requires a relatively large input, the heatsink will also be large and difficult to locate on the system's circuit board. In this case, FET1
If only FET 2 is attached to the heatsink, compatibility of only FET 12 is required. At this time, the necessity of specifying the combination of diode parts becomes a major hindrance in mass production.

本発明は以上の問題点を解消し、FETのゲー
ト電圧VGSのバラツキと、温度補正を同時にしか
も容易な手段で実現するものである。
The present invention solves the above-mentioned problems and simultaneously realizes the variation in FET gate voltage V GS and temperature correction using easy means.

第16図及び第17図は、本発明の一実施例に
よる回路図及び実装図である。
16 and 17 are a circuit diagram and an implementation diagram according to an embodiment of the present invention.

第16図に於て、19はFETブロツクであり
FET12、固定抵抗器9、ダイオード部18を
含むダイオード部18の中で、ダイオード18−
1は温度特性を概略FET12と同一とするダイ
オードで、FET12に熱結合されている。
In Figure 16, 19 is the FET block.
In the diode section 18 including the FET 12, the fixed resistor 9, and the diode section 18, the diode 18-
A diode 1 has approximately the same temperature characteristics as the FET 12, and is thermally coupled to the FET 12.

第17図a,b,cはそれぞれ実装状態の
FETブロツク19の平面図、正面図、側面図で
ある。
Figure 17 a, b, and c are respectively in the mounted state.
3 is a plan view, a front view, and a side view of the FET block 19. FIG.

それぞれ、FET12、固定抵抗器9、ダイオ
ード18−1〜18−Nが実装されており、
FET12及びダイオード18−1は、接着剤2
1により接着、熱結合されている。このFETブ
ロツク19はリード線により他の回路と接続され
る。固定抵抗器9はこのリード線が比較的長いと
きのFET12の安定動作のため、FETブロツク
19内に配置している。
Each is equipped with FET 12, fixed resistor 9, and diodes 18-1 to 18-N.
FET12 and diode 18-1 are glued together with adhesive 2
1 and is bonded and thermally bonded. This FET block 19 is connected to other circuits by lead wires. Fixed resistor 9 is placed within FET block 19 for stable operation of FET 12 when this lead wire is relatively long.

FETブロツク19は構成部品が少ないためプ
リント配線板22は、非常に小さく実現でき、第
17図Cの如く放熱板20に容易に取付けること
が可能となる。
Since the FET block 19 has few components, the printed wiring board 22 can be realized very small and can be easily attached to the heat sink 20 as shown in FIG. 17C.

発明の効果 本発明によれば比較的軽負荷の電力制御をコン
パクトに、安価に提供でき、システム化も容易に
できるというすぐれた特徴を持つている。
Effects of the Invention The present invention has excellent features in that relatively light load power control can be provided compactly and inexpensively, and it can be easily systemized.

第1の特徴は、電力制御用の素子が1素子で実
現できることである。
The first feature is that the power control element can be realized with one element.

第2に出力をコントロールする部分、即ち第4
図に於ける可変抵抗器10に印加される電圧が低
いことである。この負荷はゲート電圧VGSである
ので通常の場合10V程度を上限として制御でき
る。従つて、交流電源100Vまたは200V系の制御
を行うには極めて低い制御電圧であり、フオトカ
プラ等を使用して、容易にマイクロコンピユータ
等と組合せてシステム化することができる。
The second part is the part that controls the output, that is, the fourth part.
The voltage applied to the variable resistor 10 in the figure is low. Since this load is the gate voltage VGS , it can normally be controlled with an upper limit of about 10V. Therefore, the control voltage is extremely low for controlling an AC power source of 100 V or 200 V, and it can be easily combined with a microcomputer or the like to form a system using a photocoupler or the like.

更に、回路構成が極めて単純であり、安価に構
成できること、各部品のシヨート、オープン等の
異常時に対しても、回路の電源側に負荷が入つて
いることから安全性が高いという利点を有してい
る。また負荷電圧VLのひずみも実用上支障のな
い範囲におさめることができる。また周囲温度変
化、負荷変化に対しても安定した出力を得ること
ができる。
Furthermore, the circuit configuration is extremely simple and can be configured at low cost, and even in the event of an abnormality such as a short or open circuit of each component, it has the advantage of being highly safe as the load is placed on the power supply side of the circuit. ing. Furthermore, the distortion of the load voltage V L can be kept within a range that does not cause any practical problems. In addition, stable output can be obtained even with changes in ambient temperature and load.

更に、FETのゲート電圧特性、温度特性を補
償した状態で、FETブロツク19として部品と
して提供できるので、機器の互換性、サービス性
にも優れておりFET12の放熱設計も容易であ
る。
Furthermore, since the FET block 19 can be provided as a component with the gate voltage characteristics and temperature characteristics of the FET compensated for, the device has excellent compatibility and serviceability, and the heat dissipation design of the FET 12 is easy.

以上、種々の優れた効果を有しており、比較的
軽負荷の電圧制御をシステム的に行う手段として
最適のものとなるのである。
As described above, it has various excellent effects, and is the most suitable means for systematically controlling the voltage of relatively light loads.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はスライダツクを用いた従来例の回路
図、第2図はトランジスタを用いた従来例の回路
図、第3図は第1図、第2図の電圧制御波形図、
第4図は本発明の前程側の回路図、第5図はダイ
オードのIF−VF特性図、第6図は本発明の他の前
程例の回路図、第7図はFETのIDS−VGS特性図、
第8図はFETのIDS−VDS特性図、第9図は第6図
による電圧制御波形図、第10図は第4図の回路
による電圧制御波形図、第11図はFETのVGS
温度特性図、第12図はダイオードのVFの温度
特性図、第13図は本発明の他の前程例を説明す
る回路図、第14図はFET及びダイオードの熱
結合の状況を示す図、第15図は熱結合の有無に
よる負荷電圧波形図、第16図は本発明の一実施
例を示す回路図、第17図は本発明の一実施例に
のFETとダイオードの熱結合を示す図である。 1……交流電源、4……負荷、9……固定抵抗
器、10……可変抵抗器、11……ダイオードブ
リツジ、12……パワーMOSFET、18……ダ
イオード、19−1……ダイオード、18−N…
…オード、19……FETブロツク、20……放
熱器、21……接着剤、22……プリント配線
板。
Fig. 1 is a circuit diagram of a conventional example using a slider, Fig. 2 is a circuit diagram of a conventional example using a transistor, Fig. 3 is a voltage control waveform diagram of Figs. 1 and 2,
Figure 4 is a circuit diagram of the previous example of the present invention, Figure 5 is a diode I F -V F characteristic diagram, Figure 6 is a circuit diagram of another example of the present invention, and Figure 7 is the FET I DS . −V GS characteristic diagram,
Figure 8 is the I DS - V DS characteristic diagram of the FET, Figure 9 is the voltage control waveform diagram according to Figure 6, Figure 10 is the voltage control waveform diagram according to the circuit in Figure 4, and Figure 11 is the V GS of the FET. 12 is a temperature characteristic diagram of V F of the diode, FIG. 13 is a circuit diagram explaining another example of the present invention, and FIG. 14 is a diagram showing the state of thermal coupling between the FET and the diode. , Fig. 15 is a load voltage waveform diagram with and without thermal coupling, Fig. 16 is a circuit diagram showing an embodiment of the present invention, and Fig. 17 shows thermal coupling between an FET and a diode in an embodiment of the present invention. It is a diagram. 1... AC power supply, 4... Load, 9... Fixed resistor, 10... Variable resistor, 11... Diode bridge, 12... Power MOSFET, 18... Diode, 19-1... Diode, 18-N...
...Ode, 19...FET block, 20...Radiator, 21...Adhesive, 22...Printed wiring board.

Claims (1)

【特許請求の範囲】[Claims] 1 ダイオードブリツジの交流入力の一端は負荷
を介して、また他端は直接単相交流電源に、それ
ぞれ接続し、前記ダイオードブリツジの直流出力
にはパワーMOS FETのドレイン及び、ソース
を接続し、前記ドレイン及びソース間に、固定抵
抗器及び可変抵抗器及び1個または複数個のダイ
オードを直列に配置したゲートバイアス回路を接
続し、更に前記固定抵抗器及び可変抵抗器の接続
点に前記パワーMOS FETのゲートを接続し、
前記可変抵抗器の抵抗値を可変することにより、
前記負荷に印加される電圧を可変する構成とする
とともに、前記パワーMOS FET及び前記1個
または複数個のダイオードを同一プリント配線板
上に配置し、前記ダイオードのうち、少なくとも
一本のダイオードを前記パワーMOS FETのパ
ツケージに、接着手段により熱結合した電子式交
流電圧可変装置。
1 One end of the AC input of the diode bridge is connected to a load and the other end is connected directly to a single-phase AC power supply, respectively, and the drain and source of a power MOS FET are connected to the DC output of the diode bridge. , a gate bias circuit including a fixed resistor, a variable resistor, and one or more diodes arranged in series is connected between the drain and the source, and the power source is connected to a connection point between the fixed resistor and the variable resistor. Connect the gate of MOS FET,
By varying the resistance value of the variable resistor,
The voltage applied to the load is configured to be variable, and the power MOS FET and the one or more diodes are arranged on the same printed wiring board, and at least one of the diodes is arranged on the same printed wiring board. An electronic AC voltage variable device that is thermally bonded to the power MOS FET package using adhesive.
JP25120583A 1983-12-29 1983-12-29 Electronic ac voltage variable device Granted JPS60142715A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25120583A JPS60142715A (en) 1983-12-29 1983-12-29 Electronic ac voltage variable device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25120583A JPS60142715A (en) 1983-12-29 1983-12-29 Electronic ac voltage variable device

Publications (2)

Publication Number Publication Date
JPS60142715A JPS60142715A (en) 1985-07-27
JPH0475528B2 true JPH0475528B2 (en) 1992-12-01

Family

ID=17219253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25120583A Granted JPS60142715A (en) 1983-12-29 1983-12-29 Electronic ac voltage variable device

Country Status (1)

Country Link
JP (1) JPS60142715A (en)

Also Published As

Publication number Publication date
JPS60142715A (en) 1985-07-27

Similar Documents

Publication Publication Date Title
US4472666A (en) Brushless DC motor
US5909108A (en) Current-sharing circuit for parallel-coupled switches and switch-mode power converter employing the same
CN101079576B (en) System for providing switch of power adjuster
CN100526956C (en) Inverter driving circuit for LCD backlight
US7692474B2 (en) Control circuit for a high-side semiconductor switch for switching a supply voltage
MX2008013074A (en) Load control device having a variable drive circuit.
KR20040091137A (en) Three-terminal, low voltage pulse width modulation controller ic
CN100377483C (en) PWM controller with temperature regulation of switching frequency
CN108075676B (en) Sensorless temperature compensation for power switching devices
US11209464B2 (en) Current detection circuit and power converter
JPH01133572A (en) Single-phase frequency conversion circuit
JP2009075957A (en) Power circuit and semiconductor device
JP4263685B2 (en) Protection circuit
US6906902B2 (en) Semiconductor integrated circuit
EP1480334A2 (en) Method and apparatus for extending the size of a transistor beyond one integrated circuit
US6548983B2 (en) PWM-pulse control system
JPH0475528B2 (en)
JPH0525128B2 (en)
JPH0475529B2 (en)
ATE249110T1 (en) CONTROL CIRCUIT FOR A SEMICONDUCTOR COMPONENT
US7309968B2 (en) Motor control circuit and associated full bridge switching arrangement
JP6906390B2 (en) Switching circuit
JP3255805B2 (en) Switching power supply
JPH0475526B2 (en)
KR0131488Y1 (en) Remote control switching apparatus