JPH0474078A - 自動利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は家庭用ビデオテープレコーダ等の磁気記録再生
装置に用いられる自動利得制御回路に関するものである
。

〔従来の技術〕

従来家庭用ビデオテープレコーダにおいては映像信号を
ＦＭ変調してテープに記録するが、ＦＭ信号に変換する
際には周波数アロケーション規格を守るために入力映像
信号レベルが所定レベルを越えないような自動利得制御
回路が設けられている。又ビデオソフト等を再びビデオ
テープレコーダに録画することを禁止するために、垂直
輝線消去期間中に疑似水平パルスが重畳された映像信号
が用いられる場合もある。第３図は従来のビデオテープ
レコーダに用いられる自動利得制御回路の構成を示すブ
ロック図である。本図において輝度信号が与えられる入
力端子１には利得制御回路２が接続される。利得制御回
路２は制御信号によってその利得を変化させて入力信号
を増幅するものであって、その出力はクランプ回路３に
与えられる。クランプ回路３は輝度信号の同期信号レベ
ルを所定値に固定するものであり、その出力は同期分離
回路４．加算器５及び出力端子６に与えられる。同期分
離回路４は入力出力から水平同期信号を分離してパルス
発生器７に与える。パルス発生器７は信号の立上り時点
かられずかに遅れてパルス信号を発生させるものであり
、その出力は加算器５に与えられる。加算器５は２つの
入力信号を加算するものであって、その出力は振幅検波
回路８に与えられる。振幅検波回路８は入力信号を検波
するものであり、その出力は制御信号として利得制御回
路２に与えられる。

さて第４図は従来の自動利得制御回路を含むビデオテー
プレコーダの記録系の構成を示すブロック図である。本
図においてビデオ信号が入力される入力端子１１はＶＣ
分離回路１２に接続され、Ｙ信号が前述した自動利得制
御回路（ＡＧＣ）１３に与えられる。自動利得制御回路
１３の出力はエンファシス回路１４．クリ・７ブ回路１
５を介してＦＭ変調回路１６に与えられる。又ＹＣ分離
回路１２で分離されたクロマ信号は自動クロマレベル制
御回路（ＡＣＣ）１７に与えられ、その出力は低域変換
色信号処理回路１８に与えられる。そして低域変換され
た色信号とＦＭ変調信号とが加算器１９によって加算さ
れ、記録増幅回路２０を介して磁気へラド２１によって
磁気テープ２２に記録される。又自動利得制御回路１３
及び自動クロマレベル制御回路１７の出力は加算器２３
によって加算され、増幅器２４を介してテレビモニタ等
にモニタ信号として出力される。

さてこのような自動利得制御回路の動作について第５図
を参照しつつ説明する。第５図（ａ）〜（ｅ）は第３図
ａ　−ｅの各部の波形を示す波形図である。

まず第５図（ａ）に示すように輝度信号が入力端子１に
入力されると利得制御回路２によって増幅され、クラン
プ回路３によって第５図ら）に示すように信号の最下端
が一定のレベルにクランプされ、出力端子６より出力さ
れる。又クランプ信号は同期分離回路４に与えられて第
５図（Ｃ）に示すように同期信号が分離され、この信号
に基づいてパルス発生器７より第５図（ｄ）に示すよう
に同期信号が遅延された信号が出力される。この信号と
クランプ回路３の出力とが加算器５によって加算され、
第５図（ｅ）に示す信号が振幅検波回路８に与えられる
。この振幅を検波し制御信号を得て利得制御回路２の利
得を制御して輝度信号の振幅レベルをほぼ一定となるよ
うにしている。

〔発明が解決しようとする課題〕

しかるにこのような従来のビデオテープレコーダにおい
ては、第６図（ａ）に示すように輝度信号の垂直輝線消
去期間中に盗録防止信号が付加された信号が入力される
ことがある。この場合には振幅検波回路８には第６図（
ｅ）に示す信号が出力される。

従って付加された擬似水平パルスが白レベル方向に加算
されるため、振幅検波回路８は過大な信号が入力された
ものとして利得制御回路２の利得を小さくする。従って
出力信号レベルが小さくなり、正常に映像信号を記録す
ることができなくなって盗録が防止される。しかしなが
らテレビのモニタ画面への出力信号レベルも小さくなり
モニタ画面が暗くなったり同期が乱れる等の問題点が生
じ、正常な映像信号出力が得られないという欠点があっ
た。

本発明はこのような従来の問題点に鑑みてなされたもの
であって、記録時にのみ盗録防止機能が働きモニタ時に
は盗録防止機能を働かないようにして正常に映像信号を
モニタできるようにすることを技術的課題とする。

〔課題を解決するための手段〕

本発明は映像信号の利得を可変して増幅する利得制御回
路と、利得制御回路の出力信号に基づいてパルス信号を
発生する第１のパルス発注器と、利得制御回路の出力信
号に基づいて水平同期信号期間毎にパルス信号を発生す
る第２のパルス発生器と、第１．第２のパルス発生器の
出力を記録時とその他の状態とで切換えて出力する切換
回路と、切換回路の出力と利得制御回路の出力とを加算
する加算器と、加算器の出力信号を検波しその出力によ
って利得制御回路の利得を制御する振幅検波回路と、を
具備することを特徴とするものである。

〔作用〕

このような特徴を有する本発明によれば、盗録防止信号
が付加された輝度信号が入力された場合にも特性の異な
る第１．第２のパルス発生器を切換え、記録時にのみ第
１のパルス発生器からの出力を加算器によって加算して
振幅検波回路に与えるようにしている。従ってモニタ信
号用には盗録防止機能が働くことはない。

〔実施例〕

第１図は本発明の一実施例による自動利得制御回路の構
成を示すブロック図である。本図において従来例と同一
部分は同一符号を付して詳細な説明を省略する。本実施
例においても入力端子１に利得制御回路２が接続され、
その出力がクランプ回路３を介して同期分離回路４．加
算器５及び出力端子６に与えられる。さて同期分離回路
４の出力は第１．第２のパルス発生器３１．３２に与え
られる。パルス発生器３１は前述した従来例と同様に分
離された同期信号の出力を遅延させたパルスを発生する
ものであり、その出力は切換回路３３の一方の入力端に
与えられる。又第２のパルス発生器３２は水平同期信号
の同期期間毎にパルスを発生するものであり、その出力
は切換回路の他方の入力端に与えられる。さて切換回路
３３には入力端子３４より録画時とその他の状態に切換
信号が与えられ、録画時にのみパターン発生器３１の出
力を選択して加算器５に与える。加算器５は２つの入力
信号を加算し振幅検波回路８に与えることは前述した従
来例と同様である。

次に本実施例の動作について説明する。第２図（ａ）〜
（（至）は第１図のａ　−Ｈの各部の波形を示す波形図
である。まず入力端子ｌに第２図（ａ）で示すように垂
直輝線消去期間中に盗録防止用信号が付加された輝度信
号が印加されたものとする。第２図（ｂ）はこの信号を
を含む１水平走査線の信号を時間軸上で拡大して示した
クランプ回路３の出力波形である。この信号は第１．第
２のパルス発生器３１３２に与えられる。そして切換回
路３３は制御信号により録画時には第６図（ｄ）の波形
を、それ以外のときには第６図（ｅ）の波形を選択する
ものとする。

そうすれば録画時には加算器５より第２図げ）に示す信
号が出力されることとなって振幅検波回路８に与えられ
る。従って擬似水平パルスが白信号レベルに加算される
ため、振幅検波回路８は過大な信号が入力されたものと
判断してピークＡＧＣがかかり利得制御回路２の利得を
低下させる。従って出力信号は極めて小さいなり正常な
映像信号の記録ができなくなって盗録が防止される。又
記録時でなければ入力端子３４に与えられる制御信号に
よって第２のパルス発生器３２の出力が選択されるため
、第２図（６）に示す信号が振幅検波回路８に与えられ
る。従ってキードパルスの振幅が一定になるように利得
制御回路２に帰還されることとなって出力信号には所定
の値が保持される。

〔発明の効果〕

以上詳細に説明したように本発明によれば、モニタ時に
は盗録防止機能が働かない。従ってビデオテープレコー
ダを複数台直列に接続している場合等、送出側で盗録防
止信号が付加された記録済みの磁気テープを再生しても
再生側のビデオテープレコーダによってモニタ画面の明
暗や同期乱れが生じることがなく、良好な再生画像信号
を得ることができる。又この信号を記録しようとすれば
盗録防止機能が働いて正常に記録することができなくな
る。

【図面の簡単な説明】

第１図は本発明の一実施例による自動利得制御回路の構
成を示すブロック図、第２図は各部の波形を示す波形図
、第３図は従来の自動利得制御回路の構成を示すブロッ
ク図、第４図はこの自動利得制御回路を含むビデオテー
プレコーダの記録系の構成を示すブロック図、第５図及
び第６図は従来の自動利得制御回路の動作を示す波形図
である。 ２−・−・利得制御回路、　３−−−−クランプ回路、
４−−−−−−一同期分離回路、　８−・−・振幅検波
回路、３１−−−−−−一第１のパルス発生器、　３２
−・−第２のパルス発生器、　３３−−−−−−一切換
回路。 特許出願人　松下電器産業株式会社

Claims (1)

【特許請求の範囲】
1. （１）映像信号の利得を可変して増幅する利得制御回路
   と、 前記利得制御回路の出力信号に基づいてパルス信号を発
   生する第１のパルス発生器と、 前記利得制御回路の出力信号に基づいて水平同期信号期
   間毎にパルス信号を発生する第２のパルス発生器と、 前記第１、第２のパルス発生器の出力を記録時とその他
   の状態とで切換えて出力する切換回路と、前記切換回路
   の出力と利得制御回路の出力とを加算する加算器と、 前記加算器の出力信号を検波しその出力によって利得制
   御回路の利得を制御する振幅検波回路と、を具備するこ
   とを特徴とする自動利得制御回路。