JPH0470941A - 自己訂正機能付き端末装置 - Google Patents
自己訂正機能付き端末装置Info
- Publication number
- JPH0470941A JPH0470941A JP2175359A JP17535990A JPH0470941A JP H0470941 A JPH0470941 A JP H0470941A JP 2175359 A JP2175359 A JP 2175359A JP 17535990 A JP17535990 A JP 17535990A JP H0470941 A JPH0470941 A JP H0470941A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- error
- memories
- stored
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 74
- 230000006870 function Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 101100534673 Arabidopsis thaliana SUMO3 gene Proteins 0.000 description 1
- 101100116390 Schizosaccharomyces pombe (strain 972 / ATCC 24843) ded1 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、プログラムやデータをスタティックＲＡＭな
どのメモリに格納し、電池などによってバックアップし
て使用する端末装置に関する。
どのメモリに格納し、電池などによってバックアップし
て使用する端末装置に関する。
（従来の技術）
従来の端末装置におけるメモリ構成は、第２図の概念図
に示すように配置されている。
に示すように配置されている。
第２図において、Ｍ１〜Ｍ目は、端末装置で使用するプ
ログラムやデータを格納するメモリであって、それぞれ
１バイトづつ格納可能であり、合計１２バイトの格納容
量を有しており、ＳＵＭは、メモリ Ｍ ｌ ＝ Ｍ
＋ ２の全内容を合算した値のうち下位１バイト分を記
憶するメモリである。
ログラムやデータを格納するメモリであって、それぞれ
１バイトづつ格納可能であり、合計１２バイトの格納容
量を有しており、ＳＵＭは、メモリ Ｍ ｌ ＝ Ｍ
＋ ２の全内容を合算した値のうち下位１バイト分を記
憶するメモリである。
これらの各メモリは、電池などでバックアップされ、端
末装置の主電源を遮断しても、記憶内容が破壊されない
ように保護されている。
末装置の主電源を遮断しても、記憶内容が破壊されない
ように保護されている。
このように構成されたメモリを有する端末装置の電源を
ＯＮすると、通常の動作の開始に先立って、端末装置の
ＣＰＵは、メモリ Ｍ ｒ −Ｍ Ｉｔの全内容を合算
し、その下位１バイトをメモリＳＵＭに記憶されている
１バイトと比較し、合算値とＳＵＭの記憶値とが一致し
ていれば、メモリＭ１〜ＭＩ！の全値は正しいものと判
断して、メモリ Ｍ１〜Ｍ１２の全値をプログラムやデ
ータとして使用する。
ＯＮすると、通常の動作の開始に先立って、端末装置の
ＣＰＵは、メモリ Ｍ ｒ −Ｍ Ｉｔの全内容を合算
し、その下位１バイトをメモリＳＵＭに記憶されている
１バイトと比較し、合算値とＳＵＭの記憶値とが一致し
ていれば、メモリＭ１〜ＭＩ！の全値は正しいものと判
断して、メモリ Ｍ１〜Ｍ１２の全値をプログラムやデ
ータとして使用する。
もし、この合算値とメモリＳＵＭの記憶値とが一致しな
ければ、メモリ Ｍ、〜Ｍ１□に記憶されている値のい
ずれかに誤り発生したものと判断してエラー表示をして
いた。
ければ、メモリ Ｍ、〜Ｍ１□に記憶されている値のい
ずれかに誤り発生したものと判断してエラー表示をして
いた。
（発明が解決しようとする課題）
このような従来の端末装置においては、メモリＭ Ｉ−
Ｍ ｌ ！うちでどの部分においてどのように誤ったか
を判別できないので、エラーを表示して端末装置の動作
を停止することが必要であり、端末装置は使用不能にな
るという問題があった。
Ｍ ｌ ！うちでどの部分においてどのように誤ったか
を判別できないので、エラーを表示して端末装置の動作
を停止することが必要であり、端末装置は使用不能にな
るという問題があった。
そこで、本発明は、このような従来の端末装置の問題点
を解決するために考えられたものであり、誤りが発生し
ても、その誤りを自動的に訂正し、端末装置の動作を停
止することなく、正常な動作を継続できる優れた端末装
置を提供することである。
を解決するために考えられたものであり、誤りが発生し
ても、その誤りを自動的に訂正し、端末装置の動作を停
止することなく、正常な動作を継続できる優れた端末装
置を提供することである。
（課題を解決するための手段）
本発明は、このような課題を解決するために、端末装置
のプログラムやデータを格納するメモリの一次元的な合
算値を記憶するメモＩＪｓＵＭのほかに、二次元的に配
置した状態における各行および列ごとの合算値を記憶す
るメモリを設け、これにより誤りが発生しても、その発
生した箇所を特定し、正しい値に訂正できるように構成
したものである。
のプログラムやデータを格納するメモリの一次元的な合
算値を記憶するメモＩＪｓＵＭのほかに、二次元的に配
置した状態における各行および列ごとの合算値を記憶す
るメモリを設け、これにより誤りが発生しても、その発
生した箇所を特定し、正しい値に訂正できるように構成
したものである。
（作用）
本発明によると、端末装置の起動時や動作中、メモリか
らプログラムやデータを読み出したときに、誤りが発生
しても自己訂正することが可能であって、端末装置の動
作に支障をきたすことなく正常な動作を継続することが
できる。
らプログラムやデータを読み出したときに、誤りが発生
しても自己訂正することが可能であって、端末装置の動
作に支障をきたすことなく正常な動作を継続することが
できる。
（実施例）
第１図に示すように、プログラムやデータを１バイトづ
つ格納する１２のメモリＭ１〜Ｍ、２は、空間的にみる
と４行３列にマトリックス状に二次元的に配置されてい
るものとみなすことができ、このメモリＭ、〜Ｍ１２の
他に、行方向に配列された各メモリＭ、〜Ｍ３、Ｍ ４
〜Ｍ ｓ、Ｍ？〜Ｍｅ、Ｍｌ。
つ格納する１２のメモリＭ１〜Ｍ、２は、空間的にみる
と４行３列にマトリックス状に二次元的に配置されてい
るものとみなすことができ、このメモリＭ、〜Ｍ１２の
他に、行方向に配列された各メモリＭ、〜Ｍ３、Ｍ ４
〜Ｍ ｓ、Ｍ？〜Ｍｅ、Ｍｌ。
〜ＭＢに格納されている６僅の合算値の下位１バイトを
それぞれ格納するメモリＸＳＵＭ、〜ＸＳＵＭ ４と、
列方向に配列された各メモリＭ１、Ｍ４、Ｍｌ、Ｍｌｏ
と、Ｍｌ、Ｍ５ Ｍｇ、Ｍ 目と、Ｍ３．Ｍ、。
それぞれ格納するメモリＸＳＵＭ、〜ＸＳＵＭ ４と、
列方向に配列された各メモリＭ１、Ｍ４、Ｍｌ、Ｍｌｏ
と、Ｍｌ、Ｍ５ Ｍｇ、Ｍ 目と、Ｍ３．Ｍ、。
Ｍ、、Ｍ、、とにそれぞれ格納されている６値の合算値
の下位１バイトをそれぞれ格納するメモＩＪ ＹＳＵＭ
Ｉ〜Ｙ Ｓ Ｕ Ｍ ｓと、全メそり Ｍ、〜Ｍｌ、に
格納されている６僅の合算値の下位１バイトを格納する
メモリＳＵＭとを具備している。
の下位１バイトをそれぞれ格納するメモＩＪ ＹＳＵＭ
Ｉ〜Ｙ Ｓ Ｕ Ｍ ｓと、全メそり Ｍ、〜Ｍｌ、に
格納されている６僅の合算値の下位１バイトを格納する
メモリＳＵＭとを具備している。
メモリ Ｍ１〜Ｍ１２のうちのいずれか１バイトに誤り
が発生した場合には、メモリ Ｍ、〜Ｍ、ｔから読み出
したデータの合算値の下位１バとメモリＳＵＭに格納さ
れている値が一致しなくなるので誤りの発生を発見する
ことができる。
が発生した場合には、メモリ Ｍ、〜Ｍ、ｔから読み出
したデータの合算値の下位１バとメモリＳＵＭに格納さ
れている値が一致しなくなるので誤りの発生を発見する
ことができる。
誤りが発見されると、メモリ Ｍ１〜Ｍｌ！から読み出
したデータを行方向および列方向に再度合算して、それ
らの下位１バイトをメモリＸＳＵＭ＋〜Ｘ Ｓ ［Ｉ
Ｍ ４およびメモ’Ｊ Ｙ Ｓ Ｕ Ｍ ｌ’＝ Ｙ
Ｓ Ｕ Ｍ ｓに格納されている値と比較する。
したデータを行方向および列方向に再度合算して、それ
らの下位１バイトをメモリＸＳＵＭ＋〜Ｘ Ｓ ［Ｉ
Ｍ ４およびメモ’Ｊ Ｙ Ｓ Ｕ Ｍ ｌ’＝ Ｙ
Ｓ Ｕ Ｍ ｓに格納されている値と比較する。
たとえば、メモリＭ５から読み出した値が誤っていた場
合には、合算した６僅のうち、メモリＸＳυＭ２とメモ
リＹＳＵＭ２に格納されている値と一致しなくなるので
、誤っているのはメモリＭ。
合には、合算した６僅のうち、メモリＸＳυＭ２とメモ
リＹＳＵＭ２に格納されている値と一致しなくなるので
、誤っているのはメモリＭ。
から読み出した値であるものと特定することができる。
そこで、メモリＭ＆をの除いたメモリ Ｍ１〜Ｍ２、Ｍ
６〜Ｍ１２の１１個のメモリから読み出した値を合算し
て、その合算値の下位１バイトをメモリＳＵＭの値から
減算すると、減算結果の下位１バイトがメモリＭ６の正
しい値となるので、この値をメモリＭ６に再度書込むこ
とにより、自己訂正が可能となる。
６〜Ｍ１２の１１個のメモリから読み出した値を合算し
て、その合算値の下位１バイトをメモリＳＵＭの値から
減算すると、減算結果の下位１バイトがメモリＭ６の正
しい値となるので、この値をメモリＭ６に再度書込むこ
とにより、自己訂正が可能となる。
（発明の効果）
本発明は、以上で説明した実施例より明らかなように、
メモリから読み出したデータに誤りが発生しても自己訂
正できるから、端末装置を停止させることなく動作を継
続することができる。
メモリから読み出したデータに誤りが発生しても自己訂
正できるから、端末装置を停止させることなく動作を継
続することができる。
また、プログラムやデータを格納するメモリの全容量を
Ｘバイトであると仮定すると、自己訂正を行なうために
必要とする追加のメモリ容量は、少なく、メモリの空間
的な配置を適切に選ぶと、（２ＦＴ＋ １ ）バイトだ
けでよく、この（２ＦＹ＋ １ ）なる値より明らかな
ように、使用するメモリ容量が多いほど有利であり、た
とえば、１メガバイトのメモリを自己訂正するために必
要とする追加のメモリ容量は、２００１バイトでよいの
である。
Ｘバイトであると仮定すると、自己訂正を行なうために
必要とする追加のメモリ容量は、少なく、メモリの空間
的な配置を適切に選ぶと、（２ＦＴ＋ １ ）バイトだ
けでよく、この（２ＦＹ＋ １ ）なる値より明らかな
ように、使用するメモリ容量が多いほど有利であり、た
とえば、１メガバイトのメモリを自己訂正するために必
要とする追加のメモリ容量は、２００１バイトでよいの
である。
第１図は、本発明の一実施例における端末装置のメモリ
構成図、第２図は、従来の装置におけるメモリ構成図で
ある。 ＳＵＭ ＳＵＭ 〜ｘＳＵＭｃ・・行方向の合算値を格 納するメモリ 〜Ｙ Ｓ ＵＭ３・・・列方向の合算値を格納するメモ
リ Ｍ１〜ＭＩ！・・・プログラム、データなどを格納する
メモリ ＳＵＭ・・・Ｍ、〜Ｍ３．に格納されている値の合算値
を格納するメモリ
構成図、第２図は、従来の装置におけるメモリ構成図で
ある。 ＳＵＭ ＳＵＭ 〜ｘＳＵＭｃ・・行方向の合算値を格 納するメモリ 〜Ｙ Ｓ ＵＭ３・・・列方向の合算値を格納するメモ
リ Ｍ１〜ＭＩ！・・・プログラム、データなどを格納する
メモリ ＳＵＭ・・・Ｍ、〜Ｍ３．に格納されている値の合算値
を格納するメモリ
Claims (2)
- （１）プログラムやデータを格納する第１のメモリを具
備した端末装置において、前記メモリに格納されている
それぞれの合算値を記憶する第２のメモリと、前記メモ
リを行および列の二次元的に配置した状態における前記
各行および列ごとの合算値をそれぞれ格納する第３のメ
モリとを備え、前記第１のメモリから読み出したデータ
に誤りが発生したとき、その誤った個所を前記第３のメ
モリに格納されているデータに基づいて発見することを
特徴とする自己訂正機能付き端末装置。 - （２）前記第１のメモリから読み出したデータに誤りが
発生したとき、前記第２および第３のメモリに格納され
ているデータに基づき、計算により正しい値を求めて、
前記誤ったデータを訂正することを特徴とする特許請求
の範囲第１項に記載の自己訂正機能付き端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2175359A JPH0470941A (ja) | 1990-07-04 | 1990-07-04 | 自己訂正機能付き端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2175359A JPH0470941A (ja) | 1990-07-04 | 1990-07-04 | 自己訂正機能付き端末装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0470941A true JPH0470941A (ja) | 1992-03-05 |
Family
ID=15994700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2175359A Pending JPH0470941A (ja) | 1990-07-04 | 1990-07-04 | 自己訂正機能付き端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0470941A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08110877A (ja) * | 1994-10-12 | 1996-04-30 | Nec Shizuoka Ltd | Ｒｏｍ内容のコピー方式 |
| JPH08320834A (ja) * | 1995-05-26 | 1996-12-03 | Nec Corp | Ｆｌａｓｈ ｒｏｍ自動復旧方式 |
| JP2009186155A (ja) * | 2008-02-08 | 2009-08-20 | Asahi Sangyo:Kk | ダクト用たわみ継手 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60116052A (ja) * | 1983-11-28 | 1985-06-22 | Hitachi Ltd | 不良デ−タ修復方式 |
| JPS63249273A (ja) * | 1987-04-03 | 1988-10-17 | Fujitsu Ltd | 画像メモリの良否判定方式 |
-
1990
- 1990-07-04 JP JP2175359A patent/JPH0470941A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60116052A (ja) * | 1983-11-28 | 1985-06-22 | Hitachi Ltd | 不良デ−タ修復方式 |
| JPS63249273A (ja) * | 1987-04-03 | 1988-10-17 | Fujitsu Ltd | 画像メモリの良否判定方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08110877A (ja) * | 1994-10-12 | 1996-04-30 | Nec Shizuoka Ltd | Ｒｏｍ内容のコピー方式 |
| JPH08320834A (ja) * | 1995-05-26 | 1996-12-03 | Nec Corp | Ｆｌａｓｈ ｒｏｍ自動復旧方式 |
| JP2009186155A (ja) * | 2008-02-08 | 2009-08-20 | Asahi Sangyo:Kk | ダクト用たわみ継手 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100478922C (zh) | 保护存储器的方法、装置和系统 | |
| GB1344474A (en) | Fault detection and handling arrangements for use in data proces sing systems | |
| JPH0470941A (ja) | 自己訂正機能付き端末装置 | |
| US4774712A (en) | Redundant storage device having address determined by parity of lower address bits | |
| JPS5539994A (en) | Multiprocessor system | |
| EP0070184B1 (en) | A method of testing memory | |
| JPH01237786A (ja) | カード処理装置 | |
| JP2759824B2 (ja) | データ記憶装置のアドレス誤り検出方法 | |
| JPH0341860B2 (ja) | ||
| JPS60181947A (ja) | メモリ診断方式 | |
| JPS59154698A (ja) | 制御記憶の保護方式 | |
| JPS5819952A (ja) | シ−ケンスエラ−検出方式 | |
| JPH046026B2 (ja) | ||
| JPS6448152A (en) | Memory write protection system | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JPH0417465B2 (ja) | ||
| JPS5683898A (en) | Prom error detection system | |
| JPS55160399A (en) | Error display unit | |
| JPS63153655A (ja) | メモリアクセス制御方式 | |
| JPS58222496A (ja) | 記憶素子 | |
| JPS5856200B2 (ja) | デ−タ処理装置 | |
| JPH01177656A (ja) | メモリの使用領域設定装置 | |
| JPH01231151A (ja) | 記憶装置におけるアドレス分配方式 | |
| JPH01181141A (ja) | メモリ誤り検出方式 | |
| JPH07141266A (ja) | メモリバックアップ装置におけるソフトエラー救済方式 |