JPH0470006A - Lsiの電源回路 - Google Patents

Lsiの電源回路

Info

Publication number
JPH0470006A
JPH0470006A JP2180521A JP18052190A JPH0470006A JP H0470006 A JPH0470006 A JP H0470006A JP 2180521 A JP2180521 A JP 2180521A JP 18052190 A JP18052190 A JP 18052190A JP H0470006 A JPH0470006 A JP H0470006A
Authority
JP
Japan
Prior art keywords
power supply
power
line
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2180521A
Other languages
English (en)
Other versions
JPH0770984B2 (ja
Inventor
Yukimasa Uchida
内田 幸正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18052190A priority Critical patent/JPH0770984B2/ja
Priority to US07/726,810 priority patent/US5185567A/en
Publication of JPH0470006A publication Critical patent/JPH0470006A/ja
Publication of JPH0770984B2 publication Critical patent/JPH0770984B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10Parallel operation of dc sources
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/577Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明はLSI(大規模集積回路)の電源回路に関す
るものである。
(従来の技術) 近年、LSIの微細加工技術の進展と共に、LSI電源
線の細線化に対する要求が強まっている。一方、微細加
工と共に電源線の配線層の厚みに対しても薄膜化が要求
されている。また、LSIチップ当たりの消費電流は、
LSI集積密度の向上と、LSIチップの巨大化に伴っ
てますます増大している。以上のことから、電源線の単
位断面積当たりの電流密度の増大はますます強まる方向
にある。
他方、微細電源線に許容以上の電流を流し続けていると
、エレクトロマイグレーション現象によって電源線が劣
化して、ついには断線にいたることが知られている。こ
のエレクトロマイグレーション現象は、電源線に電流が
流れるときに電源線中を電流と逆方向に流れる電子が、
電源線を構成している金属の原子に衝突して電子の運動
量を金属原子に与え、そのため金属原子か電子の流れる
方向へ移動していくことに起因するものである。
このエレクトロマイグレーションはまた、電流により電
源線に発生するジュール熱によって加速される。エレク
トロマイグレーションについては例えば野口他著の文献
rLsI全配線のエレクトロマイグレーション寿命を予
測」(口軽マイクロデバイス、1989年9月号)に詳
細に記載されている。
従来の一般的なLSIの電源回路を第4図に示す。図示
するようにこの回路では、LSI上の電源線1と接地電
源線2間にLSIを構成する複数の回路3 (C+ 、
C2,・・・・・・C0)が接続されている。電源供給
回路4の電源出力端子は電源線1の一端5に接続され、
電源線1を通してLSIの各回路に一定の電圧V、dを
供給する。電源線2は、LSIの各回路3の接地側に接
続され、その他端6は接地されている。
この様な従来の電源回路において、電源線1上で、電流
は電源供給回路4に近い方から遠い方に向かって流れ、
その方向は一定である。他方、接地電源線2上の電流1
55はその逆方向に向かって流れ、やはり電流方向は一
定となる。従って、この様な電源線では、上述したエレ
クトロマイグレーションの影響を大きく受けることにな
る。
一方、LSIの信号線においては、電圧レベルが“0″
と1″の間で揺れるため、回路の負荷となる静電容量を
充放電する信号電流が逆向きに変化する。そのため、信
号線は電源線に比べはるかにエレクトロマイグレーショ
ンに対して強いことが分かっている。ところがLSIの
電源線には、一定レベルの電圧が印加されるため、上述
したようにエレクトロマイグレーション現象の影響を大
きく受ける。
このエレクトロマイグレーション現象からLSIの電源
回路を防ぐには、(1)電源配線層の厚みを大きくする
。、(2)電源配線の太さを大きくする、(3)電源線
の配線素材を替える、等が考えられるが、これらはいず
れもLSIの電源線微細化の方向には反する対策であっ
た。
このように、従来のLSIの電源回路では、エレクトロ
マイグレーション現象のために、配線の微細化には限度
があり、これがLSIの微細化、高集積化に対する大き
な障害になっていた。
(発明が解決しようとする課題) この発明は、従来のLSI電源回路における上記のよう
な欠点に関して成されたもので、LSI電源配線のエレ
クトロマイグレーション現象による劣化を防止し、LS
I電源配線の微細化と信頼性向上を実現することが可能
な、LSIの電源回路を提供することを課題とする。
[発明の構成] (課題を解決するための手段) この発明では、上記の課題を解決するために、LSIの
電源回路において、第1の端子と第2の端子を有し、こ
れらの端子間に接続されたLSI(大規模集積回路)を
構成する複数の回路に電源を供給するための電源線と、
該電源線に定電圧を供給するための電源供給回路と、該
電源供給回路からの定電圧により前記電源線を流れる電
流を、前記第】の端子と第2の端子間で周期的に逆行さ
セル手段と、を備えたことを特徴とするものである。
(作用) 電源線上を流れる電源電流を、一方向とその逆方向に周
期的に変化させることによって、電源線の中央部付近で
は電子の流れる方向か周期的に逆行スるようになる。そ
のため電源線を構成する金属の原子または分子が電源線
上で、一定の方向へ偏って移動するのが妨げられる。ま
た電源線端部テ+、t x流の流れがパルス的になって
電流量が周期的に減少する。これらの結果、電源線のエ
レクトロマイグレーション現象が生じにくくなり、電源
線の劣化が防止される。
(実施例) 第1図(a)にこの発明の第1の実施例にかかる電源回
路を示す。第1図(b)および(c)は第1図(a)に
示す回路の動作説明のためのタイミング図および電流波
形図である。
第1図(a)において、11は電源線、12は接地電源
線であり、両電源線11,1.2間にはLSIを構成す
るn個の回路(C+ 、・・・・・・C1)13か順次
接続されている。電源線11は第1の端子14と第2の
端子15を有し、接地電源線12は第1の端子16と第
2の端子17を有する。接地電源線12の両端16.1
7は共に接地線】81つを介して接地されている。
この実施例の電源回路は、上記電源線11.12の他に
、第1の電源供給回路20、第2の電源供給回路21お
よび電源供給回路の活性化回路22から構成される。こ
の第1.第2の電源供給回路20.21は接地線18.
19を介して接地されており、また外部電源供給端子2
3.24から電源電圧Vcc(−5V)が供給されてい
る。さらに回路20.21は、活性化回路22からの活
性化レベル(この実施例では“1”)の信号を受信して
、電源出力端子25.26にLSI上の回路に供給すべ
き一定の内部電源電圧V。(3,OV)を供給する。ま
た活性化信号が非活性化レベル(この場合は“0′)の
時、内部電源電圧V、の供給を停止するように構成され
ている。
電源供給回路の活性化回路22は、第1図(b)に示す
ように電源供給回路20.21を時間的に重複させつつ
、交互に活性化するようなタイミングの電源活性化信号
31.32を発生する。第1の電源供給回路20の信号
入力端子27には、活性化回路22からの信号出力31
が、第2の電源供給回路21の信号入力端子28には、
活性化回路22からの信号出力32が、それぞれ入力さ
れる。第1の電源供給回路20の電源出力端子25は上
記電源線11の第1の端子14に、第2の電源供給回路
21の電源出力端子26は電源線11の第2の端子15
に、それぞれ接続される。
次に、上記第1図に示す電源回路の動作を説明する。
電源供給回路の活性化回路22は、第1図(b)に示す
ようなタイミングで電源活性化信号31゜32を周期的
に発生する。時間区間(1,<1<1+)、(t2 <
t<t3 )、(t4<t<ts)では、両信号共に、
活性化レベル″1”であり、この信号を受けて第1、お
よび第2の電源供給回路20.21の両者は電源供給状
態にあり、電源線11には端子14.15の両方から電
圧vddが供給される。時間区間(tl<t<t2 )
では、電源活性化信号31が活性化レベル“1“、活性
化信号32が非活性化レベル“0”であるので、第1の
電源供給回路20は電源供給状態、第2の電源供給回路
21は電源供給停止状態になる。したがって、電源線1
1上の電流1.は第1の端子14から第2の端子15に
向かって流れる。また接地電源線12上の電流1.は第
2の端子17から第1の端子16に向かって流れる。
他方、時間区間(t3<t<t4)では、電源活性化信
号31が非活性化レベル“0゛、電源活性化信号32が
活性化レベル“1”であるので、第1の電源供給回路2
0は電源供給停止状態、第2の電源供給回路21は電源
供給状態になる。したがって、電源線11上の電流1a
 −は第2の端子15から第1の端子14に向かって流
れる。また接地電源線12上の電流I、′は第1の端子
16から第2の端子17に向かって流れる。したがって
電源線11、接地電源線12上の中央部の電流の向きは
時間区間(tl<t<t2)と、時間区間(t3<t<
t4)ではちょうど電流の方向が逆転していることにな
る。
第1図(C)は、時間区間(tl<t<t2 )におけ
る電源線11上の電流1.と、時間区間(t3<t<t
4)における電源線11上の電流I、′を、電源線上の
位置に対する関数として示したものである。なお図の■
。はこのLSIを流れる最大電流値を示す。またここで
は、電源線11につながる回路C1,・・・・・・Cゎ
の数nか十分に大きく、これらの回路が定常的に電流を
消費する場合について示している。
この第1図(c)から明らかなように、電源線の中央部
付近では電流の方向か雨期間で逆転している。これによ
り、電源線のなかを流れる電子の流れの方向が変わるの
で、エレクトロマイグレーション現象による電源線の劣
化や断線が防止できる。さらにまた電源線の端部に近い
部分では、時間区間(tl<t<t2 )と時間区間(
t3<tくt4)のうち一方の期間では1方向に大きな
電流が流れ、他方の区間では電流方向が逆でしかも極め
て電流値が小さい。したかって電源線の端部に近い部分
ては電流がパルス状になり、それによってエレクトロマ
イグレーションによる劣化か防止できる。しかも供給さ
れる電圧は、to −t5のどの時点でも一定の電圧V
ddである。すなわちこの実施例の電源回路では、電源
電圧を一定に保ちなから電源線を流れる電流の方向を繰
り返し変化させていることになる。
電源供給回路活性化回路22は、外部クロック信号に同
期して各電源活性化信号を発生させてもよいし、また発
信回路を内蔵させてこれが発生するクロックに同期させ
て各電源活性化信号を発生させてもよい。
第2図に、第1図の実施例で用いられる電源供給回路2
0(21)の−例を示す。この電源供給回路は、Pチャ
ンネルMO5)ランジスタよりなる電源降圧手段35と
、差動増幅回路36、NAND回路37、定電圧発生回
路38により構成されている。電源降圧手段35を構成
するPチャンネルトランジスタのソース端子35aは電
源電圧Vcc(5V)の外部電源端子23 (24)に
接続され、トレイン端子35bは内部電源電圧V□(−
3,OV)を供給する電源出力端子25(26)に接続
されている。定電圧発生回路38はその電源端子38a
を外部電源端子23 (24)に接続し、その接地端子
38bを接地端子18(1つ)に接続するこたにより電
源の供給を受け、定電圧V。をその出力端子38cに出
力する。
差動増幅器36はマイナス(−)の入力端子にPチャン
ネルトランジスタ35のドレイン端子を接続し、プラス
(+)の入力端子に定電圧発生回路38の出力端子38
cを接続する。これによって差動増幅器38の参照電位
V ref’を定電圧発生回路38からの出力電圧Vd
dに設定している。
さらに差動増幅器36の出力端子と電源活性化信号の入
力端子27 (28)をNAND回路の2人力とし、N
AND回路37の出力を電源降圧手段35であるPチャ
ンネルトランジスタのゲート端子に接続する。
電源供給回路20(2]、)は、上記のように構成され
ていて、入力端子27 (28)に入力される電源活性
化信号か非活性化レヘル“0”の時、Pチャンネルトラ
ンジスタに高レベルか印加され、このトランジスタは非
導通となり、電源供給停止状態となる。また電源活性化
信号が活性化レベル“]”の時は差動増幅器36の作用
で電源出力端子25(26)に定電圧■d、Iか供給さ
れる。電源供給回路20 (21)は、以上のようにし
て電源活性化信号により制御され、電源出力端子に電源
供給停止状態と定電圧の供給状態を形成する。
次に第3図に示すこの発明の第2の実施例について説明
する。
第3図(a)の回路図において、40は第1端41と第
2端42を有する電源線、43は第1端44と第2端4
5を有する接地電源線である。この実施例では、電源線
40と接地電源線43間にLSIを構成するn個の回路
46 (C+ 、C2。
=−Ck、Ck−+ 、=・・・−、C,、−、、C,
)か順次接続されている。
この回路において、電源線対40.43は回路C3とC
3,4間で2重に折り曲げられているが、この形状につ
いては各種のものが考えられ、したがってこの形状に限
定されるものではない。接地電源線43はその両端44
.45でそれぞれ接地されており、また電源線40の両
端41..42はそれぞれ電源供給スイッチ47.48
を構成するPチャンネルトランジスタのトレイン端子4
7a。
48aに接続されている。
一方、電源供給スイッチ47.48を構成するPチャン
ネルトランジスタのソース端子47b。
48bは共通に定電圧■、6を供給する電源供給回路4
つの電源出力端子に接続されている。また第1、第2の
電源供給スイッチ47.48を構成するPチャンネルト
ランジスタのそれぞれのゲート端子47c、48Cは、
電源供給スイッチ活性化回路50の2つの出力端子51
.52に図示するように接続されている。
次に上記第3図(a)に示す電源回路の動作について説
明する。
電源供給スイッチ活性化回路50は、第3図(b)に示
すようなタイミングで、電源供給スイッチ活性化信号5
3.54をその出力端子51゜52のそれぞれに周期的
に発生する。今、時間区間(To <T<TI )、(
T2 <T<T3 )、(T4 <T<75 )では両
信号とも低レベル°0゜であり、電源供給スイッチ47
.48のソースにはこの低レベルの信号が入力されるの
で、両スイッチ47.48ともソース、ドレイン間が導
通する。したがってこの時間区間では、電源供給回路4
つから電源線40の両端子41.42間に定電圧Vdd
が印加される。
一方時間区間(TI<T<T2 )では、スイッチ活性
化信号53が低レベル°0“てあり、他方のスイッチ活
性化信号54が高レベル“1“であるので、第1の電源
供給スイッチ47が導通し、第2の電源供給スイッチ4
8が非導通となる。そのため電源線40上の電流は第1
の端子41がら第2の端F42に向かって流れる。また
時間区間(T3 < T < 74 )では、信号53
が高レベル、信号54か低レベルであるので、第1の電
源供給スイッチ47か非導通、第2の電源供給スイッチ
48か導通し、電源線40上の電流は第2の端子42か
ら第1の端子4]に向かって流れる。したがって、時間
区間(T1<T<T2 )と時間区間(T3 <T<T
4 )ではちょうど電流の方向が逆転していることにな
る。これにより、電源線の中央部では電源線中を流れる
電子の流れの方向が変わり、エレクトロマイグレーショ
ン現象による電源線の劣化や断線が防止できる。
電源線の端部付近でも前記第1の実施例で説明したのと
同様の理由で、エレクトロマイグレーション現象による
電源線の劣化や断線を防止できる。
しかも供給される電圧は時間TO〜T5のどの時点をみ
ても一定の電圧v、dである。すなわちこの実施例の電
源回路でも、電源電圧を一定に保ちながら、電源線を流
れる電流方向を繰り返し変化させることができる。
なお、この電流方向の繰り返し時間、すなわち一方に流
れる時間と他方に流れる時間を同じにすれば(すなわち
デユーティ比を50%とする)、中央部の電源線寿命を
2桁(100倍)程度向上することかできる。
また電源線端部付近では、電流を例えばデユーティ比5
0%のパルス状に休止させることにになるので、ジュー
ル熱の生成を周期的に抑えることができる。
さらにまた、電源線端部近傍では例えば金属配線を太く
するなどして、ジュール熱の生成自体を抑えること、ま
たはジュール熱の伝搬を良くしてやる事、等を併用する
ことにより、この付近でのエレクトロマイグレーション
現象による電源線の劣化をさらに防止することができる
この発明は、上記実施例に限定されるものではなく、例
えば第1図に示した実施例の電源供給回路20.21に
対して、第3図の電源供給回路49と電源供給スイッチ
47.48を絹み合わせたものを用いても同様の効果が
得られることは明らかである。
[発明の効果] 以上、実施例を挙げて詳細に説明したように、この発明
の電源回路によれば、接地電源線を含めた電源線全体の
エレクトロマイグレーションによる劣化を防止し、電源
線の寿命を大幅に改善することができる。例えば、電源
線の配置構造等によっては、数倍程度から3桁程度の割
合で、電源線の寿命を改善できることが確認されている
。したがって、この発明の電源回路では、同し寿命であ
れば従来の電源線に比べて電源線自体をより微細化する
ことが可能である。
そのためこの発明は、電源線の断線を防止すると言う点
でLSIの信頼性を向上し、かつ電源線をより微細化す
ることができる点でLSIの微細化、高集積化に大きく
貢献するものである。
【図面の簡単な説明】
第1図(a)はこの発明の第1の実施例の回路図、 第1図(b)および(c)は第1図(a)に示す回路の
動作説明に供する図、 第2図は第1図(a)に示す回路の−fi(分の具体的
に示す回路図、 第3図(a)はこの発明の第2の実施例の回路図、 第3図(b)は第3図(a)に示す回路の動作説明に供
する図、 第4図は従来のLSIの電源回路を示す図である。 11・・・電源線     12・・・接地電源線13
・・・回路 20.21・・・電源供給回路 22・・・電源供給回路活性化回路 31.32・・・電源活性化信号

Claims (1)

  1. 【特許請求の範囲】 (1)第1の端子と第2の端子を有し、これらの端子間
    に接続されたLSI(大規模集積回路)を構成する複数
    の回路に電源を供給するための電源線と、 該電源線に定電圧を供給するための電源供給回路と、 該電源供給回路からの定電圧により前記電源線を流れる
    電流を、前記第1の端子と第2の端子間で周期的に逆行
    させる手段と、 を備えたことを特徴とするLSIの電源回路。 (2)前記電源供給回路は、前記電源線の第1の端子に
    接続される第1の電源供給回路と、前記第2の端子に接
    続される第2の電源供給回路とからなり、該第1、第2
    の電源供給回路は、電源活性化信号を入力信号とし、該
    電源活性化信号が活性化レベルか非活性化レベルかに応
    じて定電圧を供給あるいは定電圧の供給を停止する手段
    を備え、前記電流を周期的に逆行させる手段は前記第1
    、第2の電源供給回路に交互に活性化レベルの前記電源
    活性化信号を供給するものであることを特徴とする請求
    項1に記載のLSIの電源回路。(3)前記第1、第2
    の電源回路に相互に印加される電源活性化信号は、時間
    的に重複した部分を有して交互に活性化されるものであ
    ることを特徴とする請求項2に記載のLSIの電源回路
    。 (4)前記電源供給回路は第1の電源供給スイッチを介
    して前記電源線の第1の端子に接続され、かつ第2の電
    源供給スイッチを介して前記電源線の第2の端子に接続
    され、前記電流を周期的に逆行させる手段は、前記第1
    、第2の電源供給スイッチを交互に導通させる信号を発
    生する手段であることを特徴とする請求項1に記載のL
    SIの電源回路。
JP18052190A 1990-07-10 1990-07-10 Lsiの電源回路 Expired - Fee Related JPH0770984B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18052190A JPH0770984B2 (ja) 1990-07-10 1990-07-10 Lsiの電源回路
US07/726,810 US5185567A (en) 1990-07-10 1991-07-08 Power circuit for an LSI

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18052190A JPH0770984B2 (ja) 1990-07-10 1990-07-10 Lsiの電源回路

Publications (2)

Publication Number Publication Date
JPH0470006A true JPH0470006A (ja) 1992-03-05
JPH0770984B2 JPH0770984B2 (ja) 1995-07-31

Family

ID=16084723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18052190A Expired - Fee Related JPH0770984B2 (ja) 1990-07-10 1990-07-10 Lsiの電源回路

Country Status (2)

Country Link
US (1) US5185567A (ja)
JP (1) JPH0770984B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339390B2 (en) 2005-05-31 2008-03-04 International Business Machines Corporation Systems and methods for controlling of electro-migration
JP2012009593A (ja) * 2010-06-24 2012-01-12 Renesas Electronics Corp 半導体装置及びその内部回路の制御方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2742272B1 (fr) * 1995-12-06 1998-02-13 Suisse Electronique Microtech Dispositif d'alimentation electrique d'un circuit electronique integre divise en blocs fonctionnels repartis suivant une distribution pluridimensionnelle
US7301313B1 (en) * 1999-03-23 2007-11-27 Intel Corporation Multiple voltage regulators for use with a single load
AU2001264952A1 (en) * 2000-06-02 2001-12-17 Thomson Licensing S.A. Apparatus and method for reducing electromigration
WO2003106826A2 (en) * 2002-06-13 2003-12-24 Pei Electronics, Inc. Improved pulse forming converter
US8207469B2 (en) * 2008-06-02 2012-06-26 Yuan Ze University Method for inhibiting electromigration-induced phase segregation in solder joints
TWI652888B (zh) * 2017-11-24 2019-03-01 緯創資通股份有限公司 單輸入多輸出直流電源供應系統及相關降壓調節控制電路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3946375A (en) * 1974-10-07 1976-03-23 The Boeing Company Redundant DC power supply for analog computers and the like
US4186437A (en) * 1978-05-03 1980-01-29 California Institute Of Technology Push-pull switching power amplifier
DE3575246D1 (de) * 1984-05-10 1990-02-08 Toshiba Kawasaki Kk Stromflussumkehrschaltkreis.
US4740878A (en) * 1987-06-08 1988-04-26 International Conservation Systems, Inc. Dual voltage power supply having equally split voltage levels
US4835652A (en) * 1988-07-06 1989-05-30 Westinghouse Electric Corp. Bi-directional DC power controller with fault protection

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339390B2 (en) 2005-05-31 2008-03-04 International Business Machines Corporation Systems and methods for controlling of electro-migration
US7408374B2 (en) 2005-05-31 2008-08-05 International Business Machines Corporation Systems and methods for controlling of electro-migration
US7471101B2 (en) 2005-05-31 2008-12-30 International Business Machines Corporation Systems and methods for controlling of electro-migration
JP2012009593A (ja) * 2010-06-24 2012-01-12 Renesas Electronics Corp 半導体装置及びその内部回路の制御方法

Also Published As

Publication number Publication date
JPH0770984B2 (ja) 1995-07-31
US5185567A (en) 1993-02-09

Similar Documents

Publication Publication Date Title
KR100229850B1 (ko) 출력신호 노이즈가 저감된 신호출력회로
US5973533A (en) Semiconductor gate circuit having reduced dependency of input/output characteristics on power supply voltage
US20080074151A1 (en) Dual-edge-triggered, clock-gated logic circuit and method
JPH11191609A (ja) 低ノイズ半導体集積回路装置
JP2004056428A (ja) バッファ回路とバッファツリー及び半導体装置
JPH0470006A (ja) Lsiの電源回路
US6563345B2 (en) Monotonic dynamic static pseudo-NMOS logic circuits
US20060208772A1 (en) Semiconductor integrated circuit and noise-reduction method thereof
KR20030002420A (ko) 반도체 메모리 소자의 신호 지연 제어 장치
KR20000028857A (ko) 지연 회로
JPH01200819A (ja) メモリ集積回路
US11689190B2 (en) D flip-flop
US6255861B1 (en) Hybrid low voltage swing sense amplifier
JPH1084394A (ja) 信号伝送回路
KR100309618B1 (ko) 병렬/직렬 변환기
JP3592028B2 (ja) 昇圧回路および半導体集積回路
US6172527B1 (en) Output circuit capable of reducing feedthrough current
JPH11186881A (ja) ラッチ装置
JPS5925406B2 (ja) レベルシフト回路
KR960009398B1 (ko) 출력 버퍼 회로
JP2574839B2 (ja) クロック駆動回路
JP3455463B2 (ja) 入力バッファ回路
JPH10107210A (ja) 半導体集積回路
JPH04357712A (ja) Cmos出力バッファ回路
JPH01113797A (ja) 電子発音回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees