JPH0469434B2 - - Google Patents

Info

Publication number
JPH0469434B2
JPH0469434B2 JP59181534A JP18153484A JPH0469434B2 JP H0469434 B2 JPH0469434 B2 JP H0469434B2 JP 59181534 A JP59181534 A JP 59181534A JP 18153484 A JP18153484 A JP 18153484A JP H0469434 B2 JPH0469434 B2 JP H0469434B2
Authority
JP
Japan
Prior art keywords
thyristor
gate
electrostatic induction
cathode
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59181534A
Other languages
Japanese (ja)
Other versions
JPS6159776A (en
Inventor
Junichi Nishizawa
Naoshige Tamamushi
Kenichi Nonaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP59181534A priority Critical patent/JPS6159776A/en
Publication of JPS6159776A publication Critical patent/JPS6159776A/en
Publication of JPH0469434B2 publication Critical patent/JPH0469434B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures
    • H01L29/7392Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
    • H01L31/1113Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、従来型光トリガサイリスタの増幅ゲ
ート構造に改良を加え、従来形光トリガサイリス
タの光トリガ感度を飛躍的に増大した光トリガサ
イリスタに関し、中小電力の変換装置のみならず
大電力の変換装置内のスイツチング素子として利
用されるものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention improves the amplification gate structure of a conventional optical trigger thyristor, and provides an optical trigger thyristor that dramatically increases the optical trigger sensitivity of the conventional optical trigger thyristor. Regarding this, it is used as a switching element not only in small to medium power converters but also in high power converters.

〔従来の技術〕[Conventional technology]

従来、サイリスタを光でトリガすることは広く
行われており、LASCR、Light Activated
Thyristor、ホトサイリスタ等の名称で実施され
ていることは周知の事実である。
Traditionally, triggering thyristors with light has been widely used, and LASCR, Light Activated
It is a well-known fact that this technology is implemented under names such as Thyristor and Photothyristor.

第9図は、従来形光トリガサイリスタの構造例
である。増幅用サイリスタを集積化した構造であ
る。光がベース内部まで侵入するように、また、
増幅用サイリスタの光感度を上げるために、光が
照射される部分のpベース層が掘り込まれて薄く
なつている。また、dv/dt耐量を向上させるた
めに増幅用サイリスタ及び主サイリスタのカソー
ド・ベース間は短絡されている構造が一般的であ
る。nカソード領域811、pベース層803、
nベース層802及びpアノード層801によつ
てnpnp四層構造の増幅ゲート用補助サイリスタ
が形成され、同時にnカソード層804、pベー
ス層803、nベース層802及びpアノード層
801によつて主サイリスタが形成されている。
補助サイリスタのnカソード811とpベース層
803は電極833によつて短絡され、主サイリ
スタのnカソード804とpベース層803は電
極832によつて短絡されている。光フアイバ等
で導入された入射光861、薄くなされたnカソ
ード層811を透過してpベース803とnベー
ス802の接合に形成された空乏層内において電
子正孔対を生成する。発生した正孔は薄くなされ
たpベース層内のベース抵抗分850を流れ、一
方発生した電子はnベース802とpアノード8
01の接合界面に蓄積し、pアノード801から
の正孔注入を引き起こす。この注入された正孔と
光によつて発生した正孔による電流は薄くなされ
たpベース層内のベース抵抗分850を流れると
ともに、補助サイリスタのベース電位が上昇し、
ターン・オンしきい値になると補助サイリスタは
オンする。オン状態では、正孔電流はnカソード
811内を流れ電極833を通つて今度は主サイ
リスタのpベース層803内のベース抵抗分85
4を流れるようになる。電子電流はnカソード8
11から薄くなされたpベース内を拡散で流れて
pベース803とnベース802強電界部分を流
れ、nベース802とpアノード801接合部分
に蓄積し、さらにpアノード801からの正孔注
入を促進するとともにpアノード電極831へ流
出する。補助サイリスタがターン・オンした状態
では圧倒的な数の正孔電流がpアノード801か
らpベース803に向けて注入されるようになる
ため主サイリスタのベース層803内のベース抵
抗分854を多くの正孔電流が流れて主サイリス
タのベース電位はターン・オンしきい値の値をこ
えると主サイリスタがオンすることになる。主サ
イリスタのオン状態では正孔電流はnカソード内
804を流れてカソード電極832に吸収され続
け、また電子電流はnカソード804からpベー
ス803内を拡散で流れ、nベース層802をド
リフト走行してpアノード801内を流れてアノ
ード電極831に吸収される。851はアノード
端子、852は主サイリスタのカソード端子を表
わす。
FIG. 9 shows an example of the structure of a conventional optically triggered thyristor. It has a structure that integrates amplification thyristors. In order for light to penetrate inside the base,
In order to increase the photosensitivity of the amplifying thyristor, the p-base layer is dug into the portion that is irradiated with light, making it thinner. Furthermore, in order to improve the dv/dt tolerance, the cathode and base of the amplifying thyristor and the main thyristor are generally short-circuited. n cathode region 811, p base layer 803,
The n base layer 802 and the p anode layer 801 form an auxiliary thyristor for the amplification gate with an npnp four-layer structure, while the n cathode layer 804, the p base layer 803, the n base layer 802, and the p anode layer A thyristor is formed.
The n-cathode 811 of the auxiliary thyristor and the p-base layer 803 are short-circuited by an electrode 833, and the n-cathode 804 of the main thyristor and the p-base layer 803 are short-circuited by an electrode 832. Incident light 861 introduced through an optical fiber or the like passes through the thin n cathode layer 811 and generates electron-hole pairs in a depletion layer formed at the junction between the p base 803 and the n base 802. The generated holes flow through the base resistance portion 850 in the thin p base layer, while the generated electrons flow between the n base 802 and the p anode 8.
01 and causes hole injection from the p anode 801. A current due to the injected holes and holes generated by light flows through the base resistance 850 in the thin p base layer, and the base potential of the auxiliary thyristor rises.
When the turn-on threshold is reached, the auxiliary thyristor turns on. In the on state, the hole current flows through the n-cathode 811 through the electrode 833 and then through the base resistance 85 in the p-base layer 803 of the main thyristor.
4 will flow. Electron current is n cathode 8
11, flows through the p base made thinner by diffusion, flows through the strong electric field portion of the p base 803 and n base 802, accumulates at the junction between the n base 802 and the p anode 801, and further promotes hole injection from the p anode 801. At the same time, it flows out to the p anode electrode 831. When the auxiliary thyristor is turned on, an overwhelming number of hole currents are injected from the p-anode 801 toward the p-base 803, so the base resistance 854 in the base layer 803 of the main thyristor is When the hole current flows and the base potential of the main thyristor exceeds the turn-on threshold value, the main thyristor turns on. When the main thyristor is on, hole current flows through the n-cathode 804 and continues to be absorbed by the cathode electrode 832, and electron current flows from the n-cathode 804 through the p-base 803 by diffusion and drifts through the n-base layer 802. It flows through the p anode 801 and is absorbed by the anode electrode 831. 851 represents an anode terminal, and 852 represents a cathode terminal of the main thyristor.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

前述したように従来形光トリガサイリスタは、
トリガ機構として増幅用補助サイリスタを用いて
いるが、増幅用補助サイリスタはバイポーラベー
ス構造である。均一ベースのバイポーラベース構
造の直流的光増幅度(電流増幅率)は、入射光強
度が小さいという近似で次式を表わせる。
As mentioned above, the conventional optically triggered thyristor is
An auxiliary amplification thyristor is used as a trigger mechanism, and the auxiliary amplification thyristor has a bipolar base structure. The direct current optical amplification factor (current amplification factor) of a bipolar base structure based on a uniform base can be expressed by the following equation using an approximation that the incident light intensity is small.

β=DoLpne/DpWbPb ……(1) (1)式においてDo、Dpはそれぞれ電子、正孔の
拡散定数、Lpは正孔の拡散距離、Wbはベース幅、
neはエミツタの不純物密度、pbはベースの不純物
密度である。実際にはβの値は高々102〜103程度
である。このため増幅用のサイリスタを光でトリ
ガするにはかなり強い光電力を必要とする。以上
述べたように従来形光トリガサイリスタでは、増
幅ゲートの光感度が小さいために、トリガ用光源
として非常に高出力のものが必要であるという問
題点があつた。そのため、第9図に示すような増
幅用補助サイリスタのベース層を薄くする方法、
あるいはこのようなベース層に工夫を凝らした補
助サイリスタを複数段接続することで光増幅度を
増大させる試みがなされていたが構造的に複雑な
ものとなつていた。
β=D o L p n e /D p W b P b ...(1) In equation (1), D o and D p are the electron and hole diffusion constants, L p is the hole diffusion distance, and W b is the base width,
n e is the impurity density at the emitter, and p b is the impurity density at the base. In reality, the value of β is approximately 10 2 to 10 3 at most. Therefore, triggering the amplifying thyristor with light requires considerably strong optical power. As described above, the conventional optical trigger thyristor has a problem in that the light sensitivity of the amplification gate is low, so a very high output light source is required as the trigger light source. Therefore, there is a method of thinning the base layer of the auxiliary amplification thyristor as shown in FIG.
Alternatively, attempts have been made to increase the optical amplification degree by connecting multiple stages of elaborate auxiliary thyristors to such a base layer, but this has resulted in a complex structure.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、従来形光トリガサイリスタの光感度
を向上させるために、増幅ゲートとして静電誘導
トランジスタ(SIT)ゲート構造を応用する光ト
リガサイリスタを提供するものである。
The present invention provides a photo-triggered thyristor that applies a static induction transistor (SIT) gate structure as an amplification gate to improve the photosensitivity of the conventional photo-triggered thyristor.

SITゲート構造では、ソース側の電子がドレイ
ンに流れる時に越える電位障壁と比較してゲート
中の正孔がソース側にぬけるときの電位障壁の方
が大きいために、正孔はゲート領域に蓄積されや
すく、電流増幅率βは、非常に大きくなる。しか
も入力光強度が小さければ小さいほど大きいとい
う特徴があり、SITゲート構造の直流的な光増幅
度の最大値は入射光強度が暗電流正孔電流と同等
となる極限に相当し、 Gnax=nS(Do/WG)/PG(DP/LP)・expg/KT(+Vbi
Gs
−V biG*) ……(2) (2)式においてWGはゲート電位障壁の実効幅、nS
はソースの不純物密度、pGはゲートの不純物密
度、kはボルツマン定数、Tは絶対温度、qは単
位電荷量、VbiGSはゲート領域中の正孔がソース
側に抜ける時に越えるべきゲート・ソース間の電
位障壁高さ、V biG*Sはソース側の電子がドレ
インに流れる時に越えるべき真のゲート点G*
ソース間の電位障壁高さである。真のゲートと
は、SITゲート構造に特有のもので、チヤンネル
中に生じる電位の鞍部点である。(2)式から明らか
なようにゲート・ソース間と、真のゲート点G*
と、ソース間の電位障壁の差が光増幅度(電流増
幅率)に大きく影響していて、このためにSITゲ
ート構造の光増幅度(電流増幅率)は、前述した
バイポーラベース構造の光増幅度(電流増幅率)
よりも非常に大きくなる。実験結果として108
越える値も10-10(W/cm2)という極めて微弱な光
に対し得られており、SITゲート構造を従来形光
トリガサイリスタの増幅ゲートに応用すれば光ト
リガ感度が飛躍的に改善され微弱光で高速にドラ
イブされる光トリガサイリスタが実現できる。即
ち、SITゲート構造を有した静電誘導形サイリス
タと主サイリスタの集積化によつて従来形光トリ
ガサイリスタのトリガ感度が向上するわけであ
る。
In the SIT gate structure, the potential barrier when holes in the gate pass through to the source side is larger than the potential barrier crossed when electrons on the source side flow to the drain, so holes are accumulated in the gate region. Therefore, the current amplification factor β becomes very large. Moreover, the smaller the input light intensity is, the larger it is, and the maximum value of the DC optical amplification of the SIT gate structure corresponds to the limit where the incident light intensity is equivalent to the dark hole current, and G nax = n S (D o /W G )/P G (D P /L P )・expg/KT (+V bi
Gs
−V biG * ) ...(2) In equation (2), W G is the effective width of the gate potential barrier, n S
is the impurity density of the source, p G is the impurity density of the gate, k is Boltzmann's constant, T is the absolute temperature, q is the unit charge, and V biGS is the gate-source value that must be crossed when holes in the gate region escape to the source side. The potential barrier height between them, V biG * S, is the true potential barrier height between the gate point G * and the source that must be overcome when electrons on the source side flow to the drain. The true gate is unique to the SIT gate structure and is the saddle point of the potential developed in the channel. As is clear from equation (2), between the gate and source and the true gate point G *
The difference in the potential barrier between the source and the source greatly affects the optical amplification (current amplification factor). Therefore, the optical amplification factor (current amplification factor) of the SIT gate structure is lower than that of the bipolar base structure mentioned above. degree (current amplification factor)
becomes much larger than As experimental results, values exceeding 10 8 were obtained for extremely weak light of 10 -10 (W/cm 2 ), and if the SIT gate structure is applied to the amplification gate of a conventional optical trigger thyristor, the optical trigger sensitivity can be increased. A dramatically improved optically triggered thyristor that can be driven at high speed by weak light can be realized. That is, the trigger sensitivity of the conventional optical trigger thyristor is improved by integrating the electrostatic induction thyristor with the SIT gate structure and the main thyristor.

〔実施例〕〔Example〕

以下、図面を参照して本発明の実施例を説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

第1図に本発明の第1図の実施例を示す。第1
図の実施例の主な特徴は、光トリガサイリスタの
増幅ゲート構造を埋め込みゲート形SIサイリスタ
で構成していることである。
FIG. 1 shows an embodiment of the invention shown in FIG. 1st
The main feature of the illustrated embodiment is that the amplification gate structure of the optically triggered thyristor is composed of a buried gate type SI thyristor.

第1図において、主サイリスタは、p+アノー
ド領域101とn-ベース領域102とpベース
領域103とn+カソード領域104とn+高不純
物密度領域105とで構成されていて、p+アノ
ード領域101の表面露出部分にはアノード電極
131が設けられていて、n+カソード領域10
4とpベース領域103の表面露出部分にはカソ
ード電極132が設けられていて、カソード電極
132によりn+カソード領域104とpベース
領域103は電気的に共通に接続されている。こ
れは主サイリスタ部分のdv/dt耐量を高くする
ためである。また、n+高不純物密度領域105
は、主サイリスタと増幅用補助サイリスタの電流
増幅率を向上させるために設けられている。n+
高不純物密度領域105を特別設けない構造であ
つてもよい。増幅用の埋め込みゲート形SIサイリ
スタは、それぞれ主サイリスタ部分と共通の領域
で形成されているp+アノード領域101′、n-
不純物密度領域102′、n+高不純物密度第2ゲ
ート領域105′と、n+カソード領域111とp+
第1ゲート領域112とで構成されていて、n+
カソード領域111とp+第1ゲート領域112
の表面露出部分にはそれぞれカソード電極133
と第1ゲート電極134とが設けられている。増
幅用SIサイリスタの第1ゲート・カソード間は、
ベベル状にエツチングされていて、耐圧向上が図
られていると共に、光の導入領域となつている。
トリガ入射光LT161は第1図に示されるよう
にベベルの位置から屈折して侵入する。
In FIG. 1, the main thyristor is composed of a p + anode region 101, an n - base region 102, a p base region 103, an n + cathode region 104, an n + high impurity density region 105, and a p + anode region An anode electrode 131 is provided on the surface exposed portion of the n + cathode region 10.
A cathode electrode 132 is provided on the surface exposed portion of the n + cathode region 104 and the p base region 103 , and the n + cathode region 104 and the p base region 103 are electrically connected in common by the cathode electrode 132 . This is to increase the dv/dt tolerance of the main thyristor portion. In addition, n + high impurity density region 105
is provided to improve the current amplification factor of the main thyristor and the auxiliary amplifying thyristor. n +
A structure in which the high impurity density region 105 is not specially provided may be used. The buried gate type SI thyristor for amplification has a p + anode region 101', an n - low impurity density region 102', and an n + high impurity density second gate region 105', which are formed in the common region with the main thyristor part. , n + cathode region 111 and p +
The first gate region 112 is composed of n +
Cathode region 111 and p + first gate region 112
A cathode electrode 133 is provided on the surface exposed portion of each
and a first gate electrode 134 are provided. Between the first gate and cathode of the SI thyristor for amplification,
It is etched into a bevel shape to improve the breakdown voltage and also serves as a light introduction area.
The trigger incident light LT161 is refracted and enters from the bevel position as shown in FIG.

増幅用SIサイリスタの第1ゲート112は、抵
抗RGK154を介して逆バイアスVGK153に接
続されている。抵抗RGK154により増幅用SIサ
イリスタの光増幅度(電流増幅率)が制御され
る。また、VGK153は増幅用SIサイリスタの特
性により決められるが、第1ゲート・カソード間
が逆バイアスされることによりdv/dt耐量が向
上する。また、増幅用SIサイリスタのp+第1ゲ
ート領域112のバイアス回路は、第1図に示す
例に限らず、ノーマリオフのSIサイリスタでは第
1ゲート・カソード間がRGK154を介して、ま
たは直接接続される場合もある。増幅用SIサイリ
スタのn+カソード領域111と主サイリスタの
カソード領域104は、電気的に共通に接続され
ている。
The first gate 112 of the amplifying SI thyristor is connected to a reverse bias V GK 153 via a resistor R GK 154 . The resistor R GK 154 controls the optical amplification factor (current amplification factor) of the amplifying SI thyristor. Further, although V GK 153 is determined by the characteristics of the amplifying SI thyristor, the dv/dt tolerance is improved by reverse biasing between the first gate and the cathode. Furthermore, the bias circuit of the p + first gate region 112 of the amplifying SI thyristor is not limited to the example shown in FIG . Sometimes they are connected. The n + cathode region 111 of the amplifying SI thyristor and the cathode region 104 of the main thyristor are electrically connected in common.

動作を説明すると以下のようになる。トリガ光
LT161の波長としては光の侵入距離が比較的
長いものが良い。例えばGaAs赤外発光ダイオー
ドで得られる波長程度で良い。
The operation is explained as follows. trigger light
As for the wavelength of LT161, it is preferable to choose a wavelength that allows the light to penetrate through a relatively long distance. For example, the wavelength obtained by a GaAs infrared light emitting diode may be sufficient.

p+第1ゲート領域112とp+アノード領域1
01′の間のn-領域102′に形成される空乏層
内において電子・正孔対が効率良く生成されるこ
とが望ましい。発生した正孔は補助SIサイリスタ
のp+第1ゲート領域112に蓄積されるととも
にn+カソード領域111の近傍のp+第1ゲート
112によつて挟まれたn-層102′中に形成さ
れた電位障壁の高さが、第1ゲート領域112の
電位変化にともなう静電誘導効果によつて下げら
れる。これに伴つて、n+カソード領域111の
電子がn-層102′へ注入され、電位障壁高さの
低下とともに注入量が増し、第2ゲートである
n+領域105′もしくは、n+領域105′が存在
しない場合にはn-102′p+101′接合界面に
蓄積される。n+領域105′が存在しない場合
は、増幅用SIサイリスタはシングルゲート型SIサ
イリスタであり、n+領域105′が存在する場合
はダブルゲート型SIサイリスタである。シングル
ゲート型SIサイリスタの場合p+領域112は単
にゲート領域と呼ばれる。この蓄積される電子は
光によつて発生した電子と、n+カソードから注
入された電子である。n+カソード111からの
電子の注入に関する光増幅度の最大値は前述の(2)
式で表わされるため非常に大きく、しかも光強度
が微弱であればあるほど大きいという特徴があ
る。同様にn+第2ゲート105′によつて増倍さ
れるp+アノード101′からの正孔の注入に伴う
光増幅度も近似的にその最大値は(2)式と同様の式
で表わされる。このようなSITゲート構造を形成
するためにはp+第1ゲート112間のn-層10
2′はほとんど空乏化していて電位障壁が形成さ
れ、その高さは第1ゲート112及びアノード1
01とカソード111間の電位による静電誘導効
果によつて変化されるようにn-層102′および
p+ゲートの不純物密度と間隔が選ばれていれば
よい。またn+第2ゲート105′及びp+アノード
101′による第2ゲート側も同様である。n+
2ゲート105′はこのようなSITゲート構造と
なることでp+アノード領域101からの正孔注
入効率を増大させる働きがあるが、構造的には
n+105領域が存在しないデバイス構造に比べ
複雑である。SIサイリスタのターン・オンしきい
値は通常の四層構造のサイリスタに比べ低くでき
ることも大きな特徴である。これもSITゲート構
造に起因している。従来型サイリスタでは0.8eV
程度であるのに比べSIサイリスタでは0.4eV〜
0.75eVと種々p+第1ゲート112間の間隔及び
不純物密度を変えることによつて変化を持たせる
ことができる。
p + first gate region 112 and p + anode region 1
It is desirable that electron-hole pairs be efficiently generated within the depletion layer formed in the n - region 102' between 01' and 01'. The generated holes are accumulated in the p + first gate region 112 of the auxiliary SI thyristor and are formed in the n - layer 102' sandwiched between the p + first gate 112 near the n + cathode region 111. The height of the potential barrier is lowered by the electrostatic induction effect accompanying the potential change of the first gate region 112. Along with this, electrons in the n + cathode region 111 are injected into the n - layer 102', and as the potential barrier height decreases, the amount of injection increases, and the second gate becomes
It accumulates at the n + region 105' or, if the n + region 105' does not exist, at the n - 102' p + 101' junction interface. When the n + region 105' does not exist, the amplifying SI thyristor is a single gate type SI thyristor, and when the n + region 105' exists, it is a double gate type SI thyristor. In the case of a single gate type SI thyristor, the p + region 112 is simply called the gate region. The accumulated electrons are those generated by light and those injected from the n + cathode. The maximum value of optical amplification regarding injection of electrons from the n + cathode 111 is given by (2) above.
Since it is expressed by the formula, it is very large, and it has the characteristic that the weaker the light intensity, the larger it becomes. Similarly, the maximum value of the optical amplification accompanying the injection of holes from the p + anode 101' which is multiplied by the n + second gate 105' is approximately expressed by the same equation as equation (2). It will be done. To form such a SIT gate structure, the n - layer 10 between the p + first gate 112 is
2' is almost depleted and a potential barrier is formed, the height of which is higher than that of the first gate 112 and the anode 1.
n - layer 102' and
It is only necessary that the impurity density and spacing of the p + gate are selected. The same applies to the second gate side formed by the n + second gate 105' and the p + anode 101'. The n + second gate 105' has such a SIT gate structure and has the function of increasing hole injection efficiency from the p + anode region 101, but structurally,
This device structure is more complicated than the device structure in which the n + 105 region does not exist. Another major feature of SI thyristors is that the turn-on threshold can be lower than that of ordinary four-layer thyristors. This is also due to the SIT gate structure. 0.8eV for conventional thyristor
0.4eV~ for SI thyristors, compared to about 0.4eV
0.75eV and various p + variations can be made by changing the spacing between the first gates 112 and the impurity density.

SIサイリスタのターン・オンは従つて、従来型
サイリスタに比べ、より弱い強度の光でトリガす
ることができる。SIサイリスタでは第1ゲート1
12のまわりのキヤパシタはバイポーラベースを
持つ従来型サイリスタのベースの持つキヤパシタ
に比べ小さい。また第1ゲート112は高不純物
密度領域となつているためベース抵抗は存在せず
ゲートの内部抵抗も小さい。特にターン・オンの
スピードを決めるターン・オン遅延時間はp+
1ゲート112の電位が上昇してターン・オンし
きい値電圧まで到達する時間で決定されるター
ン・オンしきい値が小さいことと、ゲートの持つ
容量が小さいことから短くなる。またゲートに外
部抵抗RGK154を接続し逆バイアス電圧VGK
53を加える等の工夫により光トリガ感度及び応
答時間を制御することもできる。主サイリスタの
ターン・オンは以下のようにして起こる。p+
ノード領域101′及び101から注入される正
孔の量が増大して主サイリスタのpベース領域1
03のベース抵抗を流れる正孔電流として寄与す
るが、ベース層103内のベース抵抗降下によつ
てpベース103の電位がターン・オンしきい値
をこえると主サイリスタがターン・オンし、n+
カソード104からの電子はpベース層103を
拡散で流れn-層102をドリフト走行してn+
2ゲート領域105もしくはn-102p+101
の界面に蓄積される。主サイリスタのオン状態で
はpベース層103内に流入する正孔はn+カソ
ード104を通つてカソード電極132に吸収さ
れ続け、電子電流はp+アノード領域101を通
つてp+アノード電極131に吸収され続ける。
従つて主サイリスタを速くターン・オンさせるた
めには、p+アノード101からの正孔注入量を
増大させる必要があり、そのためにはn+第2ゲ
ート105がSITゲート構造となつていることが
望ましく、また補助サイリスタの第1ゲートであ
るp+ゲート112もSITゲート構造となつている
方が良いことは明らかである。すなわち、第1図
に示された実施例ではSITゲート構造を有するSI
サイリスタを増幅用補助サイリスタとして使用す
るため光トリガ感度が非常に高くなつている。
dv/dt耐量も補助サイリスタ部分の第1ゲー
ト・カソード間に逆バイアスVGKを入れることで
高くなつている。
The turn-on of an SI thyristor can therefore be triggered with a lower intensity of light compared to a conventional thyristor. 1st gate 1 for SI thyristor
The capacitor around 12 is smaller than that of the base of a conventional thyristor with a bipolar base. Furthermore, since the first gate 112 is a high impurity density region, there is no base resistance and the internal resistance of the gate is small. In particular, the turn-on delay time that determines the turn-on speed is p + the turn-on threshold determined by the time it takes for the potential of the first gate 112 to rise and reach the turn-on threshold voltage to be small. , it becomes shorter because the capacitance of the gate is small. Also, by connecting an external resistor R GK 154 to the gate, the reverse bias voltage V GK 1
It is also possible to control the optical trigger sensitivity and response time by adding 53 or the like. Turn-on of the main thyristor occurs as follows. The amount of holes injected from the p + anode regions 101' and 101 increases and the p base region 1 of the main thyristor
However, when the potential of the p base 103 exceeds the turn-on threshold due to the base resistance drop in the base layer 103, the main thyristor turns on, and the n +
Electrons from the cathode 104 diffuse through the p base layer 103 and drift through the n - layer 102 to form the n + second gate region 105 or n - 102p + 101
is accumulated at the interface. In the ON state of the main thyristor, holes flowing into the p base layer 103 continue to be absorbed by the cathode electrode 132 through the n + cathode 104, and electron current is absorbed by the p + anode electrode 131 through the p + anode region 101. continues to be.
Therefore, in order to turn on the main thyristor quickly, it is necessary to increase the amount of holes injected from the p + anode 101, and for this purpose, it is necessary that the n + second gate 105 has a SIT gate structure. It is clear that it is preferable that the first gate of the auxiliary thyristor, p + gate 112, also has a SIT gate structure. That is, in the embodiment shown in FIG.
Since the thyristor is used as an auxiliary thyristor for amplification, the optical trigger sensitivity is extremely high.
The dv/dt tolerance is also increased by inserting a reverse bias V GK between the first gate and cathode of the auxiliary thyristor section.

第2図に本発明の第2の実施例で示す。第2の
実施例の主な特徴は、光トリガサイリスタの増幅
ゲート構造を埋め込みゲート形SIサイリスタで構
成していることと、主サイリスタのn+カソード
領域204、pベース領域203と増幅用補助SI
サイリスタのn+カソード領域211及びp+ゲー
ト領域が同一のカソード電極232で電気的に共
通になされていること、さらに光の導入部分が増
幅用SIサイリスタのn+カソード領域で、その領
域には電極を設けずに光の侵入を容易にしている
ことである。動作は基本的には第1図の実施例と
同様であるが、補助SIサイリスタとしてはノーマ
リオフ型であることが必要である。
FIG. 2 shows a second embodiment of the invention. The main features of the second embodiment are that the amplification gate structure of the optical trigger thyristor is composed of a buried gate type SI thyristor, and that the n + cathode region 204, p base region 203 of the main thyristor and the auxiliary SI for amplification are
The n + cathode region 211 and the p + gate region of the thyristor are electrically shared by the same cathode electrode 232, and furthermore, the part into which light is introduced is the n + cathode region of the amplification SI thyristor, and that region is This allows light to easily penetrate without providing electrodes. The operation is basically the same as the embodiment shown in FIG. 1, but the auxiliary SI thyristor must be of a normally-off type.

各部分を簡単に説明する。補助サイリスタ部分
は、n+カソード211、p+第1ゲート212、
高抵抗n-層202、n+第2ゲート205、p+
ノード201で形成されている。第2ゲート20
5が存在しない構造でもよい。この場合には、第
1図と同様にp+領域212は単にゲート領域と
呼ばれる。主サイリスタ部分はn+カソード20
4、pベース203、n-高抵抗層202、第2
ゲート205(n+)及びp+アノード201によ
つて形成されている。領域232はカソード電
極、領域231はアノード電極であり、トリガ用
光は光フアイバ等の光伝送媒体LT261によつ
て反射防止膜242上から照射されている。トリ
ガ用光源としては通常の白色光ランプ等でも良い
が、光の波長として侵入距離が比較的長いGaAs
発光ダイオードによる赤外光が良好な特性を示
す。第2図の実施例は前述の如くn+カソード2
11及びp+第1ゲート212及びpベース20
3、n+カソード204の各部が共通領域となさ
れている所に特徴がある。
Each part will be briefly explained. The auxiliary thyristor part includes an n + cathode 211, a p + first gate 212,
It is formed of a high resistance n - layer 202, an n + second gate 205, and a p + anode 201. 2nd gate 20
A structure in which 5 does not exist may be used. In this case, p + region 212 is simply called a gate region, similar to FIG. 1. The main thyristor part is n + cathode 20
4, p base 203, n - high resistance layer 202, second
It is formed by a gate 205 (n + ) and a p + anode 201. A region 232 is a cathode electrode, a region 231 is an anode electrode, and trigger light is irradiated from above the antireflection film 242 through a light transmission medium LT261 such as an optical fiber. A normal white light lamp can be used as a trigger light source, but GaAs light has a relatively long penetration distance due to its wavelength.
Infrared light from light emitting diodes shows good characteristics. The embodiment of FIG. 2 has n + cathode 2 as described above.
11 and p + first gate 212 and p base 20
3. The feature is that each part of the n + cathode 204 is a common area.

第3図に本発明の第3の実施例を示す。第3図
の実施例の主な特徴は、光トリガサイリスタの増
幅ゲート構造を平面ゲート形SIサイリスタで構成
していることと、光の導入部分をステツプ上に堀
り込んだ領域にしていることで、光の侵入の効率
を向上させている。基本的動作は第1図の実施例
と同様である。
FIG. 3 shows a third embodiment of the present invention. The main features of the embodiment shown in Fig. 3 are that the amplification gate structure of the optical trigger thyristor is composed of a planar gate type SI thyristor, and that the light introduction part is a region dug above the step. This improves the efficiency of light penetration. The basic operation is similar to the embodiment shown in FIG.

各部を説明する。n+カソード領域311、p+
第1ゲート領域312、n-高抵抗層302、n+
第2ゲート領域305、p+アノード領域301
によつて補助SIサイリスタが形成されており、
n+カソード304、pベース303、n-高抵抗
層302、n+第2ゲート305及びp+アノード
301によつて主サイリスタが形成されている。
333及び334は補助SIサイリスタのカソード
及びゲート電極を示す。光入射は光フアイバ等の
光伝送媒体LT361によつて補助サイリスタ部
分に照射される。電極材料としては334,33
3は透明電極である。主サイリスタのカソード電
極332と補助SIサイリスタのカソード電極33
3は電気的に共通になされ、補助サイリスタの第
1ゲート312とカソード311間には抵抗RGK
354を介して逆ゲートバイアスVGK353が加
わつている。領域368はポリイミド樹脂等の絶
縁物である。領域331はアノード電極を示し、
351及び352はそれぞれアノード端子、カソ
ード端子を示している。
Each part will be explained. n + cathode region 311, p +
First gate region 312, n - high resistance layer 302, n +
Second gate region 305, p + anode region 301
The auxiliary SI thyristor is formed by
A main thyristor is formed by the n + cathode 304, the p base 303, the n - high resistance layer 302, the n + second gate 305, and the p + anode 301.
333 and 334 indicate the cathode and gate electrodes of the auxiliary SI thyristor. The incident light is directed onto the auxiliary thyristor portion by means of a light transmission medium LT361 such as an optical fiber. 334, 33 as electrode material
3 is a transparent electrode. Cathode electrode 332 of the main thyristor and cathode electrode 33 of the auxiliary SI thyristor
3 is electrically common, and a resistor R GK is connected between the first gate 312 and the cathode 311 of the auxiliary thyristor.
A reverse gate bias V GK 353 is applied via 354 . The region 368 is made of an insulating material such as polyimide resin. Region 331 indicates an anode electrode,
351 and 352 indicate an anode terminal and a cathode terminal, respectively.

第4図に示す本発明の第4の実施例は、増幅ゲ
ート構造を平面ゲート形SIサイリスタで構成し、
ベベル上にエツチングした部分から光を導入する
構造例である。
A fourth embodiment of the present invention shown in FIG. 4 has a planar gate type SI thyristor as the amplification gate structure,
This is an example of a structure in which light is introduced from an etched portion on a bevel.

各部分を説明する。補助SIサイリスタは、n+
カソード411、p+第1ゲート412、n-高抵
抗層402、n+第2ゲート405、及びp+アノ
ード401から形成され、主サイリスタはn+
ソード404、pベース403、n-高抵抗層4
02、n+第2ゲート405及びp+アノード40
1から形成されている。432は主サイリスタの
カソード電極を示し補助SIサイリスタのカソード
電極433と電気的に共通になされ、補助SIサイ
リスタのゲート電極434とカソード電極433
間には抵抗RGK454を介して逆ゲートバイアス
VGK453が印加されている。領域431はアノ
ード電極であり、451及び452はアノード端
子及びカソード端子である。トリガ入射光LT4
61は補助サイリスタの周辺部に掘り込まれたメ
サエツチされた面から侵入している。
Explain each part. Auxiliary SI thyristor n +
It is formed of a cathode 411, a p + first gate 412, an n - high resistance layer 402, an n + second gate 405, and a p + anode 401, and the main thyristor is an n + cathode 404, a p base 403, and an n - high resistance layer. 4
02, n + second gate 405 and p + anode 40
It is formed from 1. Reference numeral 432 designates a cathode electrode of the main thyristor, which is electrically common to the cathode electrode 433 of the auxiliary SI thyristor, and is connected to the gate electrode 434 of the auxiliary SI thyristor and the cathode electrode 433 of the auxiliary SI thyristor.
Reverse gate bias via resistor R GK 454 between
V GK 453 is applied. The region 431 is an anode electrode, and 451 and 452 are an anode terminal and a cathode terminal. Trigger incident light LT4
No. 61 enters the auxiliary thyristor through a mesa-etched surface dug into the periphery of the auxiliary thyristor.

第5図は、本発明による第5の実施例で、増幅
ゲート構造をステツプゲート形SIサイリスタで構
成し、ステツプ上にエツチングした部分から光を
導入する構造例である。
FIG. 5 shows a fifth embodiment of the present invention, in which the amplification gate structure is composed of a step gate type SI thyristor, and light is introduced from an etched portion on the step.

各部分を説明する。補助SIサイリスタはn+
ソード511、p+第1ゲート512、n-高抵抗
層502、n+第2ゲート505及びp+アノード
501から形成されており、主サイリスタはn+
カソード504、pベース503、n-高抵抗層
502、n+第2ゲート505及びp+アノード5
01から形成されている。主サイリスタのカソー
ド電極532は補助SIサイリスタのカソード電極
533と電気的共通になされており、補助SIサイ
リスタのp+ゲート電極534はカソード電極5
33との間に抵抗RGK554を介して逆バイアス
電圧VGK553が印加されている。531はアノ
ード電極を示し、551及び552はそれぞれア
ノード端子、カソード端子を示している。トリガ
入射光TL561は補助サイリスタのゲート・カ
ソード電極間の端面から主として高抵抗層領域5
02へ屈折しながら侵入している。領域580は
ポリイミド樹脂等の絶縁物である。
Explain each part. The auxiliary SI thyristor is formed of an n + cathode 511, a p + first gate 512, an n - high resistance layer 502, an n + second gate 505 and a p + anode 501, and the main thyristor is an n +
Cathode 504, p base 503, n - high resistance layer 502, n + second gate 505 and p + anode 5
It is formed from 01. The cathode electrode 532 of the main thyristor is electrically common to the cathode electrode 533 of the auxiliary SI thyristor, and the p + gate electrode 534 of the auxiliary SI thyristor is connected to the cathode electrode 533 of the auxiliary SI thyristor.
33, a reverse bias voltage V GK 553 is applied via a resistor R GK 554. 531 represents an anode electrode, and 551 and 552 represent an anode terminal and a cathode terminal, respectively. Trigger incident light TL561 mainly enters the high resistance layer region 5 from the end face between the gate and cathode electrodes of the auxiliary thyristor.
It is intruding into 02 while being refracted. The region 580 is made of an insulating material such as polyimide resin.

第5図の実施例において光が侵入する領域は、
ベベル上にエツチングされた部分だけ限らずカソ
ード電極533及びゲート電極534を透明電極
で形成して光を導入する方法もある。
In the embodiment of FIG. 5, the area into which light enters is
There is also a method of introducing light by forming not only the etched portion on the bevel but also the cathode electrode 533 and the gate electrode 534 with transparent electrodes.

第6図に本発明の第6の実施例を示す。第6図
の実施例の主な特徴は、増幅ゲート構造をMISゲ
ート形SIサイリスタで構成していることであり、
高速のMIS形SIサイリスタを用いることで高速光
トリガが実現できる。各部分を説明する。補助SI
サイリスタの第1ゲート部分はゲート電極63
4、絶縁物680、p-層612からなるMISゲ
ート領域で形成されている。補助SIサイリスタは
n+領域611、高抵抗p-領域612、高抵抗p-
もしくはn-もしくはi層602、n+第2ゲート
605及びp+アノード601から形成されてお
り、主サイリスタはn+カソード604、pベー
ス603、p-もしくはn-もしくはi層602、
n+第2ゲート605、p+アノード601から形
成されている。補助サイリスタの高抵抗p-層6
12中には、p+領域613が拡散されているが、
この領域613によつてp-層のチヤンネルの厚
さ(MIS方向)が制限されると同時にトリガ入射
光690によつてp-層612及び高抵抗層60
2中で生成された正孔の蓄積領域及び蓄積された
正孔が電極633を介して流出されるための領域
となつている。主サイリスタのカソード電極63
2は補助SIサイリスタのカソード電極633と電
気的に共通になされており、補助SIサイリスタの
ゲート電極634とカソード電極633間には逆
ゲートバイアス電圧VGK653が印加されてい
る。領域692はポリイミド樹脂等の絶縁物であ
る。651及び652はそれぞれアノード端子、
カソード端子を示している。
FIG. 6 shows a sixth embodiment of the present invention. The main feature of the embodiment shown in FIG. 6 is that the amplification gate structure is composed of MIS gate type SI thyristors.
High-speed optical triggering can be achieved by using a high-speed MIS type SI thyristor. Explain each part. Auxiliary SI
The first gate portion of the thyristor is the gate electrode 63
4. It is formed of an MIS gate region consisting of an insulator 680 and a p - layer 612. Auxiliary SI thyristor
n + region 611, high resistance p - region 612, high resistance p -
or an n- or i-layer 602, an n + second gate 605, and a p + anode 601;
It is formed from an n + second gate 605 and a p + anode 601. High resistance p - layer 6 of auxiliary thyristor
In 12, p + region 613 is diffused,
This region 613 limits the channel thickness (in the MIS direction) of the p - layer, and at the same time, the trigger incident light 690 allows the p - layer 612 and the high resistance layer 6
The electrode 633 serves as an accumulation region for holes generated in the electrode 633 and a region for the accumulated holes to flow out through the electrode 633. Main thyristor cathode electrode 63
2 is electrically shared with the cathode electrode 633 of the auxiliary SI thyristor, and a reverse gate bias voltage V GK 653 is applied between the gate electrode 634 and the cathode electrode 633 of the auxiliary SI thyristor. The region 692 is made of an insulating material such as polyimide resin. 651 and 652 are anode terminals, respectively;
The cathode terminal is shown.

〔発明の効果〕〔Effect of the invention〕

以上説明した本発明の実施例に関して、SITゲ
ート構造の直流的な光増幅度(電流増幅率)の実
験結果を、バイポーラベース構造の実験結果と比
較しながら説明する。
Regarding the embodiments of the present invention described above, the experimental results of the direct current optical amplification factor (current amplification factor) of the SIT gate structure will be explained while comparing them with the experimental results of the bipolar base structure.

第7図は、SIPTの直流的な光増幅度Gの入射
光強度Pi依存性を示している。ドレインバイアス
電圧VDをパラメータとしていて、同時にSIPTの
ゲート電位の変化△VGを示してある。
FIG. 7 shows the dependence of the DC optical amplification degree G of SIPT on the incident light intensity P i . The drain bias voltage V D is used as a parameter, and at the same time, the change in the gate potential of SIPT ΔV G is shown.

第8図は、バイポーラホトトランジスタ
(BPT)の直流的な光増幅度Gの入射光強度Pi
存性を示している。コレクタバイアス電圧VC
パラメータとしていて、同時にBPTのベース電
位の変化△VBも示してある。
FIG. 8 shows the dependence of the DC optical amplification G of a bipolar phototransistor (BPT) on the incident light intensity P i . The collector bias voltage V C is used as a parameter, and at the same time, the change in the base potential of BPT ΔV B is also shown.

第7図、第8図から明らかな様に、SIPTと
BPTの直流的な光増幅度Gの光強度Pi依存性の
傾向は、全く異なる。BPTでは直流的な光増幅
度Gは光強度Piの増加に伴い次第に増加するが、
Pi=102μW/cm2で高々3×102程度である。一方、
SIPTでは、光強度が弱い程直流的な光増幅度G
は大きくなる傾向を示しPi=10-4μW/cm2におい
ては、108を越えるGが得られている。
As is clear from Figures 7 and 8, SIPT and
The dependence of the DC optical amplification G on the optical intensity P i of BPT is completely different. In BPT, the DC optical amplification G gradually increases as the optical intensity P i increases,
P i =10 2 μW/cm 2 , which is about 3×10 2 at most. on the other hand,
In SIPT, the weaker the light intensity, the more direct current optical amplification G.
tends to increase, and at P i =10 −4 μW/cm 2 , a G exceeding 10 8 is obtained.

以上述べたようにSITゲート構造では、バイポ
ーラベース構造と比較して、はるかに大きな光増
幅度(電流増幅率)が得られる。よつて、SITゲ
ート構造を光トリガサイリスタの増幅ゲート構造
に応用すれば、高光感度、高速のトリガサイリス
タが実現できる。
As mentioned above, the SIT gate structure provides a much larger optical amplification factor (current amplification factor) than the bipolar base structure. Therefore, if the SIT gate structure is applied to the amplification gate structure of an optical trigger thyristor, a trigger thyristor with high optical sensitivity and high speed can be realized.

一例として400V−10Aクラスのサイリスタの
光トリガに際し、本発明によるSITゲート構造に
よる増幅ゲート構造を用いた場合、約123μWの
光でターン・オン遅延1.8μsであり、ターン・オ
ン立上り時間は1.1μsであつた。SITゲート構造
の代りにバイポーラベース構造による増幅ゲート
構造を用いた場合、同程度の光強度では主サイリ
スタのゲート電位は0.6eVまでしか上昇せず光ト
リガできなかつた。
As an example, when optically triggering a 400V-10A class thyristor, when using the amplification gate structure based on the SIT gate structure according to the present invention, the turn-on delay is 1.8μs with approximately 123μW of light, and the turn-on rise time is 1.1μs. It was hot. When an amplification gate structure based on a bipolar base structure was used instead of the SIT gate structure, the gate potential of the main thyristor rose only to 0.6 eV at the same light intensity, and optical triggering was not possible.

本発明による光トリガサイリスタを従来の光ト
リガサイリスタが応用されていたスイツチング装
置に用いれば、極めて高速、高感度のスイツチン
グ装置が実現できる。さらに、光トリガサイリス
タの大電力から中、小電力分野における応用範囲
を大きく広げるものであり、工業的利用価値は高
い。
If the optically triggered thyristor according to the present invention is used in a switching device to which a conventional optically triggered thyristor is applied, an extremely high-speed, highly sensitive switching device can be realized. Furthermore, it greatly expands the range of applications of optically triggered thyristors from high power to medium to low power fields, and has high industrial utility value.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例であつて、光トリガさ
れる補助静電誘導サイリスタが埋め込みゲート構
造を持ち、かつゲート・カソード間に制御抵抗及
び逆ゲートバイアスが印加されている光トリガサ
イリスタ、第2図は、本発明の他の実施例であつ
て、補助静電誘導サイリスタのカソード電極、ゲ
ート電極、主サイリスタのベース電極、カソード
電極すべて同電位となるように形成されたこと及
び補助静電誘導サイリスタのカソード面上に光学
的な窓を設けた光トリガサイリスタ、第3図は、
本発明の他の実施例であつて、補助静電誘導サイ
リスタが主表面から掘り込まれた面にカソード、
ゲートを形成された平面ゲート形である光トリガ
サイリスタ、第4図は平面ゲート形補助静電誘導
サイリスタと主サイリスタからなる光トリガサイ
リスタの他の構造例、第5図は補助静電誘導サイ
リスタが切り込みゲート形で形成された光トリガ
サイリスタの実施例、第6図は補助静電誘導サイ
リスタがMISゲート形で形成された光トリガサイ
リスタの実施例、第7図及び第8図は本発明の効
果を説明するための実験データであつて、第7図
はSITゲート構造に関する直流的な光増幅度及び
ゲート電位変化と入射光強度Pi依存性、第8図は
バイポーラベース構造に関する直流的な光増幅度
及びゲート電位変化と入射光強度Pi依存性、第9
図は従来型増幅ゲート構造による光トリガサイリ
スタの構造を示し、本発明の先行例である。 111,211,311,411,511,6
11……補助静電誘導サイリスタのカソード領
域、112,212,312,412,512、
……補助静電誘導サイリスタの第1ゲート領域、
133,232,333,433,533,63
3……補助静電誘導サイリスタのカソード電極、
134,232,334,434,534,63
4……補助静電誘導サイリスタのゲート電極、1
02,102′,202,302,402,50
2……n-高抵抗層、602……高抵抗層、61
2……p-高抵抗層、105,105′,205,
305,405,505,605,705……
n+第2ゲート領域、101,101′,201,
301,401,501,601,701……
p+アノード、131,231,331,431,
531,631,731……p+アノード電極、
104,204,304,404,504,60
4,704……主サイリスタのカソード領域、1
03,203,303,403,503,60
3,703……主サイリスタのベース領域、13
2,232,332,432,532,632,
732……主サイリスタのカソード及びベース電
極、154,354,454,554……補助サ
イリスタの第1ゲート・カソード間に挿入するゲ
ート抵抗RGK、153,353,453,55
3,653……補助サイリスタの第1ゲート・カ
ソード間に印加するバイアス電圧VGK、152,
252,352,452,552,652,75
2……カソード端子、151,251,351,
451,551,651,751……アノード端
子、161,261,361,461,561,
690……トリガ入射光LT、242……反射防
止膜、613……p+領域。
FIG. 1 shows an embodiment of the present invention, in which the photo-triggered auxiliary electrostatic induction thyristor has a buried gate structure, and a control resistance and a reverse gate bias are applied between the gate and the cathode. FIG. 2 shows another embodiment of the present invention, in which the cathode electrode and gate electrode of the auxiliary static induction thyristor, the base electrode and the cathode electrode of the main thyristor are all formed to have the same potential, and that the auxiliary static induction thyristor is formed to have the same potential. A light-triggered thyristor with an optical window provided on the cathode surface of the induction thyristor, Fig. 3 shows the following:
In another embodiment of the present invention, the auxiliary electrostatic induction thyristor has a cathode on the surface dug from the main surface;
A planar gate type optical trigger thyristor with a gate formed therein; Fig. 4 shows another structural example of an optical trigger thyristor consisting of a planar gate type auxiliary electrostatic induction thyristor and a main thyristor; Fig. 5 shows an example of an optical trigger thyristor with an auxiliary electrostatic induction thyristor. An example of a photo-triggered thyristor formed in a notch gate type, FIG. 6 is an example of a photo-triggered thyristor in which the auxiliary electrostatic induction thyristor is formed in an MIS gate type, and FIGS. 7 and 8 show the effects of the present invention. Figure 7 shows the DC optical amplification, gate potential change, and dependence of incident light intensity P i on the SIT gate structure, and Figure 8 shows the DC optical amplification on the bipolar base structure. Amplification degree and gate potential change and dependence of incident light intensity P i , 9th
The figure shows the structure of an optically triggered thyristor with a conventional amplification gate structure, which is a prior example of the present invention. 111,211,311,411,511,6
11... Cathode region of auxiliary electrostatic induction thyristor, 112, 212, 312, 412, 512,
...the first gate region of the auxiliary electrostatic induction thyristor,
133,232,333,433,533,63
3... Cathode electrode of auxiliary electrostatic induction thyristor,
134,232,334,434,534,63
4...Gate electrode of auxiliary electrostatic induction thyristor, 1
02,102',202,302,402,50
2...n - high resistance layer, 602... high resistance layer, 61
2...p - high resistance layer, 105, 105', 205,
305, 405, 505, 605, 705...
n + second gate region, 101, 101', 201,
301, 401, 501, 601, 701...
p + anode, 131,231,331,431,
531,631,731...p + anode electrode,
104,204,304,404,504,60
4,704... Cathode region of main thyristor, 1
03,203,303,403,503,60
3,703...Base area of main thyristor, 13
2,232,332,432,532,632,
732...Cathode and base electrode of the main thyristor, 154,354,454,554...Gate resistor R GK inserted between the first gate and cathode of the auxiliary thyristor, 153,353,453,55
3,653...Bias voltage V GK applied between the first gate and cathode of the auxiliary thyristor, 152,
252, 352, 452, 552, 652, 75
2...Cathode terminal, 151, 251, 351,
451,551,651,751...Anode terminal, 161,261,361,461,561,
690...Trigger incident light LT, 242...Antireflection film, 613...p + area.

Claims (1)

【特許請求の範囲】 1 四層構造主サイリスタと静電誘導サイリスタ
とが、同一半導体基板上に集積化形成され、前記
四層構造主サイリスタのカソードと前記静電誘導
サイリスタの第1の主電極とが接続され、前記主
サイリスタのアノード領域と前記静電誘導サイリ
スタの第2の主電極領域とが共通領域で形成さ
れ、前記静電誘導サイリスタが主サイリスタを増
幅する機能を具備したことを特徴とする光トリガ
サイリスタ。 2 前記静電誘導サイリスタが埋め込みゲート形
静電誘導サイリスタで形成され、トリガ入射光は
前記静電誘導サイリスタのゲート電極とカソード
電極間のベベル面から侵入することを特徴とする
前記特許請求の範囲第1項記載の光トリガサイリ
スタ。 3 前記静電誘導サイリスタが埋め込みゲート形
静電誘導サイリスタで形成され、トリガ入射光は
前記静電誘導サイリスタのカソード領域上の光学
的窓から侵入し、かつ主サイリスタのカソード、
ベース及び前記静電誘導サイリスタのカソード、
ゲートは共に電気的に共通になされたことを特徴
とする前記特許請求の範囲第1項記載の光トリガ
サイリスタ。 4 前記静電誘導サイリスタが主サイリスタのカ
ソード主表面に対し、切り込まれた面くぼみ上に
カソード、及びゲートが形成された平面ゲート形
静電誘導サイリスタで形成された、トリガ入射光
は前記静電誘導サイリスタの表面上から侵入する
ことを特徴とする前記特許請求の範囲第1項記載
の光トリガサイリスタ。 5 前記静電誘導サイリスタが平面ゲート形静電
誘導サイリスタで形成され、トリガ入射光は前記
平面ゲート形静電誘導サイリスタと主サイリスタ
間に切り込まれた溝により形成されたベベル面か
ら侵入することを特徴とする前記特許請求の範囲
第1項記載の光トリガサイリスタ。 6 前記静電誘導サイリスタが切り込みゲート形
静電誘導サイリスタで形成され、トリガ入射光は
前記静電誘導サイリスタのカソード電極及びゲー
ト電極間のベベル面から侵入することを特徴とす
る前記特許請求の範囲第1項記載の光トリガサイ
リスタ。 7 前記静電誘導サイリスタがMISゲート形静電
誘導サイリスタで形成されたことを特徴とする前
記特許請求の範囲第1項記載の光トリガサイリス
タ。 8 アノード領域近傍の高抵抗層中に静電誘導ト
ランジスタゲート構造の埋め込みゲート層を有す
る四層構造主サイリスタとダブルゲート型静電誘
導サイリスタとが、同一半導体基板上に集積化形
成され、前記四層構造主サイリスタのカソードと
前記ダブルゲート型静電誘導サイリスタの第1の
主電極とが接続され、前記主サイリスタのアノー
ド領域と前記ダブルゲート型静電誘導サイリスタ
の第2の主電極領域とが共通領域で形成され、前
記ダブルゲート型静電誘導サイリスタが主サイリ
スタを増幅する機能を具備したことを特徴とする
光トリガサイリスタ。 9 前記ダブルゲート型静電誘導サイリスタの第
1ゲート及び第2ゲートが共に埋め込みゲート構
造で形成され、トリガ入射光は前記静電誘導サイ
リスタの第1ゲート電極とカソード電極間のベベ
ル面から侵入することを特徴とする前記特許請求
の範囲第8項記載の光トリガサイリスタ。 10 前記ダブルゲート型静電誘導サイリスタの
第1ゲート及び第2ゲートが共に埋め込みゲート
構造で形成され、トリガ入射光は前記静電誘導サ
イリスタのカソード領域上の光学的窓から侵入
し、かつ主サイリスタのカソード、ベース及び前
記静電誘導サイリスタのカソード、第1ゲートは
共に電気的に共通になされたことを特徴とする前
記特許請求の範囲第8項記載の光トリガサイリス
タ。 11 前記ダブルゲート型静電誘導サイリスタが
主サイリスタのカソード主表面に対し、切り込ま
れた面くぼみ上にカソード、及び第1ゲートが平
面ゲート構造に形成され、第2ゲートが埋め込み
ゲート構造に形成され、トリガ入射光は前記静電
誘導サイリスタのカソード側の表面上から侵入す
ることを特徴とする前記特許請求の範囲第8項記
載の光トリガサイリスタ。 12 前記ダブルゲート型静電誘導形サイリスタ
の第1ゲートが平面ゲート構造で形成され、トリ
ガ入射光は前記静電誘導サイリスタと主サイリス
タ間でカソード側の表面からアノード側に向つて
きり込まれた溝により形成されたベベル面から侵
入することを特徴とする前記特許請求の範囲第8
項記載の光トリガサイリスタ。 13 前記ダブルゲート型静電誘導サイリスタの
第1ゲートが切り込みゲート構造で形成され、ト
リガ入射光は前記静電誘導サイリスタのカソード
電極及び第1ゲート電極間のベベル面から侵入す
ることを特徴とする前記特許請求の範囲第8項記
載の光トリガサイリスタ。 14 前記ダブルゲート型静電誘導サイリスタの
第1ゲートがMISゲート構造で形成されたことを
特徴とする前記特許請求の範囲第8項記載の光ト
リガサイリスタ。
[Scope of Claims] 1. A four-layer structure main thyristor and an electrostatic induction thyristor are integrated and formed on the same semiconductor substrate, and the cathode of the four-layer structure main thyristor and the first main electrode of the electrostatic induction thyristor are connected to each other, an anode region of the main thyristor and a second main electrode region of the electrostatic induction thyristor are formed in a common region, and the electrostatic induction thyristor has a function of amplifying the main thyristor. Light-triggered thyristor. 2. The above claim, wherein the electrostatic induction thyristor is formed of a buried gate type electrostatic induction thyristor, and the trigger incident light enters from a beveled surface between a gate electrode and a cathode electrode of the electrostatic induction thyristor. The light-triggered thyristor according to item 1. 3. the electrostatic induction thyristor is formed of a buried gate electrostatic induction thyristor, the triggering incident light enters through an optical window on the cathode region of the electrostatic induction thyristor, and the cathode of the main thyristor;
a base and a cathode of the electrostatic induction thyristor;
2. The optically triggered thyristor according to claim 1, wherein the gates are electrically common. 4. The electrostatic induction thyristor is formed of a planar gate type electrostatic induction thyristor in which a cathode and a gate are formed on a surface recess cut into the cathode main surface of the main thyristor. The light-triggered thyristor according to claim 1, characterized in that the light enters from above the surface of the electric induction thyristor. 5. The electrostatic induction thyristor is formed of a planar gate type electrostatic induction thyristor, and the trigger incident light enters through a beveled surface formed by a groove cut between the planar gate type electrostatic induction thyristor and the main thyristor. The optically triggered thyristor according to claim 1, characterized in that: 6. The above claim, wherein the electrostatic induction thyristor is formed of a notched gate type electrostatic induction thyristor, and the trigger incident light enters from a beveled surface between the cathode electrode and the gate electrode of the electrostatic induction thyristor. The light-triggered thyristor according to item 1. 7. The optical trigger thyristor according to claim 1, wherein the electrostatic induction thyristor is formed of an MIS gate type electrostatic induction thyristor. 8 A four-layer structure main thyristor having a buried gate layer of a static induction transistor gate structure in a high resistance layer near an anode region and a double gate type static induction thyristor are integrated and formed on the same semiconductor substrate. A cathode of the layered main thyristor and a first main electrode of the double-gate electrostatic induction thyristor are connected, and an anode region of the main thyristor and a second main electrode region of the double-gate electrostatic induction thyristor are connected to each other. 1. A light-triggered thyristor, characterized in that the double-gate electrostatic induction thyristor is formed in a common region and has a function of amplifying the main thyristor. 9. Both the first gate and the second gate of the double-gate electrostatic induction thyristor are formed with a buried gate structure, and the trigger incident light enters from a beveled surface between the first gate electrode and the cathode electrode of the electrostatic induction thyristor. The optically triggered thyristor according to claim 8, characterized in that: 10 The first gate and the second gate of the double-gate electrostatic induction thyristor are both formed with a buried gate structure, and the trigger incident light enters through an optical window on the cathode region of the electrostatic induction thyristor, and the main thyristor 9. The optical trigger thyristor according to claim 8, wherein the cathode and the base of the electrostatic induction thyristor and the cathode and the first gate of the electrostatic induction thyristor are electrically common. 11 The double-gate electrostatic induction thyristor has a cathode and a first gate formed in a plane gate structure on a surface recess cut into the cathode main surface of the main thyristor, and a second gate formed in a buried gate structure. 9. The photo-triggered thyristor according to claim 8, wherein the trigger incident light enters the electrostatic induction thyristor from a surface on the cathode side. 12 The first gate of the double-gate electrostatic induction thyristor is formed with a planar gate structure, and the trigger incident light is injected between the electrostatic induction thyristor and the main thyristor from the cathode side surface toward the anode side. Claim 8, characterized in that the penetration occurs from a beveled surface formed by a groove.
The light-triggered thyristor described in section. 13. The first gate of the double-gate electrostatic induction thyristor is formed with a notched gate structure, and the trigger incident light enters from a beveled surface between the cathode electrode and the first gate electrode of the electrostatic induction thyristor. The optically triggered thyristor according to claim 8. 14. The optically triggered thyristor according to claim 8, wherein the first gate of the double-gate electrostatic induction thyristor is formed with an MIS gate structure.
JP59181534A 1984-08-30 1984-08-30 Phototrigger thyristor Granted JPS6159776A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59181534A JPS6159776A (en) 1984-08-30 1984-08-30 Phototrigger thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59181534A JPS6159776A (en) 1984-08-30 1984-08-30 Phototrigger thyristor

Publications (2)

Publication Number Publication Date
JPS6159776A JPS6159776A (en) 1986-03-27
JPH0469434B2 true JPH0469434B2 (en) 1992-11-06

Family

ID=16102454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59181534A Granted JPS6159776A (en) 1984-08-30 1984-08-30 Phototrigger thyristor

Country Status (1)

Country Link
JP (1) JPS6159776A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6411367A (en) * 1987-07-06 1989-01-13 Toshiba Corp Gate turn-off thyristor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320885A (en) * 1976-08-11 1978-02-25 Semiconductor Res Found Electrostatic induction type semiconductor device
JPS5379390A (en) * 1976-12-23 1978-07-13 Mitsubishi Electric Corp Photo thyristor
JPS5593262A (en) * 1979-01-05 1980-07-15 Nec Corp Semiconductor device
JPS5940576A (en) * 1982-08-30 1984-03-06 Junichi Nishizawa Photo thyristor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320885A (en) * 1976-08-11 1978-02-25 Semiconductor Res Found Electrostatic induction type semiconductor device
JPS5379390A (en) * 1976-12-23 1978-07-13 Mitsubishi Electric Corp Photo thyristor
JPS5593262A (en) * 1979-01-05 1980-07-15 Nec Corp Semiconductor device
JPS5940576A (en) * 1982-08-30 1984-03-06 Junichi Nishizawa Photo thyristor

Also Published As

Publication number Publication date
JPS6159776A (en) 1986-03-27

Similar Documents

Publication Publication Date Title
US3925801A (en) Photon isolator with improved photodetector transistor stage
US4816891A (en) Optically controllable static induction thyristor device
US4831430A (en) Optical semiconductor device and method of manufacturing the same
US4427990A (en) Semiconductor photo-electric converter with insulated gate over p-n charge storage region
US5138415A (en) Photo-semiconductor device with a zero-cross function
US3529217A (en) Photosensitive semiconductor device
US4641167A (en) Semiconductor optoelectro transducer
US4237473A (en) Gallium phosphide JFET
EP0094972B1 (en) Photocoupler
US4608587A (en) Semiconductor optoelectro transducer
JPH0469434B2 (en)
JPS623987B2 (en)
US3986195A (en) Light responsive field effect transistor having a pair of gate regions
JPH0550861B2 (en)
JPH05326931A (en) Photothyristor
JPS6250992B2 (en)
Nishizawa et al. Current amplification in nonhomogeneous‐base structure and static induction transistor structure
JPS61144066A (en) Optical trigger thyristor
JPS5945233B2 (en) Light-triggered semiconductor device
JPH0697692B2 (en) Semiconductor device
JP2603233B2 (en) Optical switching electron-emitting device
JP2663851B2 (en) Optical semiconductor device
JPH0423334Y2 (en)
JPS6058594B2 (en) Planar photothyristor
Nishizawa et al. A very high gain and a wide dynamic range static induction phototransistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees