JPH0466648U - - Google Patents
Info
- Publication number
- JPH0466648U JPH0466648U JP10666990U JP10666990U JPH0466648U JP H0466648 U JPH0466648 U JP H0466648U JP 10666990 U JP10666990 U JP 10666990U JP 10666990 U JP10666990 U JP 10666990U JP H0466648 U JPH0466648 U JP H0466648U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- latch
- cpu
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Executing Machine-Instructions (AREA)
Description
第１図は本考案を実施したメモリ・アクセス制
御装置の構成ブロツク図、第２図は本考案装置に
おけるマトリクス回路の構成図、第３図は第２図
に示したマトリクス回路の動作を表わす表、第４
図は本考案装置の動作を表わすタイムチヤート、
第５図はバイト境界をまたがるデータを読み出す
際を表わす図である。 １……ＣＰＵ、２……メモリ、３……加算器、
４……制御回路、５……第１のラツチ、５１……
デコーダ、６……第２のラツチ、７……マトリク
ス回路。
御装置の構成ブロツク図、第２図は本考案装置に
おけるマトリクス回路の構成図、第３図は第２図
に示したマトリクス回路の動作を表わす表、第４
図は本考案装置の動作を表わすタイムチヤート、
第５図はバイト境界をまたがるデータを読み出す
際を表わす図である。 １……ＣＰＵ、２……メモリ、３……加算器、
４……制御回路、５……第１のラツチ、５１……
デコーダ、６……第２のラツチ、７……マトリク
ス回路。
Claims (1)
- ＣＰＵと、このＣＰＵが出力するアドレスに応
じて２バイトにまたがるデータを送出するメモリ
とを有するメモリ・アクセス制御装置において、
前記ＣＰＵが送出するアドレスの上位ビツト部を
入力し一定時間後にこの上位ビツト部の値をイン
クリメントして順次前記メモリに与える加算器と
、前記加算器から送出された前記上位ビツト部に
対応して前記メモリから送出されたデータをラツ
チする第１のラツチと、前記加算器から出力され
た前記上位ビツト部をインクリメントした値に対
応して前記メモリから送出されたデータをラツチ
する第２のラツチと、前記ＣＰＵから送出された
アドレスの下位ビツト部をデコードし前記第１の
ラツチ及び前記第２のラツチから出力すべきデー
タが選択されるマトリクス回路と、前述した各回
路要素のタイミング制御を行う制御回路とを備え
ることを特徴とするメモリ・アクセス制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10666990U JPH0466648U (ja) | 1990-10-11 | 1990-10-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10666990U JPH0466648U (ja) | 1990-10-11 | 1990-10-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0466648U true JPH0466648U (ja) | 1992-06-12 |
Family
ID=31852850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10666990U Pending JPH0466648U (ja) | 1990-10-11 | 1990-10-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0466648U (ja) |
-
1990
- 1990-10-11 JP JP10666990U patent/JPH0466648U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034648U (ja) | マイクロコンピユータにおけるメモリ・ページング・システム | |
| JPH0466648U (ja) | ||
| JPS6294498U (ja) | ||
| JPS6293249U (ja) | ||
| JPS62171096U (ja) | ||
| JPS6399945U (ja) | ||
| JPH0255341U (ja) | ||
| JPH0214150U (ja) | ||
| JPS63150383U (ja) | ||
| JPS63114498U (ja) | ||
| JPS6218897U (ja) | ||
| JPH0270242U (ja) | ||
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPS6266344U (ja) | ||
| JPS60126846U (ja) | メモリ切換え制御回路 | |
| JPS6396700U (ja) | ||
| JPH01111342U (ja) | ||
| JPS63163541U (ja) | ||
| JPH02130043U (ja) | ||
| JPS63105098U (ja) | ||
| JPS61172325U (ja) | ||
| JPS6313500U (ja) | ||
| JPH0478659U (ja) | ||
| JPS62192419U (ja) | ||
| JPH02149450U (ja) |