JPH0465832A - Manufacturing of semiconductor device - Google Patents
Manufacturing of semiconductor deviceInfo
- Publication number
- JPH0465832A JPH0465832A JP2179134A JP17913490A JPH0465832A JP H0465832 A JPH0465832 A JP H0465832A JP 2179134 A JP2179134 A JP 2179134A JP 17913490 A JP17913490 A JP 17913490A JP H0465832 A JPH0465832 A JP H0465832A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal layer
- bump
- resist
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 178
- 239000002184 metal Substances 0.000 claims abstract description 178
- 230000004888 barrier function Effects 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000007747 plating Methods 0.000 claims abstract description 14
- 238000009713 electroplating Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 53
- 238000000151 deposition Methods 0.000 claims description 15
- 239000013039 cover film Substances 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000005728 strengthening Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 230000000994 depressogenic effect Effects 0.000 abstract 2
- 230000007797 corrosion Effects 0.000 abstract 1
- 238000005260 corrosion Methods 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 238000012856 packing Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 25
- 239000010931 gold Substances 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
Description
【発明の詳細な説明】
〔概 要〕
バンプの形成方法および配線電極の形成方法に関し
バンプや配線電極の下部におけるバリアメタルがエツチ
ング時に侵食されるのを防止することを目的とし
バンプの形成方法は、ウェーハ上に多数個形成された電
極パッド上に金属をメッキすることによって形成される
バンプの形成方法において、ウェーハ上に多数個形成さ
れた電極パッドを絶縁性のカバー膜で被覆し、′1を極
パッド部を開口する工程と、前記ウェーハの全面に、電
極パッドを構成する金属とバンプまたは配線電極を構成
する金属との相互拡散を防止するための第1金属層、お
よび該第1金属層とバンプまたは配線電極との密着性を
強化するための第2金属層を連続的に堆積してバリアメ
タルを形成する工程と、全面にレジストを塗布する工程
と、フォトリソグラフィ技術によって、バンプまたは配
線電極を形成すべき部分のレジストを除去して凹部を形
成する工程と、電界メッキ法によって、該凹部内にバン
プまたは配線電極を構成する金属をメッキ成長させて充
填する工程と、前記レジストを除去する工程と、全面に
第3金属層を堆積する工程と、前記第3金属層。[Detailed Description of the Invention] [Summary] Regarding the method of forming bumps and the method of forming wiring electrodes, the purpose of the method of forming bumps is to prevent the barrier metal under the bumps and wiring electrodes from being eroded during etching. , a method for forming bumps by plating metal on a large number of electrode pads formed on a wafer, in which a large number of electrode pads formed on a wafer are covered with an insulating cover film; a first metal layer for preventing mutual diffusion between the metal constituting the electrode pad and the metal constituting the bump or wiring electrode, and the first metal layer is formed on the entire surface of the wafer. A step of forming a barrier metal by continuously depositing a second metal layer to strengthen the adhesion between the layer and the bump or wiring electrode, a step of coating the entire surface with resist, and a photolithography technique are used to form the bump or wiring electrode. a step of removing the resist from a portion where a wiring electrode is to be formed to form a recess; a step of plating and growing a metal constituting the bump or wiring electrode in the recess by electroplating; a step of removing a third metal layer; a step of depositing a third metal layer over the entire surface; and a step of depositing a third metal layer on the entire surface.
並びに第2金属層および第1金属層から成るバリアメタ
ルのうち、バンプ以外の不要な部分をエツチングによっ
て除去する工程とを含むように構成し。and a step of removing unnecessary portions other than the bumps from the barrier metal made of the second metal layer and the first metal layer by etching.
配線電極の形成方法は、ウェーハ上に多数個形成された
下地配線層上に金属をメッキすることによって形成され
る配線電極の形成方法において。The wiring electrode is formed by plating metal on a base wiring layer formed in large numbers on a wafer.
ウェーハ上に多数個形成された下地配線層を絶縁性のカ
バー膜で被覆し、!極数り出し部を開口する工程と、前
記ウェーハの全面に、下地配線層を構成する金属とバン
プまたは配線電極を構成する金属との相互拡散を防止す
るための第1金属層。A large number of underlying wiring layers formed on a wafer are covered with an insulating cover film! A step of opening a pole number extraction portion, and a first metal layer for preventing interdiffusion between the metal constituting the base wiring layer and the metal constituting the bump or wiring electrode on the entire surface of the wafer.
および該第1金属層とバンプまたは配線電極との密着性
を強化するための第2金属層を連続的に堆積してバリア
メタルを形成する工程と、全面にレジストを塗布する工
程と、フォトリソグラフィ技術によって、バンプまたは
配線電極を形成すべき部分のレジストを除去して凹部を
形成する工程と。and a step of continuously depositing a second metal layer to strengthen the adhesion between the first metal layer and the bump or wiring electrode to form a barrier metal, a step of applying a resist to the entire surface, and a step of photolithography. A step of removing the resist at the portion where the bump or wiring electrode is to be formed to form a recess using a technique.
電界メッキ法によって、該凹部内にバンプまたは配線電
極を構成する金属をメッキ成長させて充填する工程と、
前記レジストを除去する工程と、全面に第3金属層を堆
積する工程と、前記第3金属層、並びに第2金属層およ
び第1金属層から成るバリアメタルのうち、配線電極以
外の不要な部分をエツチングによって除去する工程とを
含むように構成する。a step of growing and filling the recess with metal constituting the bump or wiring electrode by electroplating;
a step of removing the resist, a step of depositing a third metal layer on the entire surface, and unnecessary portions other than the wiring electrodes of the barrier metal consisting of the third metal layer, the second metal layer, and the first metal layer. and removing by etching.
C産業上の利用分野〕
本発明は、半導体装置の製造方法、特にバンプの形成方
法および配線電極の形成方法に関する。C. Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for forming bumps and a method for forming wiring electrodes.
近年、半導体集積回路装置においては、高速化。In recent years, semiconductor integrated circuit devices have become faster.
高密度化が要求されるのに伴って、 T A B (T
apeAuto+*ated Bonding)方式の
利用が増加する傾向にある。As higher density is required, T A B (T
There is a tendency for the use of the apeAuto+*ated Bonding) method to increase.
このため、半導体ウェーハ上に形成されるバンプについ
ても、高密度化の要求が高まり、バンプピッチは狭くな
る一方である。For this reason, there is an increasing demand for higher density of bumps formed on semiconductor wafers, and the bump pitch is becoming narrower.
また、半導体ウェーハ上にメッキによって形成される配
線のピンチも狭くすることが望まれている。It is also desired to reduce the pinch of wiring formed by plating on a semiconductor wafer.
第9図〜第15図は、従来のバンプ形成方法の各工程を
示す図である。FIG. 9 to FIG. 15 are diagrams showing each step of a conventional bump forming method.
以下、工程順に説明する。The steps will be explained below in order.
(工程1.第9図参照)
ウェーハ11上に多数個形成された電極パ・ンド12を
含む配線層を絶縁性のカバー膜13で被覆し、電極パッ
ド部を開口する。(Step 1. See FIG. 9) A wiring layer including a large number of electrode pads 12 formed on the wafer 11 is covered with an insulating cover film 13, and the electrode pad portions are opened.
(工程2.第10図参照)
全面に、電極パッド12を構成する金属とバンプを構成
する金属との相互拡散を防止するための第1金属層14
を堆積する。(Step 2. See FIG. 10) A first metal layer 14 is formed on the entire surface to prevent mutual diffusion between the metal forming the electrode pad 12 and the metal forming the bump.
Deposit.
(工程3.第11図参照)
全面に、第1金属層14とバンプとの密着性を強化する
ための第2金属層15を堆積する。(Step 3. See FIG. 11) A second metal layer 15 is deposited on the entire surface to strengthen the adhesion between the first metal layer 14 and the bumps.
第1金属層14および第2金属層15とでバリアメタル
が構成される。The first metal layer 14 and the second metal layer 15 constitute a barrier metal.
(工程4.第12図参照) 全面にレジスト16を塗布する。(Step 4. See Figure 12) A resist 16 is applied to the entire surface.
フォトリソグラフィ技術によって、バンプを形成すべき
部分のレジスト16を除去して凹部を形成する。Using photolithography, the resist 16 in the portion where the bump is to be formed is removed to form a recess.
(工程5.第13図参照)
電界メッキ法によって、凹部内にバンプ金属17をメッ
キ成長させて充填する。(Step 5, see FIG. 13) The bump metal 17 is grown and filled in the recess by electroplating.
(工程6.第14図参照) レジスト16を除去する。(Step 6. See Figure 14) The resist 16 is removed.
(工程7、第15図参照)
第2金属層15および第1金属層14から成るバリアメ
タルのうち、バンプ17以外の不要な部分をエツチング
によって除去する。(Step 7, see FIG. 15) Of the barrier metal made up of the second metal layer 15 and the first metal layer 14, unnecessary portions other than the bumps 17 are removed by etching.
以上の各工程を経て、ウェーハ上に設けられた電極パッ
ド12上にバンプ17が形成される。Through the above steps, bumps 17 are formed on the electrode pads 12 provided on the wafer.
通常、バリアメタルを構成する第2金属層15にはpt
やPdなとの貴金属を用い、バンプ金属17にはAuを
用いる。Usually, the second metal layer 15 constituting the barrier metal is made of PT.
For the bump metal 17, Au is used.
そして、上記の工程7(第15図)において。Then, in the above step 7 (FIG. 15).
第2金属層15および第1金属層14から成るバリアメ
タルのうち、バンプ17以外の不要な部分をエツチング
によって除去する際にウェットエツチングを用いる。Wet etching is used to remove unnecessary portions of the barrier metal consisting of the second metal layer 15 and the first metal layer 14 other than the bumps 17 by etching.
その場合、第2金属層15はバンプ金属17と直に接し
ているので、ウェットエツチングの際に。In that case, the second metal layer 15 is in direct contact with the bump metal 17, so during wet etching.
第2金属層15を構成する金属とバンプ金属17とのイ
オン化傾向の相違から、“電池効果”が起こり、バンプ
金属17の下部で2図中Aで示すように、バリアメタル
(第2金属層15/第1金属層14)を侵食するエツチ
ングが進行する。Due to the difference in ionization tendency between the metal constituting the second metal layer 15 and the bump metal 17, a "battery effect" occurs, and as shown by A in FIG. 15/Etching progresses to erode the first metal layer 14).
バリアメタルの侵食が激しくなると、ウェーハ11上に
設けられた電極パッド12までエツチングしてしまい、
バンプとして全く役立たなくなってしまう、という問題
が生じる。When the barrier metal becomes severely eroded, the electrode pads 12 provided on the wafer 11 are etched.
A problem arises in that it becomes completely useless as a bump.
この問題に対する一つの解決策として、カバー膜13を
バリアメタルを侵食するエツチングが電極パッド12ま
で及ばない範囲まで延長することが考えられる。しかし
、この方法では電極パッドを小さく形成することができ
なくなると共に電極パッド間のピンチを狭くすることが
できなくなる。One possible solution to this problem is to extend the cover film 13 to a range where the etching that erodes the barrier metal does not reach the electrode pads 12. However, with this method, the electrode pads cannot be formed small and the pinch between the electrode pads cannot be narrowed.
すなわち、バンプの高密度化を阻害する。という新たな
問題が生じる。In other words, increasing the density of bumps is inhibited. A new problem arises.
本発明は、上記の問題点を解決して、バンプや配線電極
の下部におけるバリアメタルがエツチング時に侵食され
るのを防止した。半導体装置の製造方法、特にバンプの
形成方法および配線電極の形成方法を提供することを目
的とする。The present invention solves the above problems and prevents the barrier metal under the bumps and wiring electrodes from being eroded during etching. It is an object of the present invention to provide a method for manufacturing a semiconductor device, particularly a method for forming bumps and a method for forming wiring electrodes.
上記の目的を達成するために1本発明に係る半導体製造
装置の製造方法は2次のように構成する。In order to achieve the above object, a method for manufacturing a semiconductor manufacturing apparatus according to the present invention is configured as follows.
(バンプの形成方法)
ウェーハ上に多数個形成された電極パッド上に金属をメ
ッキすることによって形成されるバンプの形成方法にお
いて、ウェーハ上に多数個形成された電極パッドを絶縁
性のカバー膜で被覆し、電極パッド部を開口する工程と
、前記ウェーハの全面に、を極パッドを構成する金属と
バンプまたは配線電極を構成する金属との相互拡散を防
止するための第1金属層、および該第1金属層とノ\ン
プまたは配線電極との密着性を強化するための第2金属
層を連続的に堆積してバリアメタルを形成する工程と、
全面にレジストを塗布する工程と、フォトリソグラフィ
技術によって、バンプまたは配線電極を形成すべき部分
のレジストを除去して凹部を形成する工程と、電界メッ
キ法によって、該凹部内にバンプまたは配線電極を構成
する金属をメッキ成長させて充填する工程と、前記レジ
ストを除去する工程と、全面に第3金属層を堆積する工
程と、前記第3金属層、並びに第2金属層および第1金
属層から成るバリアメタルのうち、バンプ以外の不要な
部分をエツチングによって除去する工程とを含むように
構成する。(Bump formation method) In a bump formation method in which a large number of electrode pads formed on a wafer are plated with metal, a large number of electrode pads formed on a wafer are covered with an insulating cover film. a first metal layer for preventing mutual diffusion between the metal constituting the electrode pad and the metal constituting the bump or wiring electrode; a step of continuously depositing a second metal layer to strengthen the adhesion between the first metal layer and the nozzle or wiring electrode to form a barrier metal;
A step of applying resist to the entire surface, a step of removing the resist in the area where the bump or wiring electrode is to be formed using photolithography to form a recess, and a step of forming the bump or wiring electrode in the recess using an electroplating method. a step of plating and growing and filling a constituent metal, a step of removing the resist, a step of depositing a third metal layer on the entire surface, and a step of depositing a third metal layer, a second metal layer, and a first metal layer. The structure includes a step of removing unnecessary portions other than the bumps from the barrier metal formed by etching.
(配線電極の形成方法)
ウェーハ上に多数個形成された下地配線層上に金属をメ
ッキすることによって形成される配線電極の形成方法に
おいて、ウェーハ上に多数個形成された下地配線層を絶
縁性のカバー膜で被覆し。(Method for Forming Wiring Electrodes) In the method for forming wiring electrodes, which are formed by plating metal on the underlying wiring layers formed in large numbers on the wafer, the underlying wiring layers formed in large numbers on the wafer are insulated. covered with a cover membrane.
電極取り出し部を開口する工程と、前記ウェーハの全面
に、下地配線層を構成する金属とバンプまたは配線電極
を構成する金属との相互拡散を防止するための第1金属
層、および該第1金属層とバンプまたは配線電極との密
着性を強化するための第2金属層を連続的に堆積してバ
リアメタルを形成する工程と、全面にレジストを塗布す
る工程と。a step of opening an electrode extraction portion, and a first metal layer for preventing interdiffusion between the metal constituting the underlying wiring layer and the metal constituting the bump or wiring electrode, and the first metal on the entire surface of the wafer. A step of continuously depositing a second metal layer to strengthen the adhesion between the layer and the bump or wiring electrode to form a barrier metal, and a step of applying a resist over the entire surface.
フォトリソグラフィ技術によって、バンプまたは配線電
極を形成すべき部分のレジストを除去して凹部を形成す
る工程と、電界メッキ法によって。A process of removing the resist in areas where bumps or wiring electrodes are to be formed to form recesses using photolithography, and an electrolytic plating process.
該凹部内にバンプまたは配線電極を構成する金属をメッ
キ成長させて充填する工程と、前記レジストを除去する
工程と、全面に第3金属層を堆積する工程と、前記第3
金属層、並びに第2金属層および第1金属層から成るバ
リアメタルのうち、配線電極以外の不要な部分をエツチ
ングによって除去する工程とを含むように構成する。a step of growing and filling a metal constituting a bump or a wiring electrode in the recess, a step of removing the resist, a step of depositing a third metal layer on the entire surface, and a step of depositing a third metal layer on the entire surface;
The method is configured to include a step of removing unnecessary portions other than the wiring electrodes by etching out of the barrier metal consisting of the metal layer and the second metal layer and the first metal layer.
本発明に係る半導体装置の製造方法を1本発明の一実施
例製造方法を示す第1図〜第8図を藉りて説明する。A method for manufacturing a semiconductor device according to the present invention will be explained with reference to FIGS. 1 to 8, which show an embodiment of the method for manufacturing a semiconductor device according to the present invention.
以下の説明では、ウェーハ上に設けられた電極パッド上
に形成されたバンプを対象とするが、ウェーハ上に設け
られた下地配線層上に形成された配線電極についても同
様である。Although the following description deals with bumps formed on electrode pads provided on a wafer, the same applies to wiring electrodes formed on a base wiring layer provided on a wafer.
1)工程1.第1図参照
ウェーハ1上に多数個形成された電極パッド2を含む配
線層を絶縁性のカバー膜3で被覆し、電極パッド部を開
口する。1) Process 1. A wiring layer including a large number of electrode pads 2 formed on a wafer 1 (see FIG. 1) is covered with an insulating cover film 3, and the electrode pad portions are opened.
2)工程2.第2図参照
ウェーハの全面に、電極パッド2を構成する金属とバン
プを構成する金属との相互拡散を防止するための第1金
属層4を堆積する。2) Process 2. Referring to FIG. 2, a first metal layer 4 is deposited on the entire surface of the wafer to prevent mutual diffusion between the metal forming the electrode pad 2 and the metal forming the bump.
3)工程3.第3図参照
全面に、第1金属層4とバンプとの密着性を強化するた
めの第2金属層5を堆積する。3) Process 3. Referring to FIG. 3, a second metal layer 5 is deposited on the entire surface to strengthen the adhesion between the first metal layer 4 and the bumps.
第1金属層4および第2金属層5でバリアメタルを構成
する。The first metal layer 4 and the second metal layer 5 constitute a barrier metal.
4)工程4.第4図参照
全面にレジスト6を塗布した後、フォトリソグラフィ技
術によって、バンプを形成すべき部分のレジスト6を除
去して凹部を形成する。4) Process 4. Referring to FIG. 4, after applying a resist 6 to the entire surface, the resist 6 is removed from a portion where a bump is to be formed to form a recessed portion using a photolithography technique.
5)工程5.第5図参照
レジスト6で囲まれたバンプを形成すべき凹部内に、電
界メッキによってバンプ金属7を充填する。5) Process 5. Referring to FIG. 5, a recess surrounded by a resist 6 in which a bump is to be formed is filled with bump metal 7 by electroplating.
6)工程6.第6図参照 レジスト6を除去する。6) Process 6. See Figure 6 Remove resist 6.
7)工程7.第7図参照 全面に第3金属層8を堆積する。7) Process 7. See Figure 7 A third metal layer 8 is deposited over the entire surface.
8)工程8.第8図参照
第3金属層8.並びに第2金属層5および第1金属層4
から成るバリアメタルのうち、バンプ以外の不要な部分
をエツチングによって除去する。8) Process 8. See FIG. 8. Third metal layer 8. and second metal layer 5 and first metal layer 4
Unnecessary parts other than the bumps are removed by etching from the barrier metal made of .
以上の各工程を経て、電極パッド2上にバンプが形成さ
れる。Through the above steps, bumps are formed on the electrode pads 2.
本発明に係る半導体装置の製造方法では、工程7(第7
図)において、バンプ金属7を第3金属層8によって被
覆している。こうすることによって、工程8において、
バリアメタルをウェットエツチングする時に、バリアメ
タルを構成する第2金属層5とバンプ金属7とがメッキ
液中で直に接することがなくなるので、従来例のように
、第2金属層5とバンプ金属7との間で“電池効果”が
生じることがなく、バリアメタルが侵食されることがな
くなる。In the method for manufacturing a semiconductor device according to the present invention, step 7 (seventh
In the figure), the bump metal 7 is covered with a third metal layer 8. By doing this, in step 8,
When wet etching the barrier metal, the second metal layer 5 and the bump metal 7 constituting the barrier metal do not come into direct contact in the plating solution, so the second metal layer 5 and the bump metal 7 do not come into direct contact with each other in the plating solution as in the conventional example. 7, a "battery effect" will not occur, and the barrier metal will not be eroded.
[実 施 例]
第1図〜第8図は2本発明に係る半導体装置の製造方法
の一実施例の各工程を示す図である。[Embodiment] FIGS. 1 to 8 are diagrams showing each step of an embodiment of the method for manufacturing a semiconductor device according to the present invention.
以下の説明では、ウェーハ上に設けられた電極パッド上
に形成されたバンプを対象とするが、ウェーハ上に設け
られた下地配線層上に形成された配線電極についても同
様である。Although the following description deals with bumps formed on electrode pads provided on a wafer, the same applies to wiring electrodes formed on a base wiring layer provided on a wafer.
1)工程1.第1図参照
ウェーハ1上に多数個形成された。アルミニウム電極パ
ッド2を含む配線層を9例えばPSG。1) Process 1. A large number of them were formed on the wafer 1 shown in FIG. The wiring layer including the aluminum electrode pad 2 is made of PSG, for example.
513N4.ポリイミドなどから成る絶縁性のカバー膜
3で被覆しl極パッド部を開口する。513N4. It is covered with an insulating cover film 3 made of polyimide or the like, and the l-pole pad portion is opened.
2)工程2.第2図参照
ウェーハ1の全面に、電極パッド2を構成するアルミニ
ウムとバンプを構成するAuとの相互拡散を防止するた
めに、TiやCrなどから成る第1金属層4を堆積する
。2) Process 2. Referring to FIG. 2, a first metal layer 4 made of Ti, Cr, etc. is deposited on the entire surface of the wafer 1 in order to prevent mutual diffusion between aluminum forming the electrode pad 2 and Au forming the bump.
3)工程3.第3図参照
全面に、第1金属層4とAuバンプとの密着性を強化す
るために、Pt、Pdなどから成る第2金属層5を堆積
する。3) Process 3. Referring to FIG. 3, a second metal layer 5 made of Pt, Pd, etc. is deposited on the entire surface in order to strengthen the adhesion between the first metal layer 4 and the Au bumps.
第1金属層4および第2金属層5でバリアメタルが構成
される。The first metal layer 4 and the second metal layer 5 constitute a barrier metal.
4)工程4.第4図参照
全面にレジスト6を塗布した後、フォトリソグラフィ技
術によって、バンプを形成すべき部分のレジスト6を除
去して凹部を形成する。4) Process 4. Referring to FIG. 4, after applying a resist 6 to the entire surface, the resist 6 is removed from a portion where a bump is to be formed to form a recessed portion using a photolithography technique.
5)工程5.第5図参照
レジスト6で囲まれたバンプを形成すべき凹部内にl界
メンキによってバンプ金属7としてAUを充填する。5) Process 5. Referring to FIG. 5, a concave portion in which a bump is to be formed, surrounded by a resist 6, is filled with AU as a bump metal 7 using l-field coating.
6)工程6.第6図参照 レジスト6を除去する。6) Process 6. See Figure 6 Remove resist 6.
7)工程7.第7図参照
全面に、メッキ金属7としてのAuと350°C〜40
0°Cに加熱して行うILB(インナーリードポンディ
ング)の際に反応する1例えばSn。7) Process 7. Refer to Figure 7, the entire surface is coated with Au as the plating metal 7 and heated at 350°C to 40°C.
1, such as Sn, which reacts during ILB (inner lead bonding) performed by heating to 0°C.
Cu、Niなどから成る第3金属層8を、無電界メッキ
法、を界メッキ法、蒸着法、スパッタ法などによって、
堆積する。The third metal layer 8 made of Cu, Ni, etc. is formed by electroless plating, field plating, vapor deposition, sputtering, etc.
accumulate.
8)工程8.第8図参照
第3金属層8.並びに第2金属層5および第1金属層4
から成るバリアメタルのうち、バンプ以外の不要な部分
をウェットエツチングによって除去する。8) Process 8. See FIG. 8. Third metal layer 8. and second metal layer 5 and first metal layer 4
Unnecessary parts other than the bumps of the barrier metal made of are removed by wet etching.
以上の各工程を経て、アルミニウム電極パッド2上にA
uバンブ7が形成される。After each of the above steps, A is placed on the aluminum electrode pad 2.
A u-bump 7 is formed.
本実施例の半導体装置の製造方法では、工程7(第7図
)において、Auバンプ7とILB時に反応する。Sn
、Cu、Niなどの金属から成る第3金属層8によって
被覆している。こうすることによって、工程8(第8図
)において バリアメタルをウェットエツチングする時
に、バリアメタルを構成する第2金属層5とAuバンプ
7とがメッキ液中で直に接することがなくなるので、第
2金属層5とAuバンブ7との間で゛電池効果゛。In the method for manufacturing a semiconductor device of this embodiment, in step 7 (FIG. 7), a reaction occurs with the Au bumps 7 during ILB. Sn
The third metal layer 8 is made of a metal such as , Cu, or Ni. By doing this, when wet-etching the barrier metal in step 8 (FIG. 8), the second metal layer 5 constituting the barrier metal and the Au bumps 7 will not come into direct contact in the plating solution. 2. A "battery effect" occurs between the metal layer 5 and the Au bump 7.
が生しることがなく、バリアメタルが侵食されることが
なくなる。This prevents the barrier metal from being eroded.
バンプ金1i7を被覆する第3金属層8には バンプ金
属7とILB時の加熱温度で反応する金属を用いている
ので、ILB工程において バンプ7とインナーリード
との接着は容易に行うことができる。Since the third metal layer 8 covering the bump gold 1i7 uses a metal that reacts with the bump metal 7 at the heating temperature during ILB, it is possible to easily bond the bump 7 and the inner lead in the ILB process. .
本発明によれば、バンプまたは配線電極とバリアメタル
とを直接接触させることなく、バリアメタルのウェット
エツチングを行うことが可能となるので、バンプ下部ま
たは配線電極下部におけるバリアメタルの侵食エツチン
グの進行を抑制することができる。According to the present invention, wet etching of the barrier metal can be performed without direct contact between the bump or the wiring electrode and the barrier metal, so that erosion and etching of the barrier metal at the lower part of the bump or the lower part of the wiring electrode can be prevented. Can be suppressed.
この結果、バンプサイズの縮小およびバンプピッチの縮
小が可能となり、また、配線電極の幅の縮小および配線
ピッチの縮小が可能となるので。As a result, it becomes possible to reduce the bump size and the bump pitch, and also to reduce the width of the wiring electrode and the wiring pitch.
半導体集積回路装置を高密度化することができる。It is possible to increase the density of semiconductor integrated circuit devices.
第1図〜第8図は本発明の一実施例製造方法の各工程を
示す図
第9図〜第15図は従来例の各工程を示す図である。
第1図〜第8図において
1:ウェーハ
2:電極パッド
3:カバー膜
4:第1金属層
5:第2金属層
6:レジスト
7:バンプ金属
8:第3金属層
第8図1 to 8 are diagrams showing each step of a manufacturing method according to an embodiment of the present invention, and FIGS. 9 to 15 are diagrams showing each step of a conventional example. 1 to 8, 1: wafer 2: electrode pad 3: cover film 4: first metal layer 5: second metal layer 6: resist 7: bump metal 8: third metal layer
Claims (2)
属をメッキすることによって形成されるバンプの形成方
法において、 ウェーハ上に多数個形成された電極パッドを含む配線層
を絶縁性のカバー膜で被覆し、電極パッド部を開口する
工程と、 前記ウェーハの全面に、電極パッドを構成する金属とバ
ンプを構成する金属との相互拡散を防止するための第1
金属層、および該第1金属層とバンプとの密着性を強化
するための第2金属層を連続的に堆積してバリアメタル
を形成する工程と、全面にレジストを塗布する工程と、 フォトリソグラフィ技術によって、バンプを形成すべき
部分のレジストを除去して凹部を形成する工程と、 電界メッキ法によって、該凹部内にバンプ金属をメッキ
成長させて充填する工程と、 前記レジストを除去する工程と、 全面に第3金属層を堆積する工程と、 前記第3金属層、並びに第2金属層および第1金属層か
ら成るバリアメタルのうち、バンプ以外の不要な部分を
エッチングによって除去する工程とを含むことを特徴と
する半導体装置の製造方法。(1) In a bump formation method in which a large number of electrode pads formed on a wafer are plated with metal, a wiring layer including a large number of electrode pads formed on a wafer is covered with an insulating cover film. a step of covering the wafer with a metal wafer and opening an electrode pad portion;
A step of successively depositing a metal layer and a second metal layer for strengthening the adhesion between the first metal layer and the bump to form a barrier metal, a step of applying a resist over the entire surface, and photolithography. a step of removing the resist in the area where the bump is to be formed to form a recess using a technique; a step of plating and growing bump metal into the recess using an electroplating method; and a step of removing the resist. , a step of depositing a third metal layer on the entire surface, and a step of removing unnecessary portions other than the bumps from the third metal layer, the barrier metal consisting of the second metal layer, and the first metal layer by etching. A method of manufacturing a semiconductor device, comprising:
属をメッキすることによって形成される配線電極の形成
方法において、 ウェーハ上に多数個形成された下地配線層を絶縁性のカ
バー膜で被覆し、電極取り出し部を開口する工程と、 前記ウェーハの全面に、下地配線層を構成する金属と配
線電極を構成する金属との相互拡散を防止するための第
1金属層、および該第1金属層と配線電極との密着性を
強化するための第2金属層を連続的に堆積してバリアメ
タルを形成する工程と、 全面にレジストを塗布する工程と、 フォトリソグラフィ技術によって、配線電極を形成すべ
き部分のレジストを除去して凹部を形成する工程と、 電界メッキ法によって、該凹部内に配線電極を構成する
金属をメッキ成長させて充填する工程と、前記レジスト
を除去する工程と、 全面に第3金属層を堆積する工程と、 前記第3金属層、並びに第2金属層および第1金属層か
ら成るバリアメタルのうち、配線電極以外の不要な部分
をエッチングによって除去する工程 とを含むことを特徴とする半導体装置の製造方法。(2) In a method for forming wiring electrodes in which a large number of underlying wiring layers formed on a wafer are plated with metal, the underlying wiring layers formed in large numbers on a wafer are covered with an insulating cover film. a first metal layer for preventing interdiffusion between the metal constituting the underlying wiring layer and the metal constituting the wiring electrode; The process of forming a barrier metal by continuously depositing a second metal layer to strengthen the adhesion between the metal layer and the wiring electrode, the process of coating the entire surface with resist, and the process of forming the wiring electrode using photolithography technology. a step of removing the resist in a portion to be formed to form a recess; a step of growing and filling the recess with a metal constituting the wiring electrode by electroplating; and a step of removing the resist. a step of depositing a third metal layer on the entire surface; and a step of removing by etching unnecessary portions other than the wiring electrodes of the barrier metal consisting of the third metal layer, the second metal layer, and the first metal layer. A method of manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2179134A JPH0465832A (en) | 1990-07-06 | 1990-07-06 | Manufacturing of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2179134A JPH0465832A (en) | 1990-07-06 | 1990-07-06 | Manufacturing of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0465832A true JPH0465832A (en) | 1992-03-02 |
Family
ID=16060582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2179134A Pending JPH0465832A (en) | 1990-07-06 | 1990-07-06 | Manufacturing of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0465832A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06112213A (en) * | 1992-08-31 | 1994-04-22 | Internatl Business Mach Corp <Ibm> | Method for etching treatment |
WO2002027786A1 (en) * | 2000-09-25 | 2002-04-04 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
US6547974B1 (en) * | 1995-06-27 | 2003-04-15 | International Business Machines Corporation | Method of producing fine-line circuit boards using chemical polishing |
WO2006070808A1 (en) * | 2004-12-28 | 2006-07-06 | Rohm Co., Ltd. | Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device |
JP2006186279A (en) * | 2004-12-28 | 2006-07-13 | Rohm Co Ltd | Semiconductor chip, semiconductor device using it, and manufacturing method of semiconductor chip |
US7435910B2 (en) | 2000-02-25 | 2008-10-14 | Ibiden Co., Ltd. | Multilayer printed circuit board |
-
1990
- 1990-07-06 JP JP2179134A patent/JPH0465832A/en active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06112213A (en) * | 1992-08-31 | 1994-04-22 | Internatl Business Mach Corp <Ibm> | Method for etching treatment |
US6547974B1 (en) * | 1995-06-27 | 2003-04-15 | International Business Machines Corporation | Method of producing fine-line circuit boards using chemical polishing |
US8438727B2 (en) | 2000-02-25 | 2013-05-14 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
US7435910B2 (en) | 2000-02-25 | 2008-10-14 | Ibiden Co., Ltd. | Multilayer printed circuit board |
US7842887B2 (en) | 2000-02-25 | 2010-11-30 | Ibiden Co., Ltd. | Multilayer printed circuit board |
US8186045B2 (en) | 2000-02-25 | 2012-05-29 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
US7999387B2 (en) | 2000-09-25 | 2011-08-16 | Ibiden Co., Ltd. | Semiconductor element connected to printed circuit board |
WO2002027786A1 (en) * | 2000-09-25 | 2002-04-04 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
US7852634B2 (en) | 2000-09-25 | 2010-12-14 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
US7855342B2 (en) | 2000-09-25 | 2010-12-21 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
US7893360B2 (en) | 2000-09-25 | 2011-02-22 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
US7908745B2 (en) | 2000-09-25 | 2011-03-22 | Ibiden Co., Ltd. | Method of manufacturing multi-layer printed circuit board |
JP2006186279A (en) * | 2004-12-28 | 2006-07-13 | Rohm Co Ltd | Semiconductor chip, semiconductor device using it, and manufacturing method of semiconductor chip |
US7956460B2 (en) | 2004-12-28 | 2011-06-07 | Rohm Co., Ltd. | Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device |
JP4668608B2 (en) * | 2004-12-28 | 2011-04-13 | ローム株式会社 | Semiconductor chip, semiconductor device using the same, and semiconductor chip manufacturing method |
US8269347B2 (en) | 2004-12-28 | 2012-09-18 | Rohm Co., Ltd. | Semiconductor chip, electrode structure therefor and method for forming same |
WO2006070808A1 (en) * | 2004-12-28 | 2006-07-06 | Rohm Co., Ltd. | Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5492235A (en) | Process for single mask C4 solder bump fabrication | |
JP2785338B2 (en) | Method for manufacturing semiconductor device | |
JPH0513418A (en) | Semiconductor device and manufacture thereof | |
JPH0465832A (en) | Manufacturing of semiconductor device | |
JPS59154041A (en) | Formation of electrode of semiconductor device | |
JPH02253628A (en) | Manufacture of semiconductor device | |
JPS636850A (en) | Manufacture of electronic component | |
JPH0697663B2 (en) | Method for manufacturing semiconductor device | |
JPH03101234A (en) | Manufacture of semiconductor device | |
JPS63122248A (en) | Manufacture of semiconductor device | |
EP0547815B1 (en) | Pseudo-electroless, followed by electroless, metallization of nickel on metallic wires, as for semiconductor chip-to-chip interconnections | |
JPS61225839A (en) | Forming method for bump electrode | |
JP3685645B2 (en) | Manufacturing method of semiconductor device | |
JP3308882B2 (en) | Method for manufacturing electrode structure of semiconductor device | |
JPH0252436A (en) | Manufacture of solder bump | |
JPH0684919A (en) | Bump electrode for face down bonding of flip chip type semiconductor device and its production | |
JPH01238044A (en) | Semiconductor device | |
JP3331635B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004510351A (en) | Method for forming barrier layer for solder joint | |
JPH01166542A (en) | Manufacture of semiconductor device | |
JPH04217323A (en) | Manufacture of bump electrode for semiconductor device | |
JPS63289845A (en) | Manufacture of semiconductor device | |
JPH03190240A (en) | Manufacture of semiconductor device | |
JPS6059742B2 (en) | Semiconductor device and its manufacturing method | |
KR950009887B1 (en) | Manufacturing method of bump of semiconductor device |