JPH0465469B2

JPH0465469B2 -

Info

Publication number: JPH0465469B2
Application number: JP2562383A
Authority: JP
Inventors: Fumihiko Yokogawa
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1983-02-18
Filing date: 1983-02-18
Publication date: 1992-10-20
Also published as: JPS59152560A

Description

【発明の詳細な説明】本発明は記録デイスクの回転制御装置に関し、
特にデイジタル情報がCLV（定線速度）記録方式
によつて記録された記録デイスクを回転制御する
ための装置に関するものである。

近年オーデイオ信号等のアナログ情報をPCM
（パルス符号変調）化して１又は０のデイジタル
信号形式で記録媒体に記録する技術が研究され実
用化されている。この場合、デイジタル信号の復
調を容易にするためにいわゆるセルフクロツキン
グ可能な変調方式により、またより高密度記録を
なすべく回転角度速度一定方式ではなく、すべて
の記録トラツクの線速度を一定とした定線速度
（CLV）方式にて記録されることが多い。かかる
CLVデイスクの再生に当つては、定線速度とな
るようにデイスクの回転を制御する必要があり、
そのために再生信号から所定周波数の再生クロツ
ク情報を抽出してこのクロツク信号を元にして一
定間隔をもつて挿入記録されたフレームシンク信
号を検出し、このフレームシング信号に基づいて
スピンドルサーボを行つている。

この変調方式の一例としてEFM（Eight to
Fourteen Modulation）方式がある。この方式
では、１フレームは例えば588ビツトからなり、
データ信号はEFM方式で８ビツト毎に所定変換
表（図示せず）に従つて14ビツトに変換され３ビ
ツトの調整ビツトが付加されて17ビツトを一単位
とし、１のときは論理Ｈレベルから論理Ｌレベル
への反転又はその逆の反転があり、０のときは反
転がないように、すなわちNRZIの形で記録され
る。

各フレームの冒頭には、第１ビツトが１、第２
ビツト乃至第11ビツトが０、第12ビツトが１、第
13ビツトか乃至第22ビツトが０、第23ビツトが１
となるようにフレームシンク信号が記録されてい
る。このフレームシンク信号を基準として588ビ
ツトの所定位置に制御信号が配される。そして全
体を通じて、１と１との間には２個以上10個以下
の０が配置されるように信号処理がなされる。す
なわち、信号レベルの最小反転間隔は3T（Ｔはビ
ツトセルの長さ）、最大反転間隔は11Tとされる。
そして、フレームシンク信号以外の部分では最大
反転間隔が２回以上連続しないようになつてお
り、フレームシンク信号パターンはこの最大反転
間隔が２回連続するようになされている。

第１図はかかるデイジタル信号を有する記録デ
イスクの回転制御装置のブロツク図であり、読取
られた信号からセルフクロツク信号がPLL（フエ
イズロツクドループ）１により抽出されて同期検
出器２に入力される。この同期検出器２において
は、PLL１により抽出されたセルフクロツク信
号に基づき読取信号からフレームシンクが検出さ
れ分離される。このフレームシンクの周波数に応
じたレベルを有する信号がＦ／Ｖ（周波数・電圧）
変換器３により発生されて、このレベル信号が基
準電圧４とコンパレータ５において比較される。
この比較出力がデイスク回転のためのスピンドル
サーボ信号となるのである。

この構成では、PLL１がロツクするまでは正
確なフレームシンク信号が検出され得ないため
に、起動時等における速度制御を行うことが不可
能である。

本発明は上記のような従来のものの欠点を解決
するためになされたものであり、起動時等におい
ても容易にフレームシンクを検出して速度制御を
なすことができる記録デイスクの回転制御装置を
提供することを目的としている。

本発明による記録デイスク回転制御装置は、最
大間隔の反転が２回連続する同期信号を有するよ
うなデイジタル記録方式によつて記録された記録
デイスクの回転制御装置であつて、読取られた信
号の立上り及び立下りのエツジに夫々同期した経
時比例変化波形信号を発生する手段と、これら経
時比例変化波形信号のうちレベルの絶対値が大な
る方のピークをホールドする手段と、このピーク
ホールド出力と基準信号のレベルを比較する手段
とを有し、この比較出力により記録デイスクの回
転を制御するようにしたことを特徴としている。

以下に図面を参照しつつ本発明を説明する。

第２図は本発明の実施例を示す回路ブロツク図
であり、読取再生信号Ａの立上り及び立下りエツ
ジを夫々検出してエツジパルスを発生するエツジ
検出器６及び７が設けられており、両エツジパル
スＢ及びＣは三角波発生器８及び９の各入力とな
る。これらエツジパルスＢ及びＣの発生タイミン
グにより三角波がリセツトされると同時に新たな
三角波の発生が開始されるようになつており、両
回路８及び９はコンデンサと、このコンデンサへ
略定電流充電をなす電流源とを有している。両三
角波出力Ｄ及びＥは選択用スイツチ回路１０に入
力されて択一的に導出されるが、このスイツチ回
路１１のコントロールのために差動スイツチアン
プ１０が設けられている。

この差動スイツチアンプ１１は、両三角波Ｄ及
びＥの振幅を比較して絶対値レベルが大なる方の
三角波をスイツチ回路１０が選択するような制御
信号を発生するもので、電流切替型の差動アンプ
構成とすることができる。こうして選択された三
角波の１つＦは第１ピークホールド回路１２に入
力されて正ピークホールドされる。このホールド
出力ｆは第２ピークホールド回路１３において負
ピークホールドされ、このホールド出力Ｇが基準
レベル１４とコンパレータ１５においてレベル比
較される。この比較出力によりスピンドルサーボ
がなされるのである。

第３図Ａ〜Ｇは第２図のブロツクの各部信号Ａ
〜Ｇの波形を夫々対応して示しており、読取られ
たデイジタル信号が図Ａの如き波形であるとす
る。尚、図中Tmは正規線速度の場合の最大反転
間隔１１Ｔを示し、Tm′は正規線速度よりも早い
場合の最大反転間隔を示している。フレームシン
クのパターンは前述した如く最大反転間隔が２回
連続したものであり、かかるパターンはフレーム
シンク以外に存在しないようになつており、また
シンクパターンの始まりはハイレベルであるかロ
ーレベルであるかは一義的に定まつておらず不定
である。そこで、シンクパターンが立上りで始ま
る場合と、立下りで始まる場合とを夫々独立して
検出し得るように立上り及び立下りエツジ検出器
６及び７が設けられているので、両エツジパルス
は図Ｂ及びＣの如くなる。

これら両エツジパルスによりリセツトされて立
上る三角波が図Ｄ及びＥのようになつており、各
三角波のピークは各エツジパルスの間隔に比例す
るものであるから、フレームシンク信号部分にお
ける三角波のレベルが共に最大となる。そこで、
スイツチ回路１０と差動スイツチアンプ１１とに
より両三角波のうち振幅の大なる方のものを択一
的に導出するうようにして図Ｆの波形を得て、こ
の波形Ｆの正ピークホールド回路１２によるホー
ルド出力ｆがその時のフレームシンクパターンの
間隔すなわち記録トラツクの線速度を示すことに
なるのである。図Ｆにおける一点鎖線ｆが正ピー
クホールド出力を示す。

従つて、この正ピークホールド出力ｆを直接レ
ベルコンパレータ１５へ入力してレベル比較する
ようにしても良いのであるが、ドロツプアウトの
影響をなくすために負ピークホールド回路１３を
付加している。この負ピークホールド出力は図Ｇ
の点線にて示す波形となるが、ドロツプアウトが
生じて読取信号が長期間欠落するとエツジパルス
の間隔は見かけ上長くなり、その結果正ピークホ
ールド出力は第４図のｆに示すように正側に大き
く偏位して正確な速度情報を含まなくなつてい
る。しかし、負ピークホールド回路１３のホール
ド出力は第４図の点線Ｇで示す如くこのドロツプ
アウトに対してはほとんど影響を受けないように
なるのである。

第５図は本考案の他の実施例の具体例の回路図
であり、第２図と同等部分は同一符号により示
す。正エツジ検出器６は、抵抗R₁、コンデンサ
C₁、インバータI₁及びアンドゲートG₁からなり、
また負エツジ検出器７は、抵抗R₂、コンデンサ
C₂、インバータI₂及びアンドゲートG₂からなつて
いる。両エツジパルス出力は抵抗R₃，R₄を夫々
介して三角波発生器８及び９へ入力される。一方
の三角波発生器８はリセツトトランジスタQ₁、
充電用抵抗R₅及び充電用コンデンサC₃からなり、
また他方の三角波発生器９は同様にリセツトトラ
ンジスタQ₂、充電用抵抗R₆及び充電用コンデン
サC₄からなつている。

両三角波は、オペアンプOP₁、ダイオードD₁及
びオペアンプOP₂、ダイオードD₂から夫々なるバ
ツフアを介して正ピークホールド回路１２へ共通
に印加されている。このピークホールド回路１２
はホールドコンデンサC₅と抵抗R₇とが、バツフ
ア出力ラインと接地点との間に並列接続された構
成となつている。このホールド出力は、オペアン
プOP₃及びダイオードD₃からなるバツフアを介し
て負ピークホールド回路１３へ入力されており、
このホールド回路は、抵抗R₈とコンデンサC₆と
がバツフア出力ラインと電源（＋V_CC）との間に
並列接続された構成となつている。このホールド
コンデンサC₆の出力がレベル比較器（第２図の
１５）へ入力されるのである。

かかる構成においても、第３図Ａの入力波形に
対し、第３図Ｂ〜Ｇの各波形が得られて第２図の
例と全く同等の動作をなすことが判る。

このように、本発明によればPLLを用いない
簡単な回路構成により、フレームシンクの間隔を
検出してこの間隔に対応したレベルの信号を発生
するようにしているから、PLLを用いた従来技
術の欠点が解決され、常にフレームシンクを検出
しつつデイスク回転制御が可能となるものであ
る。特に、第１ピークホールド回路により正側ピ
ークホールドをなし、これを第２ピークホールド
回路によつて負側ピークホールドすることによつ
てドロツプアウトによる誤動作を防止し得る利点
が生ずる。

尚、上記実施例では三角波として所定電位（例
えば接地電位）レベルからレベル増大方向へ向け
て立上る波形を用いているが、逆に所定電位レベ
ルからレベル減少方向へ向けて立下る如き波形を
用いても良く、要するに時間に比例して変化する
レベルを有する経時比例変化波形信号であれば良
いのである。なお、この場合、第１ピークホール
ド回路１２は入力三角波の上下ピーク列のうちの
下側ピーク列のピークホールドをなすものであ
り、一般化すれば、入力波の上下ピーク列のうち
の絶対値レベルが大なるピーク列のピークホール
ドをなす。また、第２ピークホールド回路１３は
入力波の上下ピーク列のうち絶対値レベルが小な
るピーク列（三角波がレベル減少方向へ向けて立
下る如き上記例では、入力波の上下ピーク列のう
ち上側ピーク列）のピークホールドをなすもので
ある。

【図面の簡単な説明】

第１図は従来のデイスク回転制御装置のブロツ
ク図、第２図は本発明の一実施例のブロツク図、
第３図及び第４図は第２図のブロツクの動作を説
明する波形図、第５図は本発明の他の実施例の回
路図である。主要部分の符号の説明、６……立上りエツジ検
出器、７……立下りエツジ検出器、８，９……三
角波発生器、１２……第１ピークホールド回路、
１３……第２ピークホールド回路、１５……レベ
ルコンパレータ。

Claims

【特許請求の範囲】１最大間隔の反転が２回連続する同期信号を有
するようなデイジタル記録方式で記録された記録
デイスクの回転制御装置であつて、読取られた信
号の立上りエツジ及び立下りエツジに夫々同期し
た経時比例変化波形信号を発生する手段と、これ
ら両経時比例変化波形信号のうちレベルの絶対値
が大なる方のピークをホールドするホールド手段
と、このホールド出力と基準信号とのレベルを比
較する手段とを含み、この比較出力により記録デ
イスクの回転制御をなすようにしたことを特徴と
する回転制御装置。２前記ピークホールド手段は、前記両経時比例
変化波形信号を共通入力としこの入力波の上下ピ
ーク列のうち絶対値レベルが大なるピーク列のピ
ークホールドをなす第１ピークホールド手段と、
この第１ピークホールド出力を入力としこの入力
波の上下ピーク列のうち絶対値レベルが小なるピ
ーク列のピークホールドをなす第２ピークホール
ド手段とからなることを特徴とする特許請求の範
囲第１項記載の装置。