JPH0465166A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0465166A
JPH0465166A JP17623790A JP17623790A JPH0465166A JP H0465166 A JPH0465166 A JP H0465166A JP 17623790 A JP17623790 A JP 17623790A JP 17623790 A JP17623790 A JP 17623790A JP H0465166 A JPH0465166 A JP H0465166A
Authority
JP
Japan
Prior art keywords
wiring
electrode
conductive
mask
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17623790A
Other languages
Japanese (ja)
Inventor
Shigeru Yamamoto
滋 山本
Taketo Hikiji
丈人 曳地
Ichiro Asai
浅井 市郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP17623790A priority Critical patent/JPH0465166A/en
Publication of JPH0465166A publication Critical patent/JPH0465166A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To effectively electrochemically treat at an independent part even if an electrode or a wiring is electrically independently disposed by conducting to the electrode or the wiring exposed from the opening of a conductive mask connected to an anode or cathode side. CONSTITUTION:In a glass board l formed with a conductive mask 4, a continuous wiring 2 exposed from the opening 5 of a mask 4 and an independent wiring 3 are conducted through the mask 4 connected to an anode + side. Thus, the wiring 2 and the wiring 3 can effectively be anodized in predetermined positions irrespective of whether a gate electrode and a lower wiring of a MOS type transistor are electrically independently disposed or not. Accordingly, since an insulating layer interposed between the electrodes or between the upper and lower wirings is formed in a 2-layer structure of a silicon nitride film and a tantalum oxide film, its insulating strength is enhanced to improve yield at the time of manufacturing and its withstand voltage can be improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、金属膜により構成された電極又は配線部を基
板に備える半導体装置の製造方法に係り、特に、上記金
属膜の表面に陽極酸化等電気化学処理が施された半導体
装置の製造方法に関するものである。
Detailed Description of the Invention [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device in which a substrate is provided with an electrode or a wiring portion made of a metal film, and in particular, the present invention relates to a method for manufacturing a semiconductor device in which a substrate is provided with an electrode or a wiring portion made of a metal film, and in particular, the present invention relates to a method for manufacturing a semiconductor device in which a substrate is provided with an electrode or a wiring portion made of a metal film. The present invention relates to a method of manufacturing a semiconductor device subjected to electrochemical treatment.

〔従来の技術〕[Conventional technology]

この種の半導体装置として、例えば、薄膜型の半導体装
置を例に挙げて説明すると、第13図〜第14図に示す
ようにガラス基板(a)と、このガラス基板(a)上に
設けられたクロム等のゲート電極(G)と、このゲート
電極(G)を被覆する窒化シリコン(SiN、 )等の
ゲート絶縁膜(b)と、このゲート絶縁膜(b)上に設
けられ活性層として作用する薄膜のアモルファスシリコ
ン膜(C)と、このアモルファスシリコン膜(C)の両
端部に接続されたソース電極(S)  ・ドレイン電極
(D)とでその主要部を構成する装置が知られている。
As an example of this type of semiconductor device, for example, a thin film type semiconductor device will be explained. As shown in FIGS. a gate electrode (G) made of chromium or the like; a gate insulating film (b) made of silicon nitride (SiN) covering the gate electrode (G); A device is known in which the main part is composed of a thin amorphous silicon film (C) that acts, and a source electrode (S) and a drain electrode (D) connected to both ends of this amorphous silicon film (C). There is.

そして、この薄膜型半導体装置においては、上記ソース
電極(S)  ・ドレイン電極(D)間にドレイン電圧
(V、)を印加し、かつ、ゲート電極(G)に所定のゲ
ート電圧(v6)を印加することでアモルファスシリコ
ン膜(C)にチャンネルが形成されON状態となってド
レイン電流(I D)が流れる一方、上記ゲート電圧(
VG)を下げて「しきい値電圧VrHj以下にすると上
記半導体装置はOFF状態となりドレイン電流(I、)
が流れなくなるもので、例えば、第15図〜第16図に
示された密着型イメージセンサ等に組み込まれてその駆
動用等に利用されているものである。
In this thin film semiconductor device, a drain voltage (V, ) is applied between the source electrode (S) and the drain electrode (D), and a predetermined gate voltage (v6) is applied to the gate electrode (G). By applying this voltage, a channel is formed in the amorphous silicon film (C) and the amorphous silicon film (C) is turned on, and the drain current (I D) flows, while the gate voltage (C) is
When VG) is lowered to below the threshold voltage VrHj, the semiconductor device turns off and the drain current (I,)
For example, it is incorporated into a contact type image sensor shown in FIGS. 15 to 16 and used for driving the sensor.

ところで、この種の半導体装置においては上記ゲート絶
縁膜(b)を介してゲート電極(G)とソース電極(S
)  ・ドレイン電極(D)とが互いに絶縁されている
関係上、製造時における摩擦帯電によりゲート電極(G
)とソース電極(S)ドレイン電極(D)間において放
電が起こり易く、この放電現象によりゲート絶縁膜(b
)のピンホール部において絶縁破壊を引起してゲート電
極(G)とソース電極(S)  ・ドレイン電極(D)
間が短絡してしまうため、製造時における歩留りが低下
し易い欠点かあった。
Incidentally, in this type of semiconductor device, the gate electrode (G) and the source electrode (S) are connected via the gate insulating film (b).
) ・Due to the fact that the drain electrode (D) and the drain electrode (D) are insulated from each other, the gate electrode (G
) and the source electrode (S) and drain electrode (D), and this discharge phenomenon causes the gate insulating film (b
) causes dielectric breakdown at the pinhole part of the gate electrode (G), source electrode (S), and drain electrode (D).
This has the disadvantage that the yield during manufacturing tends to drop because of short circuits between the two.

尚、上述した放電現象は上記ゲート電極(G)とソース
電極(S)  ・ドレイン電極(D)間に限って発生す
る現象ではなく、例えば、第16図に示すように絶縁層
が介装された多層配線構造の上部配線(dl)と下部配
線(d2)間においても同様に生ずる現象であった。
Note that the above-mentioned discharge phenomenon does not occur only between the gate electrode (G) and the source electrode (S)/drain electrode (D); for example, when an insulating layer is interposed as shown in FIG. A similar phenomenon occurs between the upper wiring (dl) and the lower wiring (d2) of the multilayer wiring structure.

このため、従来においては第17図に示すようにゲート
電極(G)を陽極酸化処理してその表面に陽極酸化膜(
f)を形成したり、第18図に示すように絶縁膜を介し
て上部配線(dl)と交差する下部配線(d2)の交差
領域に陽極酸化膜(f)を形成する等して各電極聞苦し
くは配線間に介装された絶縁層について上記絶縁膜と陽
極酸化膜(f)との2層構造にし、その絶縁強度を高め
て歩留り低下の防止を図っている。
For this reason, conventionally, the gate electrode (G) is anodized as shown in FIG.
As shown in FIG. 18, each electrode is In other words, the insulating layer interposed between the wirings has a two-layer structure consisting of the insulating film and the anodic oxide film (f) to increase its insulating strength and prevent a decrease in yield.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、ゲート電極(G)や下部配線(d2)の適宜
部位に、例えば、陽極酸化等の電気化学処理を施す場合
、従来においては上記電極や配線等が形成された基板(
a)を第19図に示すように陽極酸化処理槽(h)内に
浸漬し、かつ、電極や配線(d)等を陽極(+)側に接
続させた状態で通電して陽極酸化処理を施す方法が採ら
れていた。
By the way, when electrochemical treatment such as anodic oxidation is performed on appropriate parts of the gate electrode (G) and the lower wiring (d2), conventionally, the substrate (
A) is immersed in the anodizing treatment tank (h) as shown in Figure 19, and the anodizing treatment is carried out by applying electricity with the electrodes, wiring (d), etc. connected to the anode (+) side. A method was adopted to do so.

尚、第19図中、陽極酸化処理を施さない電極又は配線
(d)領域は図示外のレジスト膜により覆われている。
In FIG. 19, the electrode or wiring (d) region that is not subjected to anodization treatment is covered with a resist film not shown.

また、(g)は白金(Pt)等で構成された対向電極で
ある。
Further, (g) is a counter electrode made of platinum (Pt) or the like.

しかし、このような従来法では第20図に示すように電
極や配線(d)が電気的に孤立配置された配線パターン
のような場合、この孤立部位に通電することが不可能な
ため陽極酸化等の電気化学処理を施すことができなくな
る問題点があった。
However, with this conventional method, when the electrodes and wiring (d) are electrically isolated in a wiring pattern as shown in Figure 20, it is impossible to conduct electricity to these isolated parts, so anodic oxidation is required. There was a problem that it became impossible to perform electrochemical treatments such as

他方、従来においては上記電極や配線(d)等を構成す
る金属膜を一様に形成し、例えば、陽極酸化等の電気化
学処理を施した後においてこの金属膜を電極や配線(d
)形状に加工する方法も一部において利用されているが
、この様な方法を採った場合、その処理を必要としない
領域までが陽極酸化処理を受けることになるため、その
分、金属膜が薄くなり、上記配線(d)等の導電率が低
下してその動作スピードが遅延するといった新たな弊害
を招く問題点があった。
On the other hand, in the past, a metal film constituting the electrodes, wiring (d), etc. is uniformly formed, and after electrochemical treatment such as anodic oxidation is performed, this metal film is applied to the electrodes, wiring (d), etc.
) method is also used in some cases, but when such a method is used, areas that do not require that treatment are also subjected to anodizing treatment, which means that the metal film is As the wiring becomes thinner, the conductivity of the wiring (d) and the like decreases, resulting in a new problem that the operating speed thereof is delayed.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は以上の問題点に着目してなされたもので、その
課題とするところは、電極又は配線部が電気的に孤立配
置されているような場合にも、その孤立部位について確
実に電気化学処理できる半導体装置の製造方法を提供す
ることにある。
The present invention has been made in view of the above-mentioned problems, and its object is to ensure that even when electrodes or wiring parts are electrically isolated, the isolated parts can be electrochemically An object of the present invention is to provide a method for manufacturing a semiconductor device that can be processed.

すなわち本発明は、 金属膜により構成されその表面に電気化学処理が施され
た電極又は配線部を基板に備える半導体装置の製造方法
を前提とし、 上記基板に金属膜を一様に形成し、かっ、この金属膜を
電極又は配線部の形状に加工する電極又は配線部形成工
程と、 上記電極又は配線部が形成された基板に導電性材料によ
り構成された導電性皮膜を積層する積層工程と、 上記導電性皮膜の適宜部位に開口部を形成してこの導電
性皮膜を導電性マスクにするマスク形成工程と、 この導電性マスクが形成された基板についてその導電性
マスクを陽極又は陰極側に接続した状態で電気化学処理
槽内に浸漬し、上記導電性マスクの開口部から露出され
た電極又は配線部の表面を電気化学処理する電気化学処
理工程、 とを具備することを特徴とするものである。
That is, the present invention is based on a method for manufacturing a semiconductor device in which a substrate is provided with an electrode or a wiring portion formed of a metal film and subjected to an electrochemical treatment on the surface thereof, a metal film is uniformly formed on the substrate, and a metal film is uniformly formed on the substrate. , an electrode or wiring part forming step of processing the metal film into the shape of an electrode or wiring part; a lamination step of laminating a conductive film made of a conductive material on the substrate on which the electrode or wiring part is formed; A mask forming step in which openings are formed in appropriate parts of the conductive film to turn the conductive film into a conductive mask, and the conductive mask is connected to the anode or cathode side of the substrate on which the conductive mask is formed. an electrochemical treatment step of electrochemically treating the surface of the electrode or wiring portion exposed through the opening of the conductive mask by immersing the conductive mask in an electrochemical treatment tank in a state where the conductive mask is be.

この様な技術的手段において、上記電極又は配線部を構
成する金属膜としては以下に示すような金属材料が適用
できる。すなわち、製造の初期段階に形成される電極又
は配線部であって製造途上において高温加熱処理に晒さ
れる機会が比較的多い金属膜としては、タングステン、
モリブデン、チタン、タンタル、コバルト等の高融点金
属、タンタルモリブデン合金(TaMo) 、タンタル
タングステン合金(TaW)等の高融点合金、及び窒素
イオンを不純物として混入させたタンタル等か適用でき
る。尚、上部配線等高温加熱処理に晒される機会の少な
い部位に形成される金属膜としては、アルミニウム等の
低融点金属の適用が可能である。
In such a technical means, the following metal materials can be used as the metal film constituting the electrode or wiring section. That is, tungsten,
High melting point metals such as molybdenum, titanium, tantalum, and cobalt, high melting point alloys such as tantalum molybdenum alloy (TaMo), tantalum tungsten alloy (TaW), and tantalum mixed with nitrogen ions as impurities can be used. Note that a low melting point metal such as aluminum can be used as the metal film formed in a portion that is rarely exposed to high-temperature heat treatment, such as the upper wiring.

また、この金属膜を電極又は配線部の形状に加工する手
段としては通常のフォトリゾグラフィー法とエツチング
法がそのまま適用でき、かっ、そのエツチング手段につ
いても適用した金属材料に応じてドライエツチング、又
はウェットエツチングの適用が可能である。
In addition, ordinary photolithography and etching methods can be used as means for processing this metal film into the shape of electrodes or wiring parts, and dry etching or etching may also be used depending on the metal material used. Wet etching can be applied.

次に、上記積層工程において積層される導電性材料とし
ては、アルミニウム等の金属材料、導電性フォトレジス
ト材料、及び、導電性のポリイミド樹脂等が適用できる
。尚、導電性材料として上述したような金属材料を適用
した場合、上記電極又は配線部を構成する金属材料との
関係で以下の点に注意することが望ましい。すなわち、
電極又は配線部を構成する金属膜への電気化学処理を効
率的に進行させる観点から、この電極又は配線部を構成
する金属材料に較べて上記導電性皮膜を構成する金属材
料が陽極酸化等の電気化学処理を受は難い材料であるこ
とが望ましい。また、導電性材料として導電性フォトレ
ジスト材料や導電性のポリイミド樹脂等を適用した場合
には、陽極酸化等電気化学処理条件に応じてその導電率
を適宜調整することが望ましい。
Next, as the conductive material to be laminated in the lamination step, metal materials such as aluminum, conductive photoresist materials, conductive polyimide resins, etc. can be used. Note that when the above-mentioned metal material is used as the conductive material, it is desirable to pay attention to the following points in relation to the metal material constituting the electrode or wiring section. That is,
From the viewpoint of efficiently progressing the electrochemical treatment to the metal film constituting the electrode or wiring part, the metal material constituting the conductive film is more likely to undergo anodic oxidation etc. than the metal material constituting the electrode or wiring part. It is desirable that the material be difficult to undergo electrochemical treatment. Furthermore, when a conductive photoresist material, conductive polyimide resin, or the like is used as the conductive material, it is desirable to adjust its conductivity as appropriate depending on the electrochemical treatment conditions such as anodic oxidation.

また、この技術的手段において上記電極又は配線部の表
面に施される電気化学処理には、上記導電性マスクが形
成された基板を陽極酸化処理槽内に浸漬して処理する陽
極酸化処理に加えて、導電性マスクが形成された基板を
金属メツキ処理槽内に浸漬して処理する金属メツキ処理
等もその対象に含まれる。
In addition, the electrochemical treatment performed on the surface of the electrode or wiring part in this technical means includes anodization treatment in which the substrate on which the conductive mask is formed is immersed in an anodization treatment tank. This also includes metal plating processing in which a substrate on which a conductive mask is formed is immersed in a metal plating tank.

尚、この技術的手段の適用範囲については、ガラス基板
等の絶縁基板上に形成されたアモルファスシリコン、ポ
リシリコン膜等を利用する薄膜型半導体装置の製造が挙
げられる他、単結晶シリコン基板等を用いる通常のMO
S型、バイポーラ型半導体装置の製造にも当然のことな
がら適用可能である。
The scope of application of this technical means includes the manufacture of thin film semiconductor devices that utilize amorphous silicon, polysilicon films, etc. formed on insulating substrates such as glass substrates, as well as the manufacture of thin film semiconductor devices that utilize single crystal silicon substrates, etc. Usual MO used
Naturally, the present invention can also be applied to the manufacture of S-type and bipolar-type semiconductor devices.

〔作用〕[Effect]

上述したような技術的手段によれば、 基板に金属膜を一様に形成し、かつ、この金属膜を電極
又は配線部の形状に加工する電極又は配線部形成工程と
、 上記電極又は配線部か形成された基板に導電性材料によ
り構成された導電性皮膜を積層する積層工程と、 上記導電性皮膜の適宜部位に開口部を形成してこの導電
性皮膜を導電性マスクにするマスク形成工程と、 この導電性マスクが形成された基板についてその導電性
マスクを陽極又は陰極側に接続した状態で電気化学処理
槽内に浸漬し、上記導電性マスクの開口部から露出され
た電極又は配線部の表面を電気化学処理する電気化学処
理工程、 とを具備しており、 陽極側又は陰極側に接続された導電性マスクを介してこ
の導電性マスクの開口部から露出された電極又は配線部
への通電が可能となるため、上記電極又は配線部が電気
的に孤立配置された配線パターンの場合においてもこの
孤立配置された電極又は配線部に対し確実に電気化学処
理を施すことか可能となる。
According to the above-mentioned technical means, an electrode or wiring part forming step of uniformly forming a metal film on a substrate and processing this metal film into the shape of an electrode or wiring part; a lamination step of laminating a conductive film made of a conductive material on the substrate formed with the above conductive film, and a mask forming step of forming openings at appropriate parts of the conductive film to use the conductive film as a conductive mask. The substrate on which the conductive mask is formed is immersed in an electrochemical treatment tank with the conductive mask connected to the anode or cathode side, and the electrode or wiring portion exposed from the opening of the conductive mask. An electrochemical treatment step for electrochemically treating the surface of Therefore, even in the case of a wiring pattern in which the electrodes or wiring portions are electrically isolated, it is possible to reliably perform electrochemical treatment on the isolated electrodes or wiring portions. .

〔実施例〕〔Example〕

以下、本発明を薄膜のMO3型トランジスタに適用した
実施例について図面を参照して詳細に説明する。
EMBODIMENT OF THE INVENTION Hereinafter, an embodiment in which the present invention is applied to a thin film MO3 type transistor will be described in detail with reference to the drawings.

◎第一実施例 まず、ガラス基板(1)上にスパッタ法にてタンタルの
金属膜を形成し、かつ、これをパターニングして第1図
〜第2図に示すようにゲート電極及び下部配線用の連続
配線部(2)と孤立配線部(3)とを形成する。
◎First Example First, a tantalum metal film is formed on a glass substrate (1) by sputtering, and this is patterned to form gate electrodes and lower wiring as shown in Figures 1 and 2. A continuous wiring portion (2) and an isolated wiring portion (3) are formed.

次に、この面上に第3図〜第4図に示すようにアルミニ
ウム膜(40)を−様に成膜し、かつ、フォトリゾグラ
フィー処理とウェットエツチング処理を施すことにより
、第5図〜第6図に示すように上記連続配線部(2)と
孤立配線部(3)の陽極酸化膜形成領域と対応した部位
にそれぞれ開口(5)を設けてアルミニウム膜(40)
を導電性マスク(4)にする。
Next, as shown in FIGS. 3 to 4, an aluminum film (40) is formed in a --like pattern on this surface, and by photolithography and wet etching, as shown in FIGS. As shown in FIG. 6, openings (5) are provided in portions corresponding to the anodic oxide film forming regions of the continuous wiring portion (2) and the isolated wiring portion (3), respectively, and the aluminum film (40) is formed.
is used as a conductive mask (4).

そして、この導電性マスク(4)か形成されたガラス基
板(1)を第12図に示すようにクエン酸水溶液で満た
された陽極酸化処理槽(6)内に浸漬し、かつ、上記導
電性マスク(4)を陽極(+)側に、また、ガラス基板
(1)に対向して配置された白金の対向電極(7)を陰
極(−)側に接続した状態で陽極酸化処理を施して第7
図〜第8図に示すように導電性マスク(4)の開口(5
)から露出された連続配線部(2)と孤立配線部(3)
の表面にTag、の陽極酸化膜(8)を形成する。
Then, as shown in FIG. 12, the glass substrate (1) on which the conductive mask (4) is formed is immersed in an anodizing tank (6) filled with an aqueous citric acid solution, and the conductive mask (4) is Anodizing is performed with the mask (4) connected to the anode (+) side and the platinum counter electrode (7) placed facing the glass substrate (1) connected to the cathode (-) side. 7th
As shown in Fig. 8, the opening (5) of the conductive mask (4)
) Continuous wiring part (2) and isolated wiring part (3) exposed from
An anodized film (8) of Tag is formed on the surface of the tag.

次に、全面エツチング処理を施して第9図〜第10図に
示すように上記導電性マスク(4)を除去し部分的に陽
極酸化された連続配線部(2)と孤立配線部(3)とを
露出させた後、この面上にプラズマCVD法にてシリコ
ン窒化膜(SiN、 )のゲート絶縁膜(図示せず)を
成膜し、以下、通常の工程に従ってアモルファスシリコ
ン膜、ソース・ドレイン電極、上部配線等を形成して薄
膜のMO3型トランジスタを求めた。
Next, the entire surface is etched to remove the conductive mask (4) as shown in FIGS. 9 and 10, and the partially anodized continuous wiring part (2) and isolated wiring part (3) are removed. After exposing this surface, a gate insulating film (not shown) of silicon nitride film (SiN) is formed on this surface by plasma CVD method, and then an amorphous silicon film, source/drain film is formed according to the usual process. Electrodes, upper wiring, etc. were formed to obtain a thin film MO3 type transistor.

このように実施例に係る製法によれば、上記陽極(+)
側に接続された導電性マスク(4)を介してこの導電性
マスク(4)の開口(5)から露出された連続配線部(
2)と孤立配線部(3)への通電が可能となるため、上
記MO3型トランジスタにおけるゲート電極及び下部配
線が電気的に孤立配置されているか否かに拘らず、その
連続配線部(2)と孤立配線部(3)の所定部位に対し
確実に陽極酸化処理を施すことができる。
In this way, according to the manufacturing method according to the example, the anode (+)
A continuous wiring portion (
2) and the isolated wiring part (3), regardless of whether the gate electrode and the lower wiring in the MO3 transistor are electrically isolated, the continuous wiring part (2) Thus, it is possible to reliably perform anodic oxidation treatment on a predetermined portion of the isolated wiring portion (3).

従って、各電極聞苦しくは上部配線と下部配線間に介装
される絶縁層がシリコン窒化膜とタンタル酸化膜の2層
構造となるため、その絶縁強度が高まって製造時におけ
る歩留りが向上すると共に耐圧向上も図れる利点を有し
ている。
Therefore, the insulating layer interposed between the upper wiring and the lower wiring for each electrode has a two-layer structure of silicon nitride film and tantalum oxide film, which increases the insulation strength and improves the manufacturing yield. It also has the advantage of improving voltage resistance.

また、この方法によれば連続配線部(2)と孤立配線部
(3)の必要部位のみを選択的に陽極酸化することがで
き、第11図(A)〜(B)に示すように陽極酸化処理
に伴う連続配線部(2)と孤立配線部(3)の膜減りを
最小限に抑えることができるため、この膜減りに伴う配
線抵抗の上昇が少なくなって動作スピードの遅延防止を
も図れる利点を有している。
Moreover, according to this method, only the necessary parts of the continuous wiring part (2) and the isolated wiring part (3) can be selectively anodized, and as shown in FIGS. Since the film loss in the continuous wiring part (2) and the isolated wiring part (3) due to oxidation treatment can be minimized, the increase in wiring resistance due to this film loss is reduced, which also prevents delays in operation speed. It has the advantage of being able to

更に、上記導電性マスク(4)を介して連続配線部(2
)と孤立配線部(3)の全ての部位か電気的に接続され
ているため、第12図に示すように陽極酸化処理槽(6
)内における陽極(+)側電極と上記各配線部(2)(
3)との接続操作が容易になる利点を有している。
Further, the continuous wiring section (2) is connected through the conductive mask (4).
) and all parts of the isolated wiring section (3) are electrically connected, so the anodizing treatment tank (6
) in the anode (+) side electrode and each wiring part (2) (
3) has the advantage of facilitating connection operations.

◎第二実施例 この実施例は、上記導電性マスクの構成材料として導電
性フォトレジストを適用した以外は第一実施例の製造方
法と路間−である。
◎Second Example This example differs from the manufacturing method of the first example except that a conductive photoresist was used as the constituent material of the conductive mask.

尚、陽極酸化処理槽内へ浸漬させる以前に上記導電性フ
ォトレジストについては120℃以上の条件下で充分な
ポストベークを行っている。
The conductive photoresist was sufficiently post-baked at a temperature of 120° C. or higher before being immersed in the anodizing bath.

そして、この実施例に係る製造方法においても第一実施
例と同様、製造時における歩留りと耐圧の向上が図れ、
かつ、動作スピードの遅延防止か図れる等の利点を有す
る他、導電性マスクの除去工程が第一実施例より簡略化
される利点を有している。
Also, in the manufacturing method according to this embodiment, as in the first embodiment, the yield and withstand voltage during manufacturing can be improved.
In addition, this embodiment has the advantage that delays in operation speed can be prevented, and the process of removing the conductive mask is simpler than that of the first embodiment.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、 陽極側又は陰極側に接続された導電性マスクを介してこ
の導電性マスクの開口部から露出された電極又は配線部
への通電が可能となるため、上記電極又は配線部が電気
的に孤立配置された配線パターンの場合においてもこの
孤立配置された電極又は配線部に対し確実に電気化学処
理を施すことが可能となる。
According to the present invention, it is possible to conduct electricity to the electrode or wiring section exposed from the opening of the conductive mask through the conductive mask connected to the anode side or the cathode side. Even in the case of a wiring pattern in which electrodes or wiring portions are electrically isolated, it is possible to reliably perform electrochemical treatment on the isolated electrodes or wiring portions.

従って、例えば、上記電極又は配線部に対して陽極酸化
処理を施した場合、製造時における歩留り向上とその耐
圧の向上が図れると共に、配線部等の膜減りを最小限に
抑えることができるために動作スピードの遅延防止をも
図れる効果を有している。
Therefore, for example, when anodizing the electrodes or wiring parts, it is possible to improve the yield and withstand voltage during manufacturing, and also to minimize the loss of film in the wiring parts, etc. This also has the effect of preventing delays in operating speed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第12図は本発明の実施例を示しており、第1
図は連続配線部と孤立配線部が形成されたガラス基板の
部分斜視図、第2図は第1図の平面図、第3図はこの面
上にアルミニウム膜を形成した状態の斜視図、第4図は
第3図の平面図、第5図は導電性マスクを形成した状態
の斜視図、第6図は第5図の平面図、第7図は陽極酸化
処理が施されている状態の斜視図、第8図は第7図の平
面図、第9図は導電性マスクが除去された状態の斜視図
、第10図は第9図の平面図、第11図(A)は第1図
のX I A−X I A面断面図、第11図(B)は
第9図のXIB−XIB面断面図、第12図は陽極酸化
処理槽の概略斜視図を夫々示し、また、第13図〜第2
0図は従来例を示しており、第13図は薄膜型の半導体
装置の概略斜視図、第14図は第13図のXIVXIV
面断面図、第15図はこの半導体装置が組み込まれた密
着型イメージセンサの概略斜視図、第16図は第15図
の平面図、第17図はゲート電極が陽極酸化されている
薄膜型の半導体装置の断面図、第18図は下部配線の一
部が陽極酸化されている多層配線構造の平面図、第19
図〜第20図はその処理に供した陽極酸化処理槽の概略
斜視図である。 〔符号説明〕 (1)・・・ガラス基板 (2)・・・連続配線部 (3)・・・孤立配線部 (4)・・・導電性マスク (5)・・・開口 (6)・・・陽極酸化処理槽 第1図 第2図 ガラス基板 特 許 出 願 人 富士セロツクス株式会社代 理 
人 弁理士 中 村 智 廣(外2名)第 図 第 図 4υ 第 図 第 図 第 図 導電性マスク 第 図 第 図 第10図 第11 図 第13図 第14図 第12 図 陽極酸化処理檀 第17図 f 第18図 第19図
1 to 12 show embodiments of the present invention.
The figure is a partial perspective view of a glass substrate on which a continuous wiring part and an isolated wiring part are formed, FIG. 2 is a plan view of FIG. Fig. 4 is a plan view of Fig. 3, Fig. 5 is a perspective view of a state in which a conductive mask is formed, Fig. 6 is a plan view of Fig. 5, and Fig. 7 is a state of anodizing treatment. 8 is a plan view of FIG. 7, FIG. 9 is a perspective view with the conductive mask removed, FIG. 10 is a plan view of FIG. 9, and FIG. 11 (A) is a plan view of FIG. 11(B) is a sectional view taken along the plane XIB-XIB of FIG. 9, and FIG. 12 is a schematic perspective view of the anodizing treatment tank. Figure 13 ~ 2nd
Fig. 0 shows a conventional example, Fig. 13 is a schematic perspective view of a thin film type semiconductor device, and Fig. 14 shows the XIVXIV of Fig. 13.
15 is a schematic perspective view of a contact type image sensor incorporating this semiconductor device, FIG. 16 is a plan view of FIG. 15, and FIG. 17 is a thin film type image sensor in which the gate electrode is anodized. FIG. 18 is a cross-sectional view of a semiconductor device, and FIG. 19 is a plan view of a multilayer wiring structure in which a portion of the lower wiring is anodized.
Figures 1 to 20 are schematic perspective views of the anodizing tank used for the treatment. [Explanation of symbols] (1)...Glass substrate (2)...Continuous wiring section (3)...Isolated wiring section (4)...Conductive mask (5)...Opening (6) ...Anodic oxidation treatment tank Figure 1 Figure 2 Glass substrate patent Applicant: Fuji Serotox Co., Ltd. Agent
Patent Attorney Tomohiro Nakamura (2 others) Figure 4υ Figure Figure 4 Conductive mask Figure 10 Figure 11 Figure 13 Figure 14 Figure 12 Figure Anodizing treatment Figure 17 f Figure 18 Figure 19

Claims (1)

【特許請求の範囲】  金属膜により構成されその表面に電気化学処理が施さ
れた電極又は配線部を基板に備える半導体装置の製造方
法において、 上記基板に金属膜を一様に形成し、かつ、この金属膜を
電極又は配線部の形状に加工する電極又は配線部形成工
程と、 上記電極又は配線部が形成された基板に導電性材料によ
り構成された導電性皮膜を積層する積層工程と、 上記導電性皮膜の適宜部位に開口部を形成してこの導電
性皮膜を導電性マスクにするマスク形成工程と、 この導電性マスクが形成された基板についてその導電性
マスクを陽極又は陰極側に接続した状態で電気化学処理
槽内に浸漬し、上記導電性マスクの開口部から露出され
た電極又は配線部の表面を電気化学処理する電気化学処
理工程、 とを具備することを特徴とする半導体装置の製造方法。
[Scope of Claims] A method for manufacturing a semiconductor device in which a substrate includes an electrode or a wiring portion formed of a metal film and subjected to an electrochemical treatment on the surface thereof, wherein a metal film is uniformly formed on the substrate, and an electrode or wiring part forming step in which the metal film is processed into the shape of an electrode or wiring part; a lamination step in which a conductive film made of a conductive material is laminated on the substrate on which the electrode or wiring part is formed; A mask forming step in which openings are formed at appropriate locations in the conductive film to turn the conductive film into a conductive mask, and the conductive mask is connected to the anode or cathode side of the substrate on which the conductive mask is formed. an electrochemical treatment step in which the semiconductor device is immersed in an electrochemical treatment tank while the semiconductor device is in an electrochemical treatment bath, and the surface of the electrode or wiring portion exposed through the opening of the conductive mask is electrochemically treated. Production method.
JP17623790A 1990-07-05 1990-07-05 Manufacture of semiconductor device Pending JPH0465166A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17623790A JPH0465166A (en) 1990-07-05 1990-07-05 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17623790A JPH0465166A (en) 1990-07-05 1990-07-05 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0465166A true JPH0465166A (en) 1992-03-02

Family

ID=16010038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17623790A Pending JPH0465166A (en) 1990-07-05 1990-07-05 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0465166A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559372A (en) * 1994-12-19 1996-09-24 Goldstar Electron Co., Ltd. Thin soldered semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559372A (en) * 1994-12-19 1996-09-24 Goldstar Electron Co., Ltd. Thin soldered semiconductor package

Similar Documents

Publication Publication Date Title
US5604137A (en) Method for forming a multilayer integrated circuit
US6084648A (en) Shorting bar electrically disconnects from the electrodes
KR970003741B1 (en) Thin-film transistor and method of manufacturing the same
US5427962A (en) Method of making a thin film transistor
US5140403A (en) Thin-film semiconductor device having an α-tantalum first wiring member
EP0613038A1 (en) Liquid crystal display devices having a multi-layer gate busline composed of metal oxide and semiconductor
JPH10144928A (en) Semiconductor device and its manufacture
JPH06188419A (en) Manufacture of thin-film transistor
US20080149490A1 (en) Electroplating on ultra-thin seed layers
KR960006110B1 (en) Semiconductor device and the method for producing the same
JPH0465166A (en) Manufacture of semiconductor device
JP3175225B2 (en) Method for manufacturing thin film transistor
JPH01219721A (en) Metal insulator construction and liquid crystal display device
JPH0815733A (en) Thin film transistor panel and its production
JPH05150268A (en) Production of thin-film transistor panel
JPH09232585A (en) Electronic device with anodic oxide film, and etching of anodic oxide film
JP3047363B2 (en) Semiconductor device and manufacturing method thereof
KR970006254B1 (en) Fabrication method of tft
JPH05152327A (en) Manufacturing method of thin film transistor panel
JPH0786591A (en) Manufacture of thin-film transistor
JPH04302473A (en) Manufacture of electrode having oxide film
JPH04302474A (en) Thin-film transistor
JP3131853B2 (en) Method for manufacturing thin film transistor
JPH10133235A (en) Wiring board and its production
JPH04302438A (en) Thin-film transistor