JPH0461125A - 多層配線体 - Google Patents

多層配線体

Info

Publication number
JPH0461125A
JPH0461125A JP16526090A JP16526090A JPH0461125A JP H0461125 A JPH0461125 A JP H0461125A JP 16526090 A JP16526090 A JP 16526090A JP 16526090 A JP16526090 A JP 16526090A JP H0461125 A JPH0461125 A JP H0461125A
Authority
JP
Japan
Prior art keywords
layer
thickness
resistance
alloy
metals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16526090A
Other languages
English (en)
Other versions
JP2609940B2 (ja
Inventor
Jun Takada
純 高田
Katsuhiko Hayashi
克彦 林
Yoshihisa Owada
善久 太和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanegafuchi Chemical Industry Co Ltd
Original Assignee
Kanegafuchi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanegafuchi Chemical Industry Co Ltd filed Critical Kanegafuchi Chemical Industry Co Ltd
Priority to JP16526090A priority Critical patent/JP2609940B2/ja
Publication of JPH0461125A publication Critical patent/JPH0461125A/ja
Application granted granted Critical
Publication of JP2609940B2 publication Critical patent/JP2609940B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、多層の薄膜で構成した配線体に関する。
C従来の技術と発明が解決しようとする課題]例えば半
導体素子用の配線体には従来ANが用いられてきたが、
Al1は電気抵抗率が高いために素子高密度化に伴なっ
て配線体での発熱が無視できなくなってきている。Au
は、電気抵抗率が低いものの、高コストである。Cuと
Agは、電気抵抗率が低い半面、外傷に対して弱い問題
があった。
一般に合金化すると機械強度の向上が期待できるのでC
uとAgとの合金(Cu +A g)を作れば耐外傷強
度の高い低抵抗配線体を実現できると考えられるが、実
際には合金内にポテンシャルの乱れが生じてしまって電
気抵抗率が高くなってしまう。
本発明は、多層配線体構造の採用によって耐外傷強度の
高い低抵抗配線体を提供することを目的とする。
[課題を解決するための手段] 本発明に係る多層配線体は、2種以上の1価金属を3〜
500人の厚みで繰り返し積層1.たちのである。
(:u、Ag及びAuからなる群より選ばれた1価金属
が好適である。中でもCuとAgとの組み合わせが後述
する理由により最も好ましい。
Cu層、Au層の厚みは3〜・200人、Ag層の厚み
は10〜500人か好ましい。更に好ましくはCu層、
Au層の厚みが3〜50人、Ag層の厚みが10〜20
0人である。総厚は、200〜10000人か適当であ
る。
[作 用] 2種以上の1価金属を繰り返し積層した多層膜は、界面
の存在により合金の場合と同じく機械強度が増すと同時
に、各層内では単一物質であるために合金の場合に比べ
て抵抗が低くなる。
積層する各層の厚みは電気伝導性及び機械強度の点から
3〜500人とする。
Cu、Ag及びAuは、それぞれ電気抵抗率の低い1価
金属であり、硼数の違いによる界面ての電子の散乱もな
いので、低抵抗用多層膜のだめの金属とし′C好ましい
。更には、これら金属のうぢCuとAgとは、価格及び
抵抗率かAUに比べて低いので特に好ましい組み合わせ
である。
Cu / A g多層膜又はA u / A g多層膜
をSl等の1導体上の多層配線体とする場合、1導体中
へのCu又はA LJの拡散も考慮し、でCu層、A 
u層の厚みを3〜200人とし、Ag層の厚みを10〜
・500人とするのか良い。更に好まし、くはCu層、
Au層が3〜50人、Ag層か10〜200人である。
総厚は信頼性と通常の蒸着やスパッタリングの方法によ
る作製時間の観点から200〜10000人が好まし2
い。更に好ましくは200〜5000人である。
[実施例] 第1図は、本発明の実施例に係る多層配線体の中間省略
断面図である。
コーニング7059ガラス製の基板50上に形成した多
層配線体は、AgとCuとを交互に40人づつ積層した
全40層構造であって、20層のAg層1.3.−.3
7.39と、20層のCu層2゜4、・・・、38.4
0とからなる。つまり、この多層配線体の総厚は160
0人である。
製膜は、抵抗加熱式の真空蒸着装置によった。
真空度10=Torr、蒸着速度1人/Sの条件で、2
つの蒸発源(Ag、Cu)のシャッターを交互に開閉し
て上記Cu / A g多層膜を作製した。基板温度は
室温である。
第2図(a)〜(d)は、上記多層膜を含む各種配線体
のX線回折図であり、厚みはいずれの場合も1600人
である。
第2図(a)は、前記真空蒸着装置でAg側のみのシャ
ッターを開いて得たAg単層膜の場合である。(ill
)の鋭いピークがみられる。
第2図(b)は、Cu側のみのシャッターを開いて得た
Cu単層膜の場合である。この場合にも、(,111)
のピークがみられる。
第2図(e)は、CuとAgとを同時に蒸発させて得た
合金単層膜(Cu+Ag)の場合であり、第2図(d)
は、CuとAgとを交Ti積層した第1図の構造の多層
膜(Cu / A g )の場合である。なお、合金膜
と多層膜とはCuとAgとの原子数比を等しくしている
第2図(d)中のメインピークとザテライトビークとの
位置関係より、はぼ設;1どおりの人工周期80人を有
する多層膜ができていることが判る。合金膜では結晶の
3次元的な乱れが生じているが、多層膜では各層の面内
で単一物質であるために結晶性が良い。
また、基板上の上記各配線体を銅製のスティックで引っ
掻いて耐外傷強度を調べた。A g 、141層膜とC
u単層膜には傷が付いたが、多層膜には傷が付かなかっ
た。
第3図は、幅1 rrxm、長さ2rrIrns厚み1
600人の各種配線体の電気抵抗(長さ方向)の温度依
存性を示すグラフである。ただし、同図には前記4種類
の配線体のデータに加えて、本発明の他の実施例に係る
多層膜配線体としてCu100人、Ag100人を交互
に8回づつ蒸着して得た号ンプル(周期20OA、総厚
1600人)のデータも併せて示している。
全サンプルとも電気抵抗が100〜300 Kの範囲で
温度にほぼ比例する。ただし、多層膜の電気抵抗は、同
じ組成の合金の場合に比べて85%J、ス下(290K
)となる。しかも、人1周期を200人とした多層膜で
は、合金の抵抗の約60%とかなり低くなる。これは、
多層膜内の電子の錯乱は界面でのそれがかなり支配的で
あることを示唆しており、多層膜の電気抵抗は界面状態
の改善により更に低減可能である。
この200人周期の多層膜についても同じスティックで
引っ掻いたところ、わずかに傷か付いた。ただし、前記
80人周期の場合に比べて耐外傷強度が劣るものの、A
g単層膜に比べると傷が付きにくい。
なお、以上に説明した実施例はCu / A g多層膜
であったが、CuSAg5Au等の1価金属を2種以上
、3〜500人の厚みで繰り返し積層すれば、耐外傷強
度の高い低抵抗多層配線体か得られる。
[発明の効果〕 本発明に係る多層配線体は、2種以上、の]価金属、例
えばCuSAg及びAuからなる群より選ばれた金属を
3〜500人の厚みで繰り返し積層したものであって、
耐外傷強度が高く、し、かも電気抵抗が低い。
【図面の簡単な説明】
第1図は、本発明の実施例に係る多層配線体の中間省略
断面図、 第2図は、厚み1600人の各種配線体のX線回折図で
あって、(a)はAg単層膜、(b 、)はCu単層膜
、(c)はCuとAgとの合金単層膜、(d)はCuと
A、 gとを交互積層した第1図の構造の多層膜の場合
であり、 第3図は、厚み1600人の各種配線体の電気抵抗の温
度依存性を示すグラフである。 符号の説明 1.3.・・・、37,39  :  Ag層、2.4
.・・・、38.40 Cu層、 基板。 特許出願人 鐘淵化学工業株式会社 第1図

Claims (1)

  1. 【特許請求の範囲】 1、2種以上の1価金属を3〜500Åの厚みで繰り返
    し積層した多層配線体。 2、1価金属がCu、Ag及びAuからなる群より選ば
    れた請求項1記載の多層配線体。 3、Cu層、Au層の厚みが3〜200Åであり、Ag
    層の厚みが10〜500Åである請求項2記載の多層配
    線体。 4、Cu層、Au層の厚みが3〜50Åであり、Ag層
    の厚みが10〜200Åである請求項2記載の多層配線
    体。 5、総厚が200〜10000Åである請求項3又は4
    に記載の多層配線体。
JP16526090A 1990-06-22 1990-06-22 多層配線体 Expired - Lifetime JP2609940B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16526090A JP2609940B2 (ja) 1990-06-22 1990-06-22 多層配線体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16526090A JP2609940B2 (ja) 1990-06-22 1990-06-22 多層配線体

Publications (2)

Publication Number Publication Date
JPH0461125A true JPH0461125A (ja) 1992-02-27
JP2609940B2 JP2609940B2 (ja) 1997-05-14

Family

ID=15808948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16526090A Expired - Lifetime JP2609940B2 (ja) 1990-06-22 1990-06-22 多層配線体

Country Status (1)

Country Link
JP (1) JP2609940B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0903781A3 (en) * 1997-09-18 1999-07-21 Ebara Corporation Method of forming embedded copper interconnections and embedded copper interconnection structure
US6544585B1 (en) 1997-09-02 2003-04-08 Ebara Corporation Method and apparatus for plating a substrate
WO2022264847A1 (ja) * 2021-06-18 2022-12-22 東京エレクトロン株式会社 金属含有膜および金属含有膜の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544585B1 (en) 1997-09-02 2003-04-08 Ebara Corporation Method and apparatus for plating a substrate
EP0903781A3 (en) * 1997-09-18 1999-07-21 Ebara Corporation Method of forming embedded copper interconnections and embedded copper interconnection structure
EP1471572A1 (en) * 1997-09-18 2004-10-27 Ebara Corporation Embedded copper interconnection structure
WO2022264847A1 (ja) * 2021-06-18 2022-12-22 東京エレクトロン株式会社 金属含有膜および金属含有膜の製造方法

Also Published As

Publication number Publication date
JP2609940B2 (ja) 1997-05-14

Similar Documents

Publication Publication Date Title
Cottey The electrical conductivity of thin metal films with very smooth surfaces
KR101064144B1 (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
Lucas Surface scattering of conduction electrons in gold films
TWI282031B (en) Copper alloy and a liquid crystal display device
TW543340B (en) Luminescent display device and method of manufacturing same
JPWO2005020655A1 (ja) 電磁波遮蔽積層体およびこれを用いたディスプレイ装置
CN100466112C (zh) 电阻器
JPH0235475B2 (ja)
JPS59104184A (ja) 太陽電池
Joi et al. Interface engineering strategy utilizing electrochemical ALD of Cu-Zn for enabling metallization of sub-10 nm semiconductor device nodes
US3913120A (en) Thin film resistors and contacts for circuitry
JPH0461125A (ja) 多層配線体
JPH09509917A (ja) 多層材料および該材料を有してなるデバイス
JPH02137230A (ja) 集積回路装置
CN104684247B (zh) 印刷配线板及其制造方法
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JPH07109830B2 (ja) 薄膜積層体における障壁の改良
Sari et al. Improvement of the Diffusion Barrier Performance of Ru by Incorporating a WN x Thin Film for Direct-Plateable Cu Interconnects
JP2002167668A (ja) スパッタリングターゲット
JPH01302875A (ja) 装置およびその製造方法
US20060199740A1 (en) Layered CU-based electrode for high-dielectric constant oxide thin film-based devices
Wang et al. A predictive modeling study of the impact of chemical doping on the strength of a Ag/ZnO interface
JP2942452B2 (ja) n型半導体立方晶窒化ホウ素のオ−ミック電極およびその形成方法
US3391024A (en) Process for preparing improved cryogenic circuits
JPS5923120B2 (ja) 多層構造によるジヨセフソン集積回路