JPH0459955U - - Google Patents
Info
- Publication number
- JPH0459955U JPH0459955U JP10396390U JP10396390U JPH0459955U JP H0459955 U JPH0459955 U JP H0459955U JP 10396390 U JP10396390 U JP 10396390U JP 10396390 U JP10396390 U JP 10396390U JP H0459955 U JPH0459955 U JP H0459955U
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- lsi
- lsi chip
- package
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012212 insulator Substances 0.000 claims description 3
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
第１図は本考案の一実施例を示すＰＧＡ・ＬＳ
Ｉパツケージの主要部の透過図、第２図は従来の
一例を示すＰＧＡ・ＬＳＩパツケージの主要部の
透過図である。 １……ＬＳＩパツケージ、２……ＬＳＩチツプ
、３……パツド、４……ボンデイングワイヤ、５
，１０……配線、６……第一の電極、７……絶縁
体、８……第二の電極、９……ピン。
Ｉパツケージの主要部の透過図、第２図は従来の
一例を示すＰＧＡ・ＬＳＩパツケージの主要部の
透過図である。 １……ＬＳＩパツケージ、２……ＬＳＩチツプ
、３……パツド、４……ボンデイングワイヤ、５
，１０……配線、６……第一の電極、７……絶縁
体、８……第二の電極、９……ピン。
Claims (1)
- ＬＳＩチツプを搭載しボンデイングワイヤおよ
び配線を介して前記ＬＳＩチツプのパツドに接続
される複数のピンを有するＬＳＩパツケージにお
いて、前記ピンは絶縁体と前記絶縁体を介した複
数の電極とを一体構成にしたことを特徴とするＬ
ＳＩパツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10396390U JPH0459955U (ja) | 1990-10-01 | 1990-10-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10396390U JPH0459955U (ja) | 1990-10-01 | 1990-10-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0459955U true JPH0459955U (ja) | 1992-05-22 |
Family
ID=31849050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10396390U Pending JPH0459955U (ja) | 1990-10-01 | 1990-10-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0459955U (ja) |
-
1990
- 1990-10-01 JP JP10396390U patent/JPH0459955U/ja active Pending