JPH0457018B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、タツチパネル等のキーボードのキー
スキヤン方法に関する。

（従来の技術） 従来のタツチパネル等におけるキースキヤン方
法を第６図を用いて説明する。

ラツチ７００に図示しないマイクロコンピユー
ターから走査用のデータが書き込まれ、走査結果
が入力ポート７５０に返される。800〜802は、逆
流してくる電流を防ぐダイオードである。例え
ば、A′点を出力レベル１にしてキー６００〜６
０２をスキヤンした後、B′点を出力レベル１に
してキー６１０〜６１２をスキヤンする場合を考
える。走査をする際には、A′，B′，C′のうちの
一つのみが出力レベル１になり、その他は、全て
０になる。というのは、複数ラインが出力レベル
１になるとどのラインのキーが押されたかわから
なくなるからである。

しかし、B′が１でC′が０の場合、キー６１０，
６２０の２つ、又はキー６１１，６２１の２つ、
又はキー６１２，６２２の２つが同時に押されて
いる時には、もしダイオード８０２がなければ電
流がB′からC′を経てバツフア６５２に流れ込み、
バツフア６５１，６５２がつながつてしまい大電
流が流れ、無駄な電流消費及びバツフア６５１，
６５２の破壊の原因となつてしまう。このことを
防ぐためにダイオード８００〜８０２が設置され
ている。

ところが、例えばA′点がいつたん１になると、
パネルとグランド間に生ずる容量６６０に電荷が
チヤージされるが、０になつてもダイオード８０
０があるため、放電はゆつくりとしかなされな
い、（放電は、ダイオード８００の逆方向のもれ
電流等によりおこなわれる） 先に述べたように、A′〜C′の電位が、複数の
場所で出力レベル１になつていると、どのライン
が押されたかわからない。したがつて、従来にお
いては、１つのラインの走査がおわり、十分時間
がたつて放電が完全になされてから次のラインの
スキヤンに移つていた。

また、スキヤンの速度を速くするために容量に
並列に放電抵抗を入れていたが、放電抵抗による
消費電流の増加を招いていた。

（発明が解決しようとする問題点） したがつて、従来の技術は、１つの行のスキヤ
ンがおわつても電荷のデイスチヤージが十分なさ
れるまで次の行のスキヤンに移れずしたがつて、
高速なキースキヤンができなかつた。

また高速キースキヤンを行なおうとすると容量
の放電用抵抗を容量と並列に入れなければなら
ず、消費電流の増加を招いていた。

本発明は、上記の問題点を解決しスキヤン速度
の速い、かつ低消費電流のタツチパネル等におけ
るキースキヤン方法を提供することを目的とす
る。

（問題点を解決するための手段） 本発明のキースキヤン方法は、 マトリツクス状に配列された複数のキーから構
成されるキーマトリツクスに対して行毎に走査し
ながらキーイメージを取り込むキースキヤン方法
において、 前記キーマトリツクスの任意の１行に対し、該
行に対する走査を実行するための第１のレベルの
走査信号を出力すると共に、該行以外の行をハイ
インピーダンス状態とする走査信号出力工程と、 該走査信号出力工程に同期して、前記第１のレ
ベルの走査信号が出力された行のキーイメージを
取り込むキーイメージ取込工程と、 該キーイメージの取り込みがなされた後に、該
行に前記第１のレベルと反対の極性の第２のレベ
ルの走査信号を所定時間出力すると共に、該行以
外の行を前記第２のレベルまたはハイインピーダ
ンス状態とする後処理工程と を有し、前記キーマトリツクスを構成する行の
各々について、前記走査信号出力工程，キーイメ
ージ取込工程および後処理工程を順次繰り返すこ
とを特徴とする。

ここで、行とは、キーマトリツクス上の一方向
のキー配列をいい、キーボード上においては必ず
しも横方向に限らず、縦方向であつてもよい。

（作用） 本発明によれば、キーマトリツクスの任意の１
行に第１のレベルの走査信号を出力することによ
り、その行の走査がなされるが、この走査の際
に、その行以外の行をハイインピーダンス状態と
していることから、その行における１キーと他の
行における１キーとが同時に押された場合にも、
その行から他の行に電流が流れ込むようなことが
ない。

さらに、その行の走査を走査してキーイメージ
の取り込みがなされた後、その行に第１のレベル
と反対の極性の第２のレベルの走査信号を出力す
ることにより、その行の走査時にチヤージされた
電荷は走査信号出力側に放電される。なお、この
放電時に、その行以外の行を第２のレベルまたは
ハイインピーダンス状態としていることから、そ
の行における１キーとその他の行における１キー
とが同時に押された場合に、他の行からその行に
電流が流れ込むようなことがない。

（実施例） 第１図は本発明のキースキヤン方法を適用する
装置の一例を示すものである。ここで、マイクロ
コンピユータ１は、タツチキーを使用したシステ
ムの制御を行つているる。又、マイクロコンピユ
ータ１からラツチ２へ必要に応じてデータが書き
込まれ、キー入力に対応したデータが、入力ポー
ト３からマイクロコンピユータ１に読み込まれ
る。

第２図は本発明のキースキヤン方法を適用した
場合の第１図Ａ〜Ｆ点の状態を示した図である。

第２図を用いて本発明の動作を説明する。

区間ａでは、Ａ，Ｂ，Ｃ全ての点が出力レベル
０になりタツチキー電極とグランド間に蓄積され
た電荷を放電する。区間ｂではＡのみ出力レベル
１にし、Ｂ，Ｃはハイイピーダンスにしてこの区
間でキー１０１〜１０３のいずれかが押されてい
るかどうかの判断をする。その判断の処理が終り
キー１０１〜１０３のいずれも押されていない場
合には、区間ｃに移る。

区間ｃでは上記区間ｂの間に電極とグランド間
に蓄積された電荷を放電させる。以下同様に区間
ｄではキー２０１〜２０３のいずれかが押された
かどうかを調べ区間ｅでは区間ｄで蓄積された電
荷を放電する。さらに区間ｆではキー３０１〜３
０３のいずれかが押されているかどうかを調べ区
間ｇで電荷の放電を行なう。

次に、区間ａ，ｂ，ｃ，ｅ，ｇにおける状態に
ついて第３図を用いてさらに詳しく説明する。

まず、タツチパネルとグランド間には、第３図
の３０，３１，３２に示される容量が生じてい
る。区間ａでは、まずこれらのコンデンサにチヤ
ージされている電荷を放出して初期化をおこな
う。又、区間ｃにおいては、Ａ点が出力レベル０
になることによつて容量３０の放電がなされる。
この時、Ｂ点及びＣ点も出力レベル０となつてい
る。

ｃの区間について詳細に説明すると以下のよう
になる。

まず、キー１０１〜１０３のスキヤンの次は、
キー２０１〜２０３のスキヤンに移るから、Ｃ点
の電位が上がつてはまずいので、例えば出力レベ
ルを０にしてやる。そして、同時に、この時、Ｂ
点を出力レベル０にしてやる。というのは、Ｃ点
が０でＢ点が１だと、例えば、キー２０１，３０
１が同時に押された時には、Ｂ点からＣ点に電流
が、まわり込みその結果、出力バツフア３４と３
５がつながつてしまい大きな電流が流れて無駄な
電流消費になつてしまうからである。

又、第２図のタイムチヤートでは、ｃ区間にお
いてＡ点の０、Ｂ点の０、Ｃ点の０は、同時に起
きている。ここで、前述したように、Ｂ，Ｃ点の
０は同時でなければならないが、Ａ点の０の同時
に起こる必要はなく、Ａ点の０と、Ｂ，Ｃ点の０
とはそのタイミングがずれていてもよい。

又、区間ｂ，ｄ，ｆ，ｈでは、Ａ〜Ｃ点のうち
のいずれか１つが出力レベル１になつているが、
この時も電流のまわり込みを避けるために、Ａ点
が出力レベル１になつている時は、Ｂ，Ｃ点は、
ハイインピーダンス状態になつていて、出力バツ
フア３４，３５は切り離されている。

第４図は、第２図のタイムチヤートの動作をさ
せるためには、マイクロコンピユータ１からラツ
チ２にどのようなデータを書き込めばよいかを示
したものである。＊の印は、出力バツフアが切り
離されているため、どのような値でもよいことを
示している。又、ここで、マイクロコンピユータ
１からラツチ２に入力されるデータ線は６本とし
たが、これは説明の便宜上のもので、実際のデー
タ線の数としては、８本，16本等が考えられる。

そして、第４−２図で示されるデータがラツチ
２に書きこまれつつキースキヤナが行なわれる様
子を示したのが、第５図である。

第５図に示されるように、ラツチ２をオールφ
クリアした後、必要なデータを書き込みその後、
KEY入力の判定をし、KEY入力ありと判断され
たらKEY入力処理を行ない、KEY入力のない場
合には、一度ラツチ２をオールφクリアした後、
再び必要なデータを書き込み次のラインのスキヤ
ンに移つていく。そして、KEY入力があるまで
この過程をくり返す。

又、以上の実施例では、第２図の区間ｃにおい
て、Ｂ点，Ｃ点の出力レベルを０にしているが、
０でなくて、ハイインピーダンス状態にしておい
てもかまわない、というのは、出力バツフア３
４，３５は切り離されるので、Ａ点から電流がま
わり込むことはないからである。このことは、他
の区間ｅ，ｇ，ｉについてもいえることである。

なお、前記実施例において、出力バツフア３
３，３４，３５は、その出力側をハイインピーダ
ンス状態に切替可能な構成であつたが、これに替
えて、第６図に示すようにバツフアとダイオード
とを配設し、ダイオードの出力側端子に放電のた
めの迂回路を設け、さらに、その迂回路上にスイ
ツチング素子を設ける構成として、そのスイツチ
ング素子を開状態とすることで、ハイインピーダ
ンス状態と同じ状態を得るようにしてもよい。

（発明の効果） 以上、詳細に説明した様に、本発明の場合、１
つの行のキースキヤンが終わると、常に全ての行
に対するスキヤン信号の出力レベルをいつたんロ
ウレベル（第２のレベル）またはハイインピーダ
ンス状態とするので、前の行のスキヤンの時にチ
ヤージされていた電荷が急速に放電され、したが
つて、スキヤンずみの行に対する出力レベルが速
やかに０になるため、高速のキースキヤンが可能
になる。なお、前記電荷が放電される時に、その
電荷が放電される行以外の行をロウレベル（第２
のレベル）またはハイイピーダンス状態としてい
ることから、他の行からスキヤンされた前の行に
電流が流れ込むようなことがなく、無駄な電流消
費を防止することができる。

また、高速にスキヤンするための容量のデイス
チヤージ用の抵抗が不要になるので、低消費電流
化が画れる。

【図面の簡単な説明】

第１図は、本発明が適用されるキーボードの構
造を示す図。第２図は、本発明の動作を説明する
タイムチヤート、第３図は、第１図をさらに説明
したもので、各行とグランドとの間に生ずる容量
にチヤージされる電荷の動きについての説明図。
第４図は、第２図のタイムチヤートで示される動
作をするためには、どのようなデータが必要であ
るかを示す図。第５図は、本発明の動作を詳細に
示すフローチヤート。第６図は、従来のキースキ
ヤン方法を示す図。 ３０，３１，３２……容量、３３，３４，３５
……出力バツフア。

Claims (1)

1. 【特許請求の範囲】 １ マトリツクス状に配列された複数のキーから
   構成されるキーマトリツクスに対して行毎に走査
   しながらキーイメージを取り込むキースキヤン方
   法において、 前記キーマトリツクスの任意の１行に対し、該
   行に対する走査を実行するための第１のレベルの
   走査信号を出力すると共に、該行以外の行をハイ
   インピーダンス状態とする走査信号出力工程と、 該走査信号出力工程に同期して、前記第１のレ
   ベルの走査信号が出力された行のキーイメージを
   取り込むキーイメージ取込工程と、 該キーイメージの取り込みがなされた後に、該
   行に前記第１のレベルと反対の極性の第２のレベ
   ルの走査信号を所定時間出力すると共に、該行以
   外の行を前記第２のレベルまたはハイインピーダ
   ンス状態とする後処理工程と を有し、前記キーマトリツクスを構成する行の
   各々について、前記走査信号出力工程，キーイメ
   ージ取込工程および後処理工程を順次繰り返すこ
   とを特徴とするキースキヤン方法。